KR20020082789A - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20020082789A
KR20020082789A KR1020020022376A KR20020022376A KR20020082789A KR 20020082789 A KR20020082789 A KR 20020082789A KR 1020020022376 A KR1020020022376 A KR 1020020022376A KR 20020022376 A KR20020022376 A KR 20020022376A KR 20020082789 A KR20020082789 A KR 20020082789A
Authority
KR
South Korea
Prior art keywords
film
uneven
pattern
electro
optical device
Prior art date
Application number
KR1020020022376A
Other languages
English (en)
Other versions
KR100461287B1 (ko
Inventor
고바시유타카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020082789A publication Critical patent/KR20020082789A/ko
Application granted granted Critical
Publication of KR100461287B1 publication Critical patent/KR100461287B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 제조 비용의 증대를 최소한으로 억제하면서, 광확산 기능을 구비한 광반사막을 바람직한 상태로 형성할 수 있는 전기 광학 장치, 및 그것을 구비한 전자 기기를 제공하기 위한 것이다.
액티브 매트릭스형의 반사형 또는 반투과ㆍ반 반사형의 전기 광학 장치(100)에 있어서, 어레이 기판(10)에서는, 광반사막(8a)의 표면에는, 하지 보호막(11a), 게이트 절연막(2a), 주사선(3a), 제 1 층간 절연막(4a), 데이터선(6a), 제 2 층간 절연막(5a)과 동일한 층의 박막이 소정 패턴으로 남겨진 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 단차나 요철에 의해서 형성된 요철 패턴(8g)이 형성되어 있기 때문에, 대향 기판(20)으로부터 입사한 광을 확산시키면서, 대향 기판(20)으로 향하여 반사시킬 수 있다.

Description

전기 광학 장치 및 전자 기기{ELECTRICAL OPTICS DEVICES AND ELECTRONIC APPARATUS}
본 발명은, 전기 광학 장치, 및 그것을 이용한 전자 기기에 관한 것이다. 더 자세하게는, 당해 전기 광학 장치에 있어서의 화소의 구성에 관한 것이다.
액정 장치 등의 전기 광학 장치는, 각종 기기의 직시형(直視型)의 표시 장치로서 이용되고 있다. 이러한 전기 광학 장치중, 화소 스위칭용의 비선형 소자로서 TFT를 이용한 액티브 매트릭스형의 액정 장치에 있어서는, 도 21에 도시하는 바와 같이, 전기 광학 물질로서의 액정(50)을 사이에 유지하는 TFT 어레이 기판(10) 및 대향 기판(20)중, TFT 어레이 기판(10)쪽에는, 화소 스위칭용의 TFT(박막 트랜지스터(Thin film Transistor))(30)와, 이 TFT(30)를 거쳐서 데이터선(6a)에 전기적으로 접속하는 ITO 막 등의 투명 도전성막으로 이루어지는 화소 전극(9a)이 형성되어 있다.
액정 장치중, 반사형 또는 반투과ㆍ반(半) 반사형인 것에서는, 대향 기판(20) 쪽에서 입사되어 온 외광(外光)을 대향 기판(20)쪽을 향해서 반사하기 위한 광반사막(8a)이 화소 전극(9a)의 하층쪽에 형성되고, 대향 기판(20) 쪽에서 입사된 광을 TFT 어레이 기판(10) 쪽에서 반사하고, 대향 기판(10) 쪽에서 출사된 광에 의해서 화상을 표시하는 방식이 주류이다. 또, 대향 기판(20) 쪽에 광반사막을 형성하는 것에 의해, TFT 어레이 기판(10) 쪽에서 입사된 외광을 대향 기판(20) 쪽에서 반사하고, TFT 어레이 기판(10) 쪽에서 출사된 광에 의해서 화상을 표시하는것도 가능하지만, 이러한 구성의 경우, TFT 어레이 기판(10)을 광이 투과하게 되기 때문에, TFT(30)의 형성 영역 등에서는 광이 투과하지 않으므로, 밝은 표시를 한다고 하는 점에서 불리하다. 또한, 어레이 기판(10), 대향 기판(20)의 액정(50)과 반대측에 반사판을 마련하는 구조도 고려할 수 있지만, 밝기와 시차의 문제로 인해 표시 품질은 상기한 바와 같은 내면(內面) 전극 구조에 비하여 일반적으로 상당히 떨어진다.
이러한 반사형 또는 반투과ㆍ반 반사형의 액정 장치에 있어서, 광반사막(8a)에서 반사된 광의 방향성이 강하면, 화상을 보는 각도에 따라 밝기가 서로 다른 등의 시야각 의존성이 현저하게 된다. 그래서, 종래에는, 액정 장치를 제조할 때, 제 2 층간 절연막(5a)(표면 보호막)의 표면에, 아크릴 수지 등의 감광성 수지를 800nm∼1500nm의 두께로 도포한 뒤, 이 감광성 수지를 포토리소그래피 기술을 이용하여 패터닝함으로써, 광반사막(8a)의 하층쪽중, 광반사막(8a)과 평면적으로 겹치는 영역에, 요철 형성용 감광성 수지층(13)을 소정의 패턴으로 선택적으로 남기는 것에 의해, 그 상층쪽에 형성되는 광반사막(8a)의 표면에 요철 패턴(8g)을 형성하고 있다.
이 때문에, 대향 기판(20)으로부터 입사된 광은, 광반사막(8a)의 표면에서, 확산되면서 반사되어 대향 기판(20)으로 향하기 때문에, 액정 장치에서 표시되는 화상의 시야각 의존성을 억제할 수 있다.
또, 여기서는 화소 스위칭용의 액티브 소자로서 TFT를 예로서 나타냈지만, 액티브 소자로서 MIM(Metal Insulator Metal) 소자 등의 박막 다이오드 소자(TFD(Thin Film Diode) 소자)를 이용하더라도 전혀 상관없다.
그러나, 종래의 액정 장치와 같이, 요철 형성용 감광성 수지층(13)에 의해서 광반사막(8a)의 표면에 요철 패턴(8g)을 형성하는 방법에서는, 감광성 수지를 도포 하는 공정을 추가해야 하기 때문에, 제조 비용이 증대한다고 하는 문제점이 있다. 또한, 이 도포한 감광성 수지를 포토리소그래피 기술을 이용하여 요철 형성용 감광성 수지층(13)으로서 선택적으로 남기기 위한 공정도 추가해야 하기 때문에, 제조 비용이 증대한다고 하는 문제점이 있다.
이상의 문제점을 감안하여, 본 발명의 과제는, 제조 비용의 증대를 최소한으로 억제하면서, 광 확산 기능을 구비한 광반사막을 바람직한 상태로 형성할 수 있는 전기 광학 장치, 및 그것을 구비한 전자 기기를 제공하는 데 있다.
도 1은 전기 광학 장치를 대향 기판 쪽에서 보았을 때의 평면도,
도 2는 도 1의 H-H′선에 있어서의 단면도,
도 3은 전기 광학 장치에 있어서, 매트릭스 형상으로 배치된 복수의 화소에 형성된 각종 소자, 배선 등의 등가 회로도,
도 4는 본 발명의 실시예 1에 따르는 전기 광학 장치에 있어서, TFT 어레이 기판에 형성된 각 화소의 구성을 나타내는 평면도,
도 5는 본 발명의 실시예 1에 따르는 전기 광학 장치를, 도 4의 A-A′선에 상당하는 위치에서 절단했을 때의 단면도,
도 6은 도 5에 나타내는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도,
도 7의 (A)∼(F)는, 본 발명의 실시예 1에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 8의 (A)∼(E)는, 본 발명의 실시예 1에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 도 7에 나타내는 공정에 계속해서 실행하는 각 공정의 공정 단면도,
도 9의 (A)∼(D)는, 본 발명의 실시예 1에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 도 8에 나타내는 공정에 계속해서 실행하는 각 공정의 공정 단면도,
도 10의 (A)∼(D)는, 본 발명의 실시예 1에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 도 9에 나타내는 공정에 계속해서 실행하는 각 공정의 공정 단면도,
도 11의 (A), (B)는 본 발명의 실시예 2에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도,
도 12는 본 발명의 실시예 2에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도,
도 13의 (A), (B)는 본 발명의 실시예 3에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도,
도 14는 본 발명의 실시예 3에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도,
도 15는 본 발명의 실시예 4에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도,
도 16은 본 발명의 실시예 5에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도,
도 17은 본 발명의 실시예 6에 따르는 전기 광학 장치의 단면도,
도 18은 본 발명에 따르는 전기 광학 장치를 표시 장치로서 이용한 전자 기기의 회로 구성을 나타내는 블럭도,
도 19는 본 발명에 따르는 전기 광학 장치를 이용한 전자 기기의 일실시 형태로서의 모바일형 퍼스널 컴퓨터를 나타내는 설명도,
도 20은 본 발명에 따르는 전기 광학 장치를 이용한 전자 기기의 일실시 형태로서의 휴대 전화기의 설명도,
도 21은 종래의 전기 광학 장치의 단면도.
도면의 주요 부분에 대한 부호의 설명
1a : 반도체막1a′: 채널 형성용 영역
1b : 저농도 소스 영역1c : 저농도 드레인 영역
1d : 고농도 소스 영역1e : 고농도 드레인 영역
2a : 게이트 절연막
2g : 게이트 절연막과 동일한 층의 요철 형성용 박막
3a : 주사선
3b : 용량선
3g : 주사선과 동일한 층의 요철 형성용 박막
4a : 제 1 층간 절연막
4g : 제 1 층간 절연막과 동일한 층의 요철 형성용 박막
5a : 제 2 층간 절연막
5g : 제 2 층간 절연막과 동일한 층의 요철 형성용 박막
6a : 데이터선
6g : 데이터선과 동일한 층의 요철 형성용 박막
7 : 평탄화막8a : 광반사막
8b : 요철 패턴의 볼록부8c : 요철 패턴의 오목부
8g : 광반사막 표면의 요철 패턴9a : 화소 전극
10 : TFT 어레이 기판11a : 하지 보호막
11g : 하지 보호막과 동일한 층의 요철 형성용 박막
20 : 대향 기판21 : 대향 전극
23 : 차광막30 : 화소 스위칭용의 TFT
50 : 액정53 : 주변 구획부
60 : 축적 용량100 : 전기 광학 장치
100a : 화소
상기 과제를 해결하기 위해서, 본 발명에서는, 전기 광학 물질을 사이에 유지하는 기판상에는, 각 화소마다 적어도, 하나 또는 복수의 배선에 전기적으로 접속하는 화소 스위칭용의 액티브 소자와, 광반사막을 구비한 전기 광학 장치에 있어서, 상기 광반사막의 하층쪽중, 당해 광반사막과 평면적으로 겹치는 영역에는, 상기 하나 또는 복수의 배선, 및 그들의 배선의 층간 또는 상층 또는 하층에 형성된 절연막중의 적어도 1층과 동일한 층의 박막이 소정의 패턴으로 선택적으로 형성된요철 형성용 박막과, 당해 요철 형성용 박막의 비형성 영역이 마련되고, 상기 광반사막의 표면에는, 상기 요철 형성용 박막의 형성 영역과 비형성 영역에 의하여 요철 패턴이 형성되어 있는 것을 특징으로 한다.
본 발명에서는, 광반사막의 하층쪽중, 광반사막과 평면적으로 겹치는 영역에는, 상기 하나 또는 복수의 배선, 및 그들 배선의 층간 또는 상층 또는 하층에 형성된 절연막중의 적어도 1층과 동일한 층의 박막을 요철 형성용 박막으로서 소정의 패턴으로 선택적으로 형성하고, 이 요철 형성용 박막 형성의 유무에 기인하는 단차, 요철을 이용하여, 광반사막의 표면에 요철 패턴을 형성한다. 여기서, 상기 하나 또는 복수의 배선 및 그들 배선의 층간 또는 상층 또는 하층에 형성된 절연막은, 광반사막에 요철을 부여하는가의 여부에 관계없이, 반드시, 형성되어 있는 것이고, 그들은, 기판의 표면 전체에 소정의 박막을 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하는 등의 방법에 의해 형성되는 것이다. 이 때문에, 상기 하나 또는 복수의 배선 및 그들 배선의 층간 또는 상층 또는 하층에 형성된 절연막을 형성하는 공정을 그대로 원용하여, 그들과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성할 수 있다. 따라서, 성막 공정을 추가하는 일 없이, 광확산기능을 구비한 광반사막을 형성할 수 있다. 또한, 기판상에 액티브 소자를 형성하는 영역을 피하여 요철 형성용 박막을 형성하는 것도 용이하기 때문에, 액티브 소자를 형성하기 위한 미세 가공을 하는 데 지장이 없다.
또, 여기서 말하는 액티브 소자는, MIM 구조 등을 구비하는 TFD 소자 등의 비선형 2 단자 소자이더라도 무방하고, TFT 이더라도 무방하다. 또한, TFT이면,비정질 Si를 능동층에 이용하거나, 또는, 폴리실리콘 Si를 능동층에 이용하더라도 상관없고, 역(逆) 스태거(stagger)형, 순(順) 스태거형, 코플레이너(coplanar)형의 어느 구조이더라도 지장이 없다.
본 발명에 있어서, 상기 광반사막의 하층쪽, 또한, 상기 요철 형성용 박막보다도 상층쪽에는 평탄화막이 형성되어 있는 것이 바람직하다. 이와 같이 구성하면, 요철 형성용 박막의 유무에 기인하는 단차나 요철이, 평탄화막에 의해서 에지가 없는, 완만한 형상으로 되어 광반사막의 표면에 요철 패턴으로서 반영되기 때문에, 에지에 기인하는 시야각 의존성의 발생을 방지할 수 있다.
여기서, 상기 평탄화막의 평균 막두께는, 상기 요철 패턴에 있어서의 고저차의 1/2배로부터 2배까지의 범위인 것이 바람직하다. 상기 평탄화막의 평균 막두께가 요철 패턴의 고저차의 2배를 넘으면, 평탄화막에 의해서 요철이 소거되어 버려, 정 반사 성분이 지나치게 강하여, 밝은 화상이 얻어지는 대신에, 화상의 시야각 의존성이 강해져 버린다. 이에 반해, 상기 평탄화막의 막두께가 요철 패턴의 고저차의 1/2배 미만에서는, 평탄화막에 의해서 에지를 확실히 소거할 수 없어, 에지에 기인하는 시야각 의존성이 발생해 버린다. 그 때문에, 상기 평탄화막의 막두께를 상기 요철 패턴에 있어서의 고저차의 1/2배로부터 2배까지의 범위로 설정하면, 시야각 의존성을 억제할 수 있음과 동시에, 화상의 밝기도 확보할 수 있다.
본 발명에 있어서, 상기 요철 형성용 박막은, 1층만 이더라도 무방하지만, 2층 이상 형성되어 있는 것이 바람직하다. 광반사막의 표면에 충분한 고저차를 갖는 요철 패턴을 형성하기 위해서는, 가시광 영역의 파장과 동등한 두께를 갖는 요철 형성용 박막을 형성해야 하지만, 통상, TFT에는 그 정도 두꺼운 박막이 형성되지 않는다. 그런데, 상기 요철 형성용 박막을 2층 이상 형성하면, 박막이 얇은 경우에서도, 광반사막의 표면에 충분한 고저차를 갖는 요철 패턴을 형성할 수 있다.
본 발명에 있어서는, 예컨대, 상기 요철 형성용 박막에는, 적어도, 상기 배선중 하나와 동일한 층의 도전막이 포함되어 있는 구성을 채용할 수 있다. 이 경우, 상기 배선중의 하나와 동일한 층의 도전막으로 이루어지는 상기 요철 형성용 박막은 상기 배선과 전기적으로 분리되어 있는 것이 바람직하다.
본 발명에 있어서, 상기 액티브 소자는, 예컨대, TFT 또는 TFD 소자이며, 이 경우, 상기 배선중의 하나는 주사선이다.
본 발명에 있어서, 상기 액티브 소자가 TFT인 경우, 상기 요철 형성용 박막에는, 적어도, 주사선 또는 게이트 전극과 동일한 층의 도전막이 포함되어 있다.
이러한 주사선이나 게이트 전극은, 기판의 표면 전체에 도전막을 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하는 것에 의해 형성되는 것이다. 이 때문에, 주사선 또는 게이트 전극을 형성하는 공정을 그대로 원용하여, 주사선 또는 게이트 전극과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성할 수 있기 때문에, 광반사막의 표면에 요철 패턴을 형성하는 데 새로운 공정을 추가할 필요가 없다.
이 경우, 상기 주사선 또는 상기 게이트 전극과 동일한 층의 도전막으로 이루어지는 상기 요철 형성용 박막을, 상기 주사선 및 상기 게이트 전극과 전기적으로 분리해 두어, 주사선이 요철 형성용 박막을 거쳐서 다른 구성 요소와 단락 상태로 되거나, 또는 용량 결합을 일으키는 것을 방지하는 것이 바람직하다.
본 발명에 있어서, 상기 액티브 소자가 TFT인 경우, 상기 요철 형성용 박막에는, 적어도, 데이터선 또는 소스 전극과 동일한 층의 도전막이 포함되어 있는 구성을 채용할 수 있다. 이러한 데이터선이나 소스 전극도, 주사선이나 게이트 전극과 마찬가지로, 기판의 표면 전체에 도전막을 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하는 것에 의해 형성되는 것이다. 이 때문에, 소스 전극을 형성하는 공정을 그대로 원용하여, 데이터선 또는 소스 전극과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성할 수 있기 때문에, 광반사막의 표면에 요철 패턴을 형성하는 데 새로운 공정을 추가할 필요가 없다.
이 경우, 예컨대, 상기 데이터선 및 상기 소스 전극과 동일한 층의 도전막으로 이루어지는 상기 요철 형성용 박막을, 상기 데이터선 및 상기 소스 전극과 전기적으로 분리해 두어, 데이터선이나 소스 전극이 요철 형성용 박막을 거쳐서 다른 구성 요소와 단락 상태가 되는 것을 방지하는 것이 바람직하다.
이러한 구성을 채용하는 경우, 상기 도전막의 막두께는, 각각 500nm 이상인 것이 바람직하다.
본 발명에 있어서, 상기 도전막은, 적어도 두께 치수의 1/2에 상당하는 부분이 알루미늄막, 탄탈막, 몰리브덴막, 또는 이들 금속중의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 것이 바람직하다. 또한, 이들 도전막은, 드라이 에칭에 의해 가공되는 것이 바람직하다. 상기 요철 형성 박막을 도전막으로부터 형성하는 경우, 이 도전막을 두껍게 형성하게 되는데, 이러한 금속 재료이면, 막의 응력이 비교적 낮고 성막 속도가 빠르며, 또한, 드라이 에칭에 의해 테이퍼 형상을 용이하게 제어하면서 패터닝할 수 있다고 하는 이점이 있다.
본 발명에 있어서, 상기 요철 형성용 박막에는, 적어도, 절연막이 포함되어 있는 구성을 채용하더라도 무방하다.
본 발명에 있어서, 상기 액티브 소자가 박막 트랜지스터인 경우에는, 상기 요철 형성용 박막에는, 예컨대, 적어도, 상기 절연막으로서의 게이트ㆍ소스 사이의 절연을 위한 층간 절연막이 포함되어 있는 구성을 채용하면 된다. 이러한 층간 절연막은 기판의 표면 전체에 절연막을 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하여 콘택트 홀이 형성되는 것이다. 이 때문에, 층간 절연막 및 콘택트 홀을 형성하는 공정을 그대로 원용하여, 층간 절연막과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성할 수 있기 때문에, 광반사막의 표면에 요철 패턴을 형성하는 데 새로운 공정을 추가할 필요가 없다.
본 발명에 있어서, 상기 요철 형성용 박막에는, 예컨대, 상기 절연막으로서 상기 액티브 소자의 하층쪽에 형성된 하지 보호막이 포함되어 있는 구성이더라도 무방하다. 이 하지 보호막은, 액티브 소자 및 배선을 보호하기 위해서 형성되어 있는 것이기 때문에, 요철 형성용 박막을 형성하는 경우에서도, 성막 공정을 추가할 필요가 없다. 또한, 하지 보호막의 상층쪽에는, 게이트 절연막이나 층간 절연막이 형성되기 때문에, 이들 게이트 절연막이나 층간 절연막에 콘택트 홀을 형성할 때, 그 공정을 그대로 원용하여, 하지 보호막을 패터닝하는 것이 가능하다. 그 때문에, 다른 공정을 원용하여 하지 보호막과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성하는 것도 가능하기 때문에, 광반사막의 표면에 요철 패턴을 형성하는 데 새로운 공정을 일절, 추가할 필요가 없다.
본 발명에 있어서, 상기 요철 형성용 박막에는, 예컨대, 상기 절연막으로서 상기 액티브 소자 및 배선의 상층쪽에 형성된 보호 절연막이 포함되어 있는 구성이더라도 무방하다. 이 보호 절연막은, 액티브 소자 및 배선을 보호하기 위해서 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하여 콘택트 홀이 형성되는 것이기 때문에, 요철 형성용 박막을 형성하는 경우에서도, 성막 공정 및 패터닝 공정을 추가할 필요가 없다.
본 발명에 있어서, 상기 절연막은, 적어도 두께 치수의 1/2에 상당하는 부분이 실리콘 산화막으로 이루어지는 것이 바람직하다. 상기 요철 형성 박막을 절연막으로부터 형성하는 경우, 이 절연막을 두껍게 형성하게 되는데, 실리콘 산화막이면, 막의 응력이 비교적 낮고 성막 속도가 빠르며, 또한, 드라이 에칭에 의해 양호한 형상으로 패터닝할 수 있다고 하는 이점이 있다.
본 발명에 있어서, 상기 액티브 소자가 TFT이며, 층간 절연막과 동일한 층의 박막을 요철 형성용 박막으로서 이용하는 경우, 적어도 상기 요철 패턴을 구성하는 오목부에 대하여는 상기 TFT의 능동층과 동일한 층의 반도체막이 평면적으로 겹쳐 있는 것이 바람직하다. 요철 패턴에 오목부에 상당하는 영역에 대하여는, 층간 절연막과 동일한 층의 박막을 에칭 제거할 때, 이 영역의 하지막 또는 기판 재료도 에칭액 또는 에칭 가스에 노출될 우려가 있지만, 오목부에 상당하는 영역에 상기 TFT의 능동층과 동일한 층의 반도체막을 남겨 두면, 이 반도체막이 에칭 스토퍼로서 기능하기 때문에, 하층이 에칭 제거되는 것을 방지할 수 있어, 오염의 방지, 오목부 형상의 제어에 효과가 있다.
본 발명에 있어서, 상기 요철 패턴은 인접하는 볼록부가 20㎛ 이하의 평면 거리를 갖고서 반복되고 있는 영역을 갖고 있지 않은 것이 바람직하다. 요철 패턴에 있어서, 인접하는 볼록부가 20㎛ 이하의 평면 거리를 갖고서 반복되어 있는 영역이 존재하면, 광의 파장과의 관계에 의해 간섭색이 발생해 버리지만, 이러한 반복 영역이 없으면, 간섭색의 발생을 방지할 수 있다.
본 발명에 있어서, 상기 요철 패턴의 고저차는 500nm 이상인 것이 바람직하고, 특히, 상기 요철 패턴의 고저차는 800nm 이상인 것이 바람직하다. 요철 패턴의 고저차가 지나치게 작으면, 산란 특성에 있어서, 가시 영역내에 주파수 의존성이 발생하고, 화상이 착색되어 버리지만, 상기 요철 패턴의 고저차가 500nm 이상이면, 이러한 착색을 경감할 수 있으며, 특히, 상기 요철 패턴의 고저차가 800nm 이상이면, 이러한 착색을 확실히 방지할 수 있다.
본 발명에 있어서, 상기 요철 형성용 박막은, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있는 것이 바람직하다. 이러한 구성은, 노광 마스크의 설계시, CAD 상에서 개구의 1변의 길이를 노광기의 룰(rule) 한계 근방으로 설정하면 실현할 수 있다. 예컨대, 사용되는 포토리소그래피 장치의 해상도의 2배 이하의 길이로 이루어지는 다각형으로서 묘화된 마스크를 이용하여 상기 요철 형성용 박막을 형성한다. 이와 같이 구성하면, 상기 요철 형성용 박막의 외주 가장자리에 예각인 부분이 없기 때문에, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 화상의 시야각 의존성의 발생을 방지할 수도 있다.
본 발명에 있어서, 상기 요철 패턴을 구성하는 볼록부 및 오목부는 모두, 기판에 대한 경사각이 3°이하인 평탄 부분의 평면 치수가 10㎛ 이하인 것이 바람직하다. 이와 같이 구성하면, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 화상의 시야각 의존성의 발생을 방지할 수도 있다.
본 발명에 있어서, 상기 요철 패턴은, 인접하는 볼록부 사이의 평면 거리가 상기 요철 패턴의 고저차의 5배로부터 20배까지의 범위인 것이 바람직하다. 이와 같이 구성하면, 시야각 의존성, 및 화상의 밝기의 양쪽에 대하여 양호한 레벨을 얻을 수 있다. 즉, 인접하는 볼록부 사이의 평면 거리가 요철 패턴의 고저차의 20배를 넘으면, 정 반사 성분이 지나치게 강하여, 전 반사 방향으로는 밝은 화상이 얻어지는 대신에 화상에 시야각 의존성이 발생해 버린다. 이것에 대하여, 인접하는 볼록부 사이의 평면 거리가 요철 패턴의 고저차의 5배 미만에서는, 시야각 의존성이 발생해 버린다. 그 때문에, 인접하는 볼록부 사이의 평면 거리를 상기 요철 패턴의 고저차의 5배로부터 20배까지의 범위로 설정하면, 시야각 의존성을 억제할 수 있음과 동시에, 화상의 밝기도 확보할 수 있다.
본 발명에 있어서, 상기 요철 패턴을 구성하는 각 볼록부의 사이에서 측면의 경사각의 편차가 면내에서 10°이하, 바람직하게는, 5°이하인 것이 바람직하다. 경사각의 편차가 크면, 반사 휘도 얼룩이 발생하는데, 이러한 레벨로 까지 편차를 억제하여 놓으면, 휘도 얼룩의 발생을 방지할 수 있다. 이러한 구성은, 요철 형성용 박막을 소정의 패턴으로 형성할 때, 드라이 에칭, 예컨대, RIE(반응성 이온 에칭), 또는 고밀도 플라즈마 에칭을 실행하는 것에 의해 실현할 수 있다.
본 발명에 있어서, 상기 요철 패턴을 구성하는 각 볼록부는, 측면의 경사가 당해 볼록부의 중심에 대하여 비대칭인 것이 바람직하다. 이와 같이 구성한 경우, 반사광이 비등방성을 띠는 것으로 되어, 이 비등방성을 이용하여 표시의 품위를 높일 수 있다. 예컨대, 상기 요철 패턴을 구성하는 각 볼록부는, 측면의 경사가 급격한 쪽이 명시(明視) 방향을 향하고 있는 구성으로 하는 것이 바람직하다. 이와 같이 구성하면, 명시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 명시 방향측으로의 밝기를 유지한 채로, 화상 전체의 휘도를 높일 수 있다. TN 액정을 이용한 디스플레이에 응용하는 경우, 러빙(rubbing) 방향에 의해 결정되는 액정의 배향 방향에 의한 명시 방향과 일치시키면 더 바람직하다.
이러한 비대칭 패턴을 구성하는 데 있어서는, 상기 요철 형성용 박막이, 적어도 복수의 도전막으로 이루어지는 경우에는, 그들 복수의 도전막의 남겨진 볼록 패턴은, 서로 적어도 부분적으로는 평면적으로 겹쳐 있고, 또한, 중첩의 중심과 각 패턴의 중심이 일치하지 않는, 비대칭 패턴인 구성으로 한다. 또는, 상기 요철 형성용 박막이, 적어도 복수의 절연막으로 이루어지는 경우에는, 그들 복수의 절연막에 개구된 오목 패턴은 적어도 부분적으로는 평면적으로 겹쳐 있고, 또한, 중첩의 중심과 각 패턴의 중심이 일치하지 않는, 비대칭 패턴인 구성으로 한다. 또는, 상기 요철 형성용 박막은, 적어도 하나의 절연막과 적어도 하나의 도전막으로 이루어지는 경우에는, 상기 도전막의 남겨진 볼록 패턴과 상기 절연막에 개구된 오목 패턴의 중심이 평면적으로 비대칭으로 분포되는 구성으로 한다.
본 발명에 있어서, 상기 요철 형성용 박막은, 상기 요철 패턴을 구성하는 볼록부의 하층쪽의 잔여 패턴이 상층쪽의 잔여 패턴보다 항상 바깥쪽에 형성되어 이루어지며, 상기 요철 패턴을 구성하는 오목부의 하층쪽의 개구 패턴이 상층쪽의 개구 패턴보다 안쪽에 형성되어 이루어지는 순 테이퍼 형상을 갖고 있는 것이 바람직하다. 이와 같이 구성하는 데 있어서, 상기 요철 형성용 박막이 적어도 복수의 도전막으로 이루어지는 경우에는, 보다 상층에서 도전막이 남겨진 볼록 패턴은, 하층에서 도전막이 남겨진 볼록 패턴의 형성 영역의 안쪽 영역에 항상 형성되어 있는 구성으로 한다. 또한, 상기 요철 형성용 박막이 적어도 복수의 절연막으로 이루어지는 경우에는, 보다 하층에서 절연막에 개구된 오목 패턴은, 상층의 절연막에 형성된 볼록 패턴의 형성 영역의 안쪽 영역에 항상 형성되어 있는 구성으로 한다. 또한, 상기 요철 형성용 박막이 적어도 하나의 절연막과 적어도 하나의 도전막으로 이루어지는 경우에는, 상기 도전막의 남겨진 볼록 패턴과 상기 절연막에 개구된 오목 패턴은 서로 평면적으로 겹치는 부분을 갖지 않는 구성으로 한다.
즉, 2층 이상을 중첩하여 요철 형성용 박막을 형성하는 경우, 잔여 패턴(볼록 패턴)이면, 상층쪽에 위치하는 볼록 형성용 박막은, 하층쪽에 위치하는 볼록 형성용 박막의 형성 영역의 안쪽 영역에 형성되어 있는 구성으로 한다. 또한, 반대로 개구 패턴(오목 패턴)이면, 반대로 상층쪽에 위치하는 오목 형성용 박막의 개구는, 하층쪽에 위치하는 오목 형성용 박막의 개구 영역의 바깥쪽 영역에 형성되어 있는 구성으로 한다. 이와 같이 구성하면, 상층쪽에 위치하는 요철 형성용 박막이 오버행(overhang) 상태(역 테이퍼)가 되는 것을 방지할 수 있어, 막의 벗겨짐이나단락을 경감할 수 있기 때문에 제품의 수율이 양호하게 제조 가능해진다. 또한, 오목부와 볼록부를 조합시켜 형성하는 경우, 개구부(오목부)와 잔여부(볼록부)는 평면적으로 겹치지 않도록 구성하면, 하층쪽에 위치하는 요철 형성용 박막에 의해서 형성된 단차가, 상층쪽에 위치하는 요철 형성용 박막에 의해서 상쇄되는 일이 없다. 따라서, 이러한 구성을 채용하면, 상기 요철 형성용 박막이, 복수의 절연막 또는 도전막으로 이루어지는 경우, 각 절연막 또는 도전막의 막두께가 800nm 이하이더라도, 광반사막의 표면에 충분한 고저차를 갖는 요철 패턴을 형성할 수 있다.
본 발명에 있어서, 상기 전기 광학 물질은, 예컨대, 액정이다.
본 발명을 적용한 전기 광학 장치는, 휴대 전화기, 모바일 컴퓨터 등이라고 하는 전자 기기의 표시 장치로서 이용할 수 있다.
(발명의 실시예)
도면을 참조하여, 본 발명의 실시예를 설명한다.
[실시예 1]
(전기 광학 장치의 기본적인 구성)
도 1은, 본 발명을 적용한 전기 광학 장치를 각 구성 요소와 함께 대향 기판 쪽에서 본 평면도이며, 도 2는, 도 1의 H-H′단면도이다. 도 3은, 전기 광학 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다. 또, 본 예의 설명에 이용한 각 도면에서는, 각층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 1 및 도 2에 있어서, 본 예의 전기 광학 장치(100)는, 밀봉재(52)에 의해서 접합된 TFT 어레이 기판(10)과 대향 기판(20)과의 사이에, 전기 광학 물질로서의 액정(50)이 사이에 유지되어 있고, 밀봉재(52) 형성 영역의 안쪽 영역에는, 차광성 재료로 이루어지는 주변 구획부(53)가 형성되어 있다. 밀봉재(52)의 바깥쪽의 영역에는, 데이터선 구동 회로(101), 및 실장 단자(102)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(104)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 1변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(104)의 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있고, 또한, 주변 구획부(53)의 아래 등을 이용하여, 프리 차지 회로나 검사 회로가 마련되는 경우도 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20)과의 사이에서 전기적 도통을 취하기 위한 상하 도통재(106)가 형성되어 있다.
또, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(tape automated bonding) 기판을 TFT 어레이 기판(10)의 주변부에 형성된 단자군에 대하여 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 무방하다. 또, 전기 광학 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(twisted nematic) 모드, STN(super TN) 모드 등의 각종 동작 모드나, 노멀리화이트(normally white) 모드/노멀리 블랙(normally black) 모드의 구분에 따라서, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향에 배치되지만, 여기서는 도시를 생략하고 있다. 또, 전기 광학 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 각 화소 전극(후술함)에 대향하는 영역에 RGB의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 전기 광학 장치(100)의 화면 표시 영역에서는, 도 3에 도시하는 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있음과 동시에, 이들 화소(100a)의 각각에는, 화소 전극(9a), 및 이 화소 전극(9a)을 구동하기 위한 화소 스위칭용의 TFT(30)가 형성되어 있고, 화소 신호 S1, S2···Sn을 공급하는 데이터선(6a)이 당해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2···Sn은, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹마다 공급하도록 하더라도 무방하다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍에서, 주사선(3a)에 펄스적으로 주사 신호 G1, G2···Gm을 이 순서대로 선순차적으로 인가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 하는 것에 의해, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2···Sn을 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(9a)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호 S1, S2,···Sn은, 도 2에 나타내는 대향 기판(20)의 대향 전극(21)과의 사이에서 일정 기간 유지된다.
여기서, 액정(50)은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화되는 것에 의해, 광을 변조하고, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 인가된 전압에 따라 입사광이 이 액정(50)의 부분을 통과하는 광량이 저하하고, 노멀리 블랙 모드이면, 인가된 전압에 따라 입사광이 이 액정(50)의 부분을 통과하는 광량이 증대해 나간다. 그 결과, 전체적으로, 전기 광학 장치(100)로부터는 화소 신호 S1, S2,···Sn에 따른 콘트라스트를 가지는 광이 출사된다.
또, 유지된 화소 신호 S1, S2,···Sn이 리크되는 것을 방지하기 위해서, 화소 전극(9a)과 대향 전극과의 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)을 부가하는 경우가 있다. 예컨대, 화소 전극(9a)의 전압은, 소스 전압이 인가된 시간보다도 주사선의 갯수배 이상이나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 전기 광학 장치(100)를 실현할 수 있다. 또, 축적 용량(60)을 형성하는 방법으로서는, 도 3에 예시하는 바와 같이, 축적 용량(60)을 형성하기 위한 배선인 용량선(3b)과의 사이에 형성하는 Cs 온 커먼(Cs on common) 구조를 취하는 경우, 또는 전단의 주사선(3a)과의 사이에 형성하는 Cs 온 게이트(Cs on gate) 구조를 취하는 경우 모두 무방하다.
(TFT 어레이 기판의 구성)
도 4는, 본 예의 전기 광학 장치에 이용한 TFT 어레이 기판의 서로 인접하는복수의 화소군의 평면도이다. 도 5는, 전기 광학 장치의 화소의 일부를 도 4의 A-A′선에 상당하는 위치에서 절단했을 때의 단면도이다. 도 6은, 도 5에 나타내는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.
도 4에 있어서, TFT 어레이 기판(10)상에는, 복수의 투명한 ITO(Indium Tin Oxide)막으로 이루어지는 화소 전극(9a)이 매트릭스 형상으로 형성되어 있고, 이들 각 화소 전극(9a)에 대하여 화소 스위칭용의 TFT(30)가 각각 접속되어 있다. 또한, 화소 전극(9a)의 종횡의 경계를 따라, 데이터선(6a), 주사선(3a), 및 용량선(3b)이 형성되고, TFT(30)는, 데이터선(6a) 및 주사선(3a)에 대하여 접속하고 있다. 즉, 데이터선(6a)은, 콘택트 홀을 거쳐서 TFT(30)의 고농도 소스 영역(1d)에 전기적으로 접속하고, 화소 전극(9a)은, 콘택트 홀을 거쳐서 TFT(30)의 고농도 드레인 영역(1e)에 전기적으로 접속하고 있다. 또한, TFT(30)의 채널 영역(1a′)에 대향하도록 주사선(3a)이 연장하고 있다. 또, 축적 용량(60)은, 화소 스위칭용의 TFT(30)를 형성하기 위한 반도체막(1)의 연장(延設) 부분(1f)을 도전화한 것을 하부 전극으로 하고, 이 하부 전극(41)에 용량선(3b)이 상부 전극으로서 중첩된 구조로 되어 있다.
이와 같이 구성한 화소 영역의 A-A’선에 있어서의 단면은, 도 5에 도시하는 바와 같이, TFT 어레이 기판(10)의 기체(基體)인 투명한 기판(10’)의 표면에, 두께 300nm∼500nm의 실리콘 산화막(절연막)으로 되는 하지 보호막(11a)이 형성되고, 이 하지 보호막(11a)의 표면에는, 두께 50nm∼100nm의 섬형상의 반도체막(1a)이 형성되어 있다. 반도체막(1a)의 표면에는, 두께 약 50∼150nm의 실리콘 산화막으로 이루어지는 게이트 절연막(2a)이 형성되고, 이 게이트 절연막(2a)의 표면에, 두께 300nm∼800nm의 주사선(3a)이 게이트 전극으로서 통해 있다. 반도체막(1a)중, 주사선(3a)에 대하여 게이트 절연막(2a)을 거쳐서 대치하는 영역이 채널 영역(1a′)으로 되어 있다. 이 채널 영역(1a′)에 대하여 한쪽측에는, 저농도 소스 영역(1b) 및 고농도 소스 영역(1d)을 구비하는 소스 영역이 형성되고, 다른쪽 측에는 저농도 드레인 영역(1c) 및 고농도 드레인 영역(1e)을 구비하는 드레인 영역이 형성되어 있다.
화소 스위칭용의 TFT(30)의 표면측에는, 두께 300nm∼800nm의 실리콘 산화막으로 이루어지는 제 1 층간 절연막(4a), 및 두께 100nm∼300nm의 실리콘 질화막으로 이루어지는 제 2 층간 절연막(5a)(표면 보호막)이 형성되어 있다. 제 1 층간 절연막(4a)의 표면에는, 두께 300nm∼800nm의 데이터선(6a)이 형성되고, 이 데이터선(6a)은, 제 1 층간 절연막(4a)에 형성된 콘택트 홀을 거쳐서 고농도 소스 영역(1d)에 전기적으로 접속하고 있다. 제 1 층간 절연막(4a)의 표면에는 데이터선(6a)과 동시 형성된 드레인 전극(6b)이 형성되고, 이 드레인 전극(6b)은, 제 1 층간 절연막(4a)에 형성된 콘택트 홀을 거쳐서 고농도 드레인 영역(1e)에 전기적으로 접속하고 있다.
제 2 층간 절연막(5a)의 상층에는, 폴리실라잔 도포막을 소성한 막, 또는 아크릴 수지로 이루어지는 투명한 평탄화막(7)이 형성되고, 이 평탄화막(7)의 표면에는, 알루미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다.
광반사막(8a)의 상층에는 ITO 막으로 이루어지는 화소 전극(9a)이 형성되어 있다. 화소 전극(9a)은, 광반사막(8a)의 표면에 직접 적층되고, 화소 전극(9a)과 광반사막(8a)과는 전기적으로 접속되어 있다. 또한, 화소 전극(9a)은, 평탄화막(7) 및 제 2 층간 절연막(5a)에 형성된 콘택트 홀을 거쳐서 드레인 전극(6b)에 전기적으로 접속하고 있다.
화소 전극(9a)의 표면측에는 폴리이미드막으로 이루어지는 배향막(12)이 형성되어 있다. 이 배향막(12)은, 폴리이미드막에 대하여 러빙 처리가 실시된 막이다.
또, 고농도 드레인 영역(1e)으로부터의 연장 부분(1f)(하부 전극)에 대하여는, 게이트 절연막(2a)과 동시 형성된 절연막(유전체막)을 거쳐서 용량선(3b)이 상부 전극으로서 대향하는 것에 의해, 축적 용량(60)이 구성되어 있다.
또, TFT(30)는, 바람직하게는 상술한 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b), 및 저농도 드레인 영역(1c)에 상당하는 영역에 불순물 이온의 주입을 실행하지 않는 오프셋 구조를 갖고 있더라도 무방하다. 또한, TFT(30)는 게이트 전극(주사선(3a)의 일부)을 마스크로 하여 고농도로 불순물 이온을 주입하고, 자기 정합적으로 고농도의 소스 및 드레인 영역을 형성한 셀프얼라인형의 TFT이더라도 무방하다.
또한, 본 예에서는, TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영역의 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 2개 이상의 게이트 전극을 배치하더라도 무방하다. 이때, 각각의 게이트 전극에는 동일한 신호가인가되도록 한다. 이와 같이 듀얼 게이트(더블 게이트), 또는 트리플 게이트 이상으로 TFT(30)를 구성하면, 채널과 소스-드레인 영역의 접합부에서의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 이들 게이트 전극의 적어도 1개를 LDD 구조 또는 오프셋 구조로 하면, 더욱 오프 전류를 저감할 수 있어, 안정된 스위칭 소자를 얻을 수 있다.
(요철 패턴의 구성)
이와 같이 구성한 TFT 어레이 기판(10)의 각 화소(100a)에는, 도 5 및 도 6에 도시하는 바와 같이, 광반사막(8a)의 표면중, TFT(30)의 형성 영역에서 벗어난 영역(도 4를 참조)에는, 볼록부(8b) 및 오목부(8c)를 구비한 요철 패턴(8g)이 형성되어 있다.
이러한 요철 패턴(8g)을 구성하는 데 있어서, 본 예의 TFT 어레이 기판(10)에서는, 우선 첫번째로, 각 화소(100a)에서 TFT(30)의 형성 영역에서 벗어난 영역에는, 요철 패턴(8g)의 볼록부(8b)에 상당하는 영역에 하지 보호막(11a)과 동일한 층의 절연막으로 이루어지는 볼록 형성용 박막(11g)이 소정의 패턴으로 선택적으로 형성되어 있다. 이에 반해, 요철 패턴(8g)의 오목부(8c)에 상당하는 영역에는, 하지 보호막(11a)과 동일한 층의 절연막이 제거되고, 볼록 형성용 박막(11g)이 형성되어 있지 않다.
두번째로, 볼록 형성용 박막(11g)의 상층에는, 게이트 절연막(2a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(2g)이 형성되고, 이 요철 형성용 박막(2g)은 요철 형성용 박막(11g)과 완전히 겹쳐 있다.
세번째로, 요철 형성용 박막(2g)의 상층에는, 게이트 전극(3a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(3g)이 형성되고, 이 요철 형성용 박막(3g)은, 요철 형성용 박막(2g)의 형성 영역에서 밀려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 여기서, 요철 형성용 박막(3g)은, 주사선(3a)(게이트 전극)과 전기적으로 분리된 상태에 있다.
네번째로, 요철 형성용 박막(3g)의 표면에는, 제 1 층간 절연막(4a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(4g)이 형성되고, 이 요철 형성용 박막(4g)은, 요철 형성용 박막(2g)의 형성 영역에서 밀려 나오는 일없이, 그 중앙 영역에 형성되어 있다.
단, 요철 형성용 박막(4g)은, 요철 형성용 박막(3g)보다도 넓게 형성되어, 이 요철 형성용 박막(3g)의 형성 영역에서 밀려 나와 있다.
다섯번째로, 요철 형성용 박막(4g)의 표면에는, 데이터선(6a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)이 형성되고, 이 요철 형성용 박막(6g)은, 요철 형성용 박막(4g)의 형성 영역에서 밀려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 또한, 요철 형성용 박막(6g)은, 요철 형성용 박막(3g)의 형성 영역에서 밀려 나오는 일없이, 그 중앙 영역에 형성되어 있다. 여기서, 요철 형성용 박막(6g)은, 데이터선(6a)(소스 전극)과 전기적으로 분리된 상태에 있다.
여섯번째로, 요철 형성용 박막(6g)의 표면에는, 제 2 층간 절연막(5a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(5g)이 형성되고, 이 요철 형성용 박막(5g)은, 요철 형성용 박막(4g)의 형성 영역에서 밀려 나오는 일없이, 그 중앙 영역에 형성되어 있다.
단, 요철 형성용 박막(5g)은, 요철 형성용 박막(6g)보다도 넓게 형성되어, 이 요철 형성용 박막(6g)의 형성 영역에서 완전히 밀려 나와 있다.
이렇게 하여 형성된 요철 형성용 박막(6g)의 표면측에, 폴리실라잔 도포막을 소성한 막, 또는 아크릴 수지로 이루어지는 투명한 평탄화막(7)이 형성되고, 이 평탄화막(7)의 표면에 알루미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다. 이 때문에, 본 예에서는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과, 그들의 비형성 영역에 의하여 형성된 단차나 요철에 의해서, 광반사막(8a)의 표면에는 고저차 H(각 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 막두께의 합계값과 대략 같은 값)가 500nm 이상, 나아가 800nm 이상의 요철 패턴(8g)이 형성되고, 또한, 이 요철 패턴(8g)은, 평탄화막(7)에 의해서, 에지가 없는, 완만한 형상으로 되어 있다. 여기서, 평탄화막(7)의 막두께는, 요철 패턴(8g)의 고저차 H의 1/2배로부터 2배까지의 범위에 설정되어 있다.
더구나, 어느쪽의 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)도, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있다(도 4를 참조).
또한, TFT 어레이 기판(10)의 면내 방향에서, 요철 패턴(8g)은, 인접하는 볼록부(8b)가 20㎛ 이하의 평면 거리 L을 갖고서 반복되고 있는 영역을 갖지 않고, 또한, 요철 패턴(8g)은, 인접하는 볼록부(8a) 사이의 평면 거리 L이 요철 패턴(8g)의 고저차 H의 5배로부터 20배까지의 범위에 있다.
또한, 요철 패턴(8g)을 구성하는 볼록부(8a) 및 오목부(8b)는 모두, 경사각이 3°이하인 평탄 부분의 평면 치수가 10㎛ 이하로 되도록, 하층쪽의 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)이나 개구 부분은, 경사각 α가 3°이하인 평탄 부분의 평면 치수가 10㎛ 이하로 되도록 형성되어 있다.
더구나, 요철 패턴(8g)을 구성하는 각 볼록부(8a)의 사이에서 측면의 경사각의 편차가 10°이하, 나아가 5°이하가 되도록, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)은, 경사각 β의 편차가 10°이하, 나아가 5°이하가 되도록 형성되어 있다.
(대향 기판의 구성)
도 5 및 도 6에 있어서, 대향 기판(20)에서는, TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡의 경계 영역과 대향하는 영역에 블랙 매트릭스, 또는 블랙 스트라이프 등으로 불리우는 차광막(23)이 형성되고, 그 상층쪽에는, ITO 막으로 이루어지는 대향 전극(21)이 형성되어 있다. 또한, 대향 전극(21)의 상층쪽에는, 폴리이미드막으로 이루어지는 배향막(22)이 형성되고, 이 배향막(22)은, 폴리이미드막에 대하여 러빙 처리가 실시된 막이다.
(본 예의 전기 광학 장치의 작용, 효과)
이와 같이 구성한 전기 광학 장치(100)는, 반사형의 액정 장치로서, 화소 전극(9a)의 하층쪽에 알루미늄막 등으로 이루어지는 광반사막(8a)이 형성되어 있다.
이 때문에, 대향 기판(20) 쪽에서 입사한 광을 TFT 어레이 기판(10) 쪽에서 반사하고, 대향 기판(20) 쪽에서 출사할 수 있기 때문에, 이 사이에 액정(50)에 의해서 각 화소(100a)마다 광변조를 하면, 대향 기판(20)의 바깥쪽에 적절한 편향판ㆍ위상차판을 배치하는 것에 의해, 외광을 이용하여 소망하는 화상을 표시할 수 있다(반사 모드).
또한, 전기 광학 장치(100)에 있어서, 예컨대, 도 4에서 2점쇄선으로 나타내는 영역(8′)을 피하도록 광반사막(8a)을 형성하면, 반투과ㆍ반 반사형의 액정 장치를 구성할 수 있다. 이 경우, TFT 어레이 기판(10) 쪽에 백 라이트 장치(도시하지 않음)를 배치하고, 이 백 라이트 장치로부터 출사된 광을 TFT 어레이 기판(10) 쪽에서 입사시키면, 이 광을, 각 화소(100a)에서 화소 전극(9a)이 형성되어 있는 영역중, 광반사막(8a)이 형성되어 있지 않은 영역을 거쳐서 대향 기판(20)측에 투과할 수 있다. 이 때문에, 액정(50)에 의해서 각 화소(100a)마다 광변조를 하면, 대향 기판(20) 및 TFT 어레이 기판(10)의 바깥쪽에 적절한 편향판ㆍ위상차판을 배치하는 것에 의해, 백 라이트 장치로부터 출사된 광을 이용하여 소망하는 화상을 표시할 수 있다(투과 모드).
또한, 본 예에서는, 광반사막(8a)의 하층쪽중, 광반사막(8a)과 평면적으로 겹치는 영역에는, TFT(30)를 구성하는 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 및 각 절연막중의 적어도 1층과 동일한 층의 박막을 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)으로서 소정의 패턴으로 선택적으로 형성하고, 이 요철 형성용 박막의 유무에 기인하는 단차, 요철을 이용하여 광반사막(8a)의 표면에 요철 패턴(8g)이 형성되어 있다. 따라서, 반사 모드에서 화상을 표시할 때, 대향 기판(20) 쪽에서 입사한 광이 광반사막(8a)에서 반사될 때, 광이 확산하기 때문에, 화상에 시야각 의존성이 발생하기 어렵다. 여기서, 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)은, 기판(10′)의 표면 전체에 형성한 박막을 포토리소그래피 기술을 이용하여 패터닝한 것이기 때문에, 게이트 전극(주사선(3a)), 소스 전극(데이터선(6a)), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)을 형성하기 위한 공정을 그대로 원용하여, 그들과 각각, 동일한 층의 요철 형성용 박막(3g, 4g, 6g, 5g)을 임의의 패턴으로 형성할 수 있다. 따라서, 이들의 요철 형성용 박막(3g, 4g, 6g, 5g)에 관해서는, 포토리소그래피 공정에 한정하지 않고, 어느쪽의 공정도 추가하는 일 없이 형성할 수 있다.
또한, 하지 절연막(11a) 및 게이트 절연막(2a)도, 광반사막(8a)에 요철 패턴(8g)을 형성하는지의 여부에 관계없이 성막되기 때문에, 그들과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(11g, 2g)을 선택적으로 남긴다고 하더라도, 성막 공정을 추가할 필요가 없다.
또한, 본 예에 의하면, TFT(30)를 형성하는 영역을 피하여 요철 패턴(8g)(요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g))을 형성하는 것도 용이하기 때문에, TFT(30)를 미세 가공에 의해서 형성하는 데 지장이 없다.
또한, 광반사막(8a)의 하층쪽, 또한, 요철 형성용 박막(6g)보다도 상층쪽에, 유동성을 갖는 재료를 이용하여 평탄화막(7)을 형성하고, 이 평탄화막(7)에 의해서, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 유무에 기인하는 단차, 요철을 적절히 상쇄하여, 에지가 없는, 완만한 형상의 요철 패턴(8g)을 형성하고 있다. 따라서, 에지에 기인하는 시야각 의존성의 발생을 방지할 수 있다. 더구나, 평탄화막(7)의 막두께가 요철 패턴(8g)의 고저차 H의 2배를 넘으면, 평탄화막(7)에 의해서 요철이 소거되어 버려, 정 반사 성분이 지나치게 강하여, 밝은 화상이 얻어지는 대신에 화상에 시야각 의존성이 발생해 버리는 한편, 평탄화막(7)의 막두께가 요철 패턴(8g)의 고저차 H의 1/2배 미만에서는, 평탄화막(7)에 의해서 에지를 확실히 소거할 수 없어, 에지에 기인하는 시야각 의존성이 발생해 버리지만, 본 예에서는, 평탄화막(7)의 막두께를 요철 패턴(8g)에서의 고저차 H의 1/2배로부터 2배까지의 범위에 설정하여 놓기 때문에, 시야각 의존성을 억제할 수 있음과 동시에, 화상의 밝기도 확보할 수 있다.
또한, 요철 형성용 박막을 2층 이상 형성하여 놓기 때문에, 광반사막(8a)의 표면에 충분한 고저차 H를 갖는 요철 패턴(8g)을 형성하는 경우에서도, TFT(30)에 적합하지 않는 두꺼운 박막을 형성할 필요가 없다.
더구나, 주사선(3a) 및 데이터선(6a)의 각각과 동일한 층의 도전막으로 이루어지는 2층의 요철 형성용 박막(3g, 6g)의 사이에서는, 상층쪽에 위치하는 요철 형성용 박막(6g)은, 하층쪽에 위치하는 요철 형성용 박막(3g)의 형성 영역의 안쪽 영역에 형성되어 밀려나오지 않는다. 또한, 하지 보호막(11a), 게이트 절연막(2a), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)과 각각 동일한 층의 절연막으로 이루어지는 4층의 요철 형성용 박막(11g, 2g, 4g, 5g)의 사이에서도, 상층쪽에 위치하는 요철 형성용 박막은, 하층쪽에 위치하는 요철 형성용 박막의 형성 영역의 안쪽 영역에 형성되어 밀려나오지 않는다.
이 때문에, 요철 패턴(8g)을 구성하는 각 요철 형성용 박막은, 순 테이퍼 구조를 갖고 있고, 오버행 상태(역 테이퍼)로 되지 않아, 오버행에 기인하는 막의 벗겨짐이나 막이 남겨지는 것이 발생할 걱정이 없다. 또한, 주사선(3a) 및 데이터선(6a)의 각각과 동일한 층에 남겨진 도전막으로 이루어지는 2층의 요철 형성용 박막(3g, 6g)은, 하지 보호막(11a), 게이트 절연막(2a), 제 1 층간 절연막(4a), 및 제 2 층간 절연막(5a)을 구성하는 절연막에 대하여 에칭 제거한 개구부와 평면적으로 겹쳐 있지 않다. 이 때문에, 하층쪽에 위치하는 요철 형성용 박막에 의해서 형성된 단차, 요철이 상층쪽에 위치하는 요철 형성용 박막에 의해서 없어져 버리는 일이 없기 때문에, 광반사막(8a)의 표면에 충분한 고저차 H를 갖는 요철 패턴(8g)을 형성할 수 있다.
또한, 주사선(3a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(3g)을 주사선(3a)과 전기적으로 분리된 구성으로 하고, 또한, 데이터선(6a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)을 데이터선(6a)과 전기적으로 분리된 구성으로 하고 있으므로, 주사선(3a) 및 데이터선(6a)이 요철 형성용 박막(3g, 6g)을 거쳐서 다른 구성 요소와 단락 상태가 되거나, 요철 형성용 박막(3g, 6g)의 용량이 주사선(3a) 및 데이터선(6a)의 용량에 가산되는 일이 없다.
또한, 본 예에서는, 주사선(3a) 및 데이터선(6a)을 구성하는 도전막으로서, 알루미늄막, 탄탈막, 몰리브덴막, 또는 이들 금속중의 어느 하나를 주성분으로 하는 합금막이 이용되고 있고, 이들 도전막은, 성막 속도가 비교적 빠르며, 또한, 드라이 에칭에 의해 양호한 형상으로 패터닝할 수 있기 때문에, 요철 형성용 박막(3g, 6g)을 효율적이고 바람직하게 형성할 수 있다.
또한, 본 예에서는, 하지 보호막(11a) 및 제 1 층간 절연막(4a)을 구성하는 절연막으로서 실리콘 산화막이 고용되고 있고, 이 실리콘 산화막은, 성막 속도가 비교적 빠르며, 또한, 드라이 에칭에 의해 양호한 형상으로 패터닝할 수 있기 때문에, 요철 형성용 박막(11g, 4g)을 효율적이고 바람직하게 형성할 수 있다.
또한, 본 예에 있어서, 요철 패턴(8g)은, 인접하는 볼록부(8a)가 20㎛ 이하의 평면 거리 L을 갖고서 반복되고 있는 영역을 갖고 있지 않기 때문에, 간섭색의 발생을 방지할 수 있다. 즉, 요철 패턴(8g)에서, 인접하는 볼록부(20)가 20㎛ 이하의 평면 거리 L을 갖고서 반복되고 있는 영역이 존재하면, 광의 파장과의 관계에 의해 간섭색이 발생해 버리지만, 이러한 반복 영역이 없으면, 간섭색의 발생을 방지할 수 있다.
또한, 본 예에서는, 요철 패턴(8g)의 고저차 H가 500nm 이상, 나아가, 800nm 이상으로 되어 있기 때문에, 요철 패턴(8g)의 고저차 H가 지나치게 작아, 산란 특성에 있어서 가시 영역내에 주파수 의존성이 발생하여 화상이 착색된다고 하는 사태를 피할 수 있다.
또한, 어느쪽의 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)도, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있기 때문에, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 화상의 시야각 의존성의 발생을방지할 수도 있다.
또한, 하층쪽의 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)이나 개구 부분은, 경사각 α가 3°이하인 평탄 부분의 평면 치수가 10㎛ 이하로 되도록 형성되어 있기 때문에, 요철 패턴(8g)을 구성하는 볼록부(8a) 및 오목부(8b)도, 경사각 α가 3°이하인 평탄 부분의 평면 치수가 10㎛ 이하이다. 이 때문에, 산란 특성에 주파수 의존성이 발생하는 것을 방지할 수 있고, 또한, 화상의 시야각 의존성의 발생을 방지할 수도 있다.
또한, 요철 패턴(8g)은, 인접하는 볼록부(8a) 사이의 평면 거리 L이 요철 패턴(8g)의 고저차 H의 5배로부터 20배까지의 범위이기 때문에, 시야각 의존성 및 화상의 밝기의 양쪽에 대하여 양호한 레벨을 얻을 수 있다. 즉, 인접하는 볼록부(8a) 사이의 평면 거리 L이 요철 패턴(8g)의 고저차 H의 20배를 넘으면, 정 반사 성분이 지나치게 강하여, 밝은 화상이 얻어지는 대신에 화상에 시야각 의존성이 발생해 버린다. 이에 반해, 인접하는 볼록부(8a) 사이의 평면 거리 L이 요철 패턴(8g)의 고저차 H의 5배 미만에서는, 시야각 의존성이 발생해 버린다. 본 예에서는, 인접하는 볼록부(8a) 사이의 평면 거리 L을 요철 패턴(8g)의 고저차 H의 5배로부터 20배까지의 범위로 설정하여 놓기 때문에, 시야각 의존성을 억제할 수 있음과 동시에, 화상의 밝기도 확보할 수 있다.
또한, 본 예에서는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)은, 경사각 β의 편차가 10°이하, 나아가 5°이하가 되도록 형성되어 있기 때문에, 요철 패턴(8g)을 구성하는 각 볼록부(8a)의 사이에서 측면의 경사각 β의 편차도, 면내에서 10°이하, 나아가 5°이하이다. 이 때문에, 경사각 β의 편차에 기인하는 휘도 얼룩의 발생을 방지할 수 있다.
[TFT의 제조 방법]
이러한 구성의 TFT(30)를 제조하는 방법을, 도 7 내지 도 10을 참조하여 설명한다. 도 7, 도 8, 도 9, 도 10은, 본 예의 TFT 어레이 기판(11)의 제조 방법을 나타내는 공정 단면도이며, 어느쪽의 도면에 있어서도, 도 4의 A-A′선에 있어서의 단면에 상당한다.
우선, 도 7(A)에 도시하는 바와 같이, 초음파 세정 등에 의해 청정화한 유리제 등의 기판(10′)을 준비한 뒤, 기판 온도가 150℃∼450℃의 온도 조건하에서, 기판(10′)의 전면에, 하지 보호막(11a)을 형성하기 위한 실리콘 산화막으로 이루어지는 절연막(11)을 플라즈마 CVD 법에 의해 300nm∼500nm의 두께로 형성한다.
이 때의 원료 가스로서는, 예를 들면 모노실란과 소기(笑氣) 가스와의 혼합 가스나 TEOS와 산소, 또는 디실란과 암모니아를 이용할 수 있다.
다음에, 기판 온도가 150℃∼450℃의 온도 조건하에서, 기판(10′)의 전면에, 비정질 실리콘막으로 이루어지는 반도체막(1)을 플라즈마 CVD 법에 의해 50nm∼100nm의 두께로 형성한다. 이 때의 원료 가스로서는, 예를 들면 디실란이나 모노실란을 이용할 수 있다. 다음에, 반도체막(1)에 대하여 레이저광을 조사하여 레이저 어닐링을 실시한다. 그 결과, 비정질의 반도체막(1)은, 한번 용융하고, 냉각 고화 과정을 거쳐서 결정화한다. 이 때는, 각 영역으로의 레이저광의 조사 시간이대단히 단 시간이며, 또한, 조사 영역도 기판 전체에 대하여 국소적이기 때문에, 기판 전체가 동시에 고온으로 뜨겁게 되는 일이 없다. 그 때문에, 기판(10′)으로서 유리 기판 등을 이용하더라도 열에 의한 변형이나 갈라짐 등이 발생하지 않는다.
다음에, 반도체막(1)의 표면에 포토리소그래피 기술을 이용하여 레지스트 마스크(551)를 형성하고, 이 레지스트 마스크(551)를 거쳐서 반도체막(1)을 에칭하는 것에 의해, 도 7(B)에 도시하는 바와 같이, 섬형상의 반도체막(1a)(능동층)을 형성한다.
다음에, 350℃ 이하의 온도 조건하에서, 기판(10′)의 전면에, CVD 법 등에 의해 반도체막(1a)의 표면에, 게이트 절연막(2a) 등을 형성하기 위한 실리콘 산화막 등의 절연막(2)을 50nm∼150nm의 두께로 형성한다. 이 때의 원료 가스는, 예를 들면 TEOS와 산소 가스와의 혼합 가스를 이용할 수 있다. 여기서 형성하는 절연막(2)은, 실리콘 산화막 대신에 실리콘 질화막이더라도 무방하다.
다음에, 도시하지 않았지만, 소정의 레지스트 마스크를 거쳐서 반도체막(1a)의 연장 부분(1f)에 불순물 이온을 주입하고, 용량선(3b)과의 사이에 축적 용량(60)을 구성하기 위한 하부 전극을 형성한다.
다음에, 도 7(C)에 도시하는 바와 같이, 스퍼터링법 등에 의해, 기판(10′)의 전면에, 주사선(3a) 등을 형성하기 위한 알루미늄막, 탄탈막, 몰리브덴막, 또는 이들 금속중의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 도전막(3)을 300nm∼800nm의 두께로 형성한 뒤, 포토리소그래피 기술을 이용하여 레지스트 마스크(552)를 형성한다.
다음에, 레지스트 마스크(552)를 거쳐서 도전막(3)을 드라이 에칭하고, 도 7(D)에 도시하는 바와 같이, 주사선(3a)(게이트 전극) 및 용량선(3b)을 형성한다. 이때, TFT(30)의 형성 영역에서 벗어난 영역에는, 주사선(3a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(3g)을 남긴다. 여기서, 요철 형성용 박막(3g)은, 주사선(3a)에서 전기적으로 분리한 상태로 형성한다.
다음에, 화소 TFT부 및 구동 회로의 N 채널 TFT부(도시하지 않음) 쪽에는, 주사선(3a)이나 게이트 전극을 마스크로 하여, 약 0.1×1013/㎠ ∼약 10×1013/㎠의 도즈량으로 저농도의 불순물 이온(인이온)을 주입하고, 주사선(3a)에 대하여 자기 정합적으로 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성한다. 여기서, 주사선(3a)의 바로 아래에 위치해 있어서, 불순물 이온이 도입되지 않은 부분은 반도체막(1a) 대로의 채널 영역(1a′)으로 된다.
다음에, 도 7(E)에 도시하는 바와 같이, 화소 TFT부에서는, 주사선(3a)(게이트 전극)보다 폭이 넓은 레지스트 마스크(553)를 형성하고, 고농도의 불순물 이온(인이온)을 약 0.1×1015/㎠ ∼약 10×1015/㎠의 도즈량으로 주입하여, 고농도 소스 영역(1b) 및 드레인 영역(1d)을 형성한다.
이들 불순물 도입 공정 대신에, 저농도의 불순물의 주입을 실행하지 않고서 게이트 전극보다 폭이 넓은 레지스트 마스크를 형성한 상태에서 고농도의 불순물(인이온)을 주입하고, 오프셋 구조의 소스 영역 및 드레인 영역을 형성하더라도 무방하다. 또한, 주사선(3a)을 마스크로 하여 고농도의 불순물을 주입하고, 셀프얼라인 구조의 소스 영역 및 드레인 영역을 형성하더라도 무방한 것은 물론이다.
또, 도시를 생략하지만, 이러한 공정에 의해서, 주변 구동 회로부의 N 채널 TFT부를 형성하지만, 이 때는, P 채널 TFT부를 마스크로 덮어 놓는다. 또한, 주변 구동 회로의 P 채널 TFT부를 형성할 때는, 화소부 및 N 채널 TFT부를 레지스트로 피복 보호하고, 게이트 전극을 마스크로 하여, 약 0.1×1015/㎠ ∼약 10×1015/㎠의 도즈량으로 붕소 이온을 주입하는 것에 의해, 자기 정합적으로 P 채널의 소스ㆍ드레인 영역을 형성한다. 이때, N 채널 TFT부의 형성시와 마찬가지로, 게이트 전극을 마스크로 하여, 약 0.1×1013/㎠ ∼약 10×1013/㎠의 도즈량으로 저농도의 불순물(붕소 이온)을 도입하여, 폴리실리콘막에 저농도 영역을 형성한 뒤, 게이트 전극보다 폭이 넓은 마스크를 형성하여 고농도의 불순물(붕소 이온)을 약 0.1×1015/㎠ ∼약 10×1015/㎠의 도즈량으로 주입하여, LDD 구조(lightly doped drain)의 소스 영역 및 드레인 영역을 형성하더라도 무방하다. 또한, 저농도의 불순물의 주입을 실행하지 않고서, 게이트 전극보다 폭이 넓은 마스크를 형성한 상태에서 고농도의 불순물(인이온)을 주입하여, 오프셋 구조의 소스 영역 및 드레인 영역을 형성하더라도 무방하다. 이들 이온 주입 공정에 의해서, CMOS화가 가능하게 되어, 주변 구동 회로의 동일 기판내로의 내장이 가능해진다.
다음에, 도 7(F)에 도시하는 바와 같이, 포토리소그래피 기술을 이용하여 레지스트 마스크(554)를 형성한 뒤, 레지스트 마스크(554)를 거쳐서 절연막(2, 11)을드라이 에칭하고, 도 8(A)에 도시하는 바와 같이, 요철 형성용 박막(3g)과 하층쪽에서 겹치는 영역에는, 게이트 절연막(2a) 및 하지 보호막(11a)과 각각 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(2g, 11g)을 남긴다.
다음에, 도 8(B)에 도시하는 바와 같이, 주사선(3a)의 표면측에 CVD 법 등에 의해, 제 1 층간 절연막(4a)을 형성하기 위한 실리콘 산화막 등의 절연막(4)을 300nm∼800nm의 두께로 형성한다. 이 때의 원료 가스는, 예를 들면 TEOS와 산소 가스와의 혼합 가스를 이용할 수 있다.
다음에, 포토리소그래피 기술을 이용하여 레지스트 마스크(555)를 형성한다.
다음에, 레지스트 마스크(555)를 거쳐서 절연막(4)에 드라이 에칭을 실행하고, 도 8(C)에 도시하는 바와 같이, 제 1 층간 절연막(4a)에서 소스 영역 및 드레인 영역에 대응하는 부분에 콘택트 홀을 각각 형성한다. 이때, 요철 형성용 박막(3g)과 겹치는 영역에는, 제 1 층간 절연막(4a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(4g)을 남긴다.
다음에, 도 8(D)에 도시하는 바와 같이, 제 1 층간 절연막(4a)의 표면측에, 데이터선(6a)(소스 전극) 등을 구성하기 위한 알루미늄막, 탄탈막, 몰리브덴막, 또는 이들 금속중의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 도전막(6)을 스퍼터링법 등으로 300nm∼800nm의 두께로 형성한 뒤, 포토리소그래피 기술을 이용하여 레지스트 마스크(556)를 형성한다.
다음에, 레지스트 마스크(556)를 거쳐서 도전막(6)에 드라이 에칭을 실행하고, 도 8(E)에 도시하는 바와 같이, 데이터선(6a) 및 드레인 전극(6b)을 형성한다.이때, 요철 형성용 박막(4g)과 겹치는 영역에는, 데이터선(6a)과 동일한 층의 도전막으로 이루어지는 요철 형성용 박막(6g)을 남긴다. 이 요철 형성용 박막(6g)은, 데이터선(6a)으로부터 전기적으로 분리한 상태로 형성한다.
다음에, 도 9(A)에 도시하는 바와 같이, 데이터선(6a) 및 드레인 전극(6b)의 표면측에 CVD 법 등에 의해, 제 2 층간 절연막(5a)을 형성하기 위한 실리콘 질화막 등의 절연막(5)을 100nm∼300nm의 막두께로 형성한 뒤, 포토리소그래피 기술을 이용하여, 제 2 층간 절연막(5a)에 콘택트 홀 등을 형성하기 위한 레지스트 마스크(557)를 형성한다.
다음에, 레지스트 마스크(557)를 거쳐서 절연막(5)에 드라이 에칭을 실행하고, 도 9(B)에 도시하는 바와 같이 제 2 층간 절연막(5a)중, 드레인 전극(14)에 대응하는 부분에 콘택트 홀을 형성한다. 이때, 요철 형성용 박막(6g)과 겹치는 영역에는, 제 2 층간 절연막(5a)과 동일한 층의 절연막으로 이루어지는 요철 형성용 박막(5g)을 남긴다.
다음에, 도 9(C)에 도시하는 바와 같이, 제 2 층간 절연막(5a) 및 요철 형성용 박막(5g)의 표면측에, 퍼히드로폴리실라잔 또는 이것을 포함하는 조성물을 도포한 뒤, 소성하거나, 또는 아크릴 수지를 도포하여 평탄화막(7)을 형성한다.
여기서, 평탄화막(7)은, 유동성을 갖는 재료를 도포한 것으로부터 형성되기 때문에, 평탄화막(7)의 표면에는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 유무에 기인하는 단차, 요철을 적절히 상쇄하여, 에지가 없는, 완만한 형상의 요철 패턴이 형성된다. 단, 평탄화막(7)이 지나치게 두꺼우면, 평탄화막(7)에 의해서요철이 소거되어 버리는 한편, 평탄화막(7)이 지나치게 얇으면, 에지를 확실히 소거할 수 없기 때문에, 평탄화막(7)의 막두께에 관해서는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)의 합께 두께의 약 1/2배로부터 약 2배까지의 범위로 설정한다.
또, 퍼히드로폴리실라잔이란 무기 폴리실라잔의 일종으로, 대기중에서 소성 함으로써 실리콘 산화막에 전화(轉化)하는 도포형 코팅 재료이다. 예를 들면, 주식회사 동연(東燃) 회사 제품의 폴리실라잔은, -(SiH2NH)- 를 단위로 하는 무기 폴리머이고, 크실렌(xylene) 등의 유기용제에 가용적이다. 따라서, 이 무기 폴리머의 유기 용매 용액(예를 들면, 20% 크실렌 용액)을 도포액으로 하여 스핀코팅법(예를 들면, 2000rpm, 20초간)으로 도포한 뒤, 450℃의 온도로 대기중에서 소성하면, 수분이나 산소와 반응하여, CVD 법으로 성막한 실리콘 산화막과 동등 이상의 치밀한 비정질의 실리콘 산화막을 얻을 수 있다.
다음에, 포토리소그래피 기술을 이용하여, 평탄화막(7)에 콘택트 홀을 형성하기 위한 레지스트 마스크(558)를 형성한 뒤, 레지스트 마스크(558)를 거쳐서 평탄화막(7)에 에칭을 행하고, 도 9(D)에 도시하는 바와 같이, 콘택트 홀을 형성한다. 또, 평탄화막(7)에 감광성 재료를 이용한 경우는, 재료를 도포ㆍ프리 베이킹(pre baking)한 뒤, 포토리소그래피에 의해 직접 재료를 감광하고, 현상한 뒤에 포스트 베이킹(post baking)하는 것에 의해 마찬가지의 콘택트 홀을 얻을 수 있다.
다음에, 도 10(A)에 도시하는 바와 같이, 스퍼터링법 등에 의해서, 평탄화막(7)의 표면에 알루미늄막 등이라고 하는 반사성을 갖는 금속막(8)을 형성한 뒤, 포토리소그래피 기술을 이용하여 레지스트 마스크(559)를 형성한다.
다음에, 레지스트 마스크(559)를 거쳐서 금속막(8)에 에칭을 실행하고, 도 10(B)에 도시하는 바와 같이, 소정 영역에 광반사막(8a)을 남긴다. 이렇게 하여 형성한 광반사막(8a)의 표면에는, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과, 그들의 비형성 영역에 의하여 형성된 단차나 요철에 의해서 500nm 이상, 나아가 800nm 이상의 요철 패턴(8g)이 형성되고, 또한, 이 요철 패턴(8g)은, 평탄화막(7)에 의해서, 에지가 없는, 완만한 형상으로 되어 있다.
다음에, 도 10(C)에 도시하는 바와 같이, 광반사막(8a)의 표면측에, 두께 40nm∼200nm의 ITO 막(9)을 스퍼터링법 등으로 형성한 뒤, 포토리소그래피 기술을 이용하여 레지스트 마스크(560)를 형성한다.
다음에, 레지스트 마스크(560)를 거쳐서 ITO 막(9)에 에칭을 행하고, 도 10(D)에 도시하는 바와 같이, 드레인 전극(6b)에 전기적으로 접속하는 화소 전극(9a)을 형성한다.
그런 후에는, 도 5 및 도 6에 도시하는 바와 같이, 화소 전극(9a)의 표면측에 폴리이미드막(배향막(12))을 형성한다. 그것에는, 부틸셀로솔브나 n-메틸피롤리돈 등의 용매에 5∼10중량%의 폴리이미드나 폴리아미드산을 용해시킨 폴리이미드ㆍ바니스를 플렉소 인쇄한 뒤, 가열ㆍ경화(소성)한다. 그리고, 폴리이미드막을 형성한 기판을 레이온계 섬유로 이루어지는 퍼프천으로 일정 방향으로 문질러서, 폴리이미드 분자를 표면 근방에 일정 방향으로 배열시킨다. 그 결과, 뒤에 충전한 액정 분자와 폴리이미드 분자와의 상호 작용에 의해 액정 분자가 일정 방향으로 배열한다.
이렇게 하여 TFT 어레이 기판(10)을 제조한다. 또, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)은, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있는 것이 바람직하지만, 이러한 구성은, 노광 마스크의 설계시, CAD 상에서 개구의 1변의 길이를 노광기의 룰(rule) 한계 근방 이하로 설정하면 실현할 수 있다. 또한, 요철 패턴(8g)을 구성하는 각 볼록부(8b)의 사이에서 측면의 경사각의 편차가 10°이하, 바람직하게는, 5°이하인 것이 바람직하기 때문에, 요철 형성용 박막을 형성할 때, 각종 드라이 에칭중, RIE, 또는 고밀도 플라즈마 에칭을 실행하면, 각 볼록부(8b) 사이에서 측면의 경사각의 편차를 작게 억제할 수 있다.
[실시예 2]
도 11(A), (B)는, 본 발명의 실시예 2에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도이다. 도 12는, 본 발명의 실시예 2에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도이다. 또, 본 실시예, 및 이하에 설명하는 어느 실시예도, 기본적인 구성이 실시예 1과 마찬가지이기 때문에, 공통하는 부분에 동일한 부호를 부여하여 도 11 및 도 12에 도시함과 동시에, 그들의 설명을 생략한다.
실시예 1에서는, 도 7(F), 도 8(A)에 도시하는 바와 같이, 절연막(2, 11)을 에칭하여 요철 형성용 박막(2g, 11g)을 남긴 뒤, 도 8(B), (C)에 도시하는 바와 같이, 절연막(4)을 에칭하여 요철 형성용 박막(4g)을 남겼지만, 본 예에서는, 도 11(A)에 도시하는 바와 같이, 절연막(4)을 형성할 때까지, 절연막(2, 11)을 에칭하지 않고, 레지스트 마스크(555)를 거쳐서 절연막(4)을 형성할 때, 도 11(B)에 도시하는 바와 같이, 절연막(2, 11)을 동시에 에칭하여, 요철 형성용 박막(11g, 2g, 4g)을 동시에 형성한다. 이 때문에, 본 예에 의하면, 실시예 1과 비교하여, 포토리소그래피 공정을 한 번 줄일 수 있다.
이러한 제조 방법을 채용한 경우도, 도 12에 도시하는 바와 같이, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)과, 그들의 비형성 영역에 의하여 형성된 단차나 요철에 의해서, 광반사막(8a)의 표면에 요철 패턴(8g)을 형성할 수 있다.
[실시예 3]
도 13(A), (B)는, 본 발명의 실시예 3에 따르는 전기 광학 장치의 TFT 어레이 기판의 제조 방법에 있어서, 그 특징적인 공정을 나타내는 공정 단면도이다. 도 14는, 본 발명의 실시예 3에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.
실시예 2에서는, 도 11(A), (B)를 참조하여 설명한 바와 같이, 절연막(2, 11)을 동시에 에칭하고, 요철 형성용 박막(11g, 2g, 4g)을 동시에 형성했지만, 본예에서는, 도 13(A)에 도시하는 바와 같이, TFT(30)의 반도체막(1a′)과 동일한 층의 반도체막(1a")을, 광반사막(8a) 표면의 요철 패턴(8g)의 오목부(8c)에 상당하는 영역에 남겨 두고, 이 상태에서, 도 13(B)에 도시하는 바와 같이, 절연막(4)을 드라이 에칭하여 요철 형성용 박막(4g)을 형성한다.
이와 같이 구성하면, 도 14에 도시하는 바와 같이, 반도체막(1a")이 에칭 스토퍼로서 기능하여, 하지 보호막(11a)을 구성하는 절연막(11)이 에칭되지 않기 때문에, TFT 어레이 기판(10)의 전면에 하지 보호막(11)을 남길 수 있다.
또한, 본 예에서는 요철 형성용 박막(3g, 4g, 6g, 5g)과, 그들의 비형성 영역에 의하여 형성된 단차나 요철에 의해서, 광반사막(8a)의 표면에 요철 패턴(8g)을 형성할 수 있다.
[실시예 4]
도 15는, 본 발명의 실시예 4에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.
실시예 1에서는, 도 6에 도시하는 바와 같이, 요철 형성용 박막(11g, 2g, 3g, 4g, 6g, 5g)을 각각, 그 중심이 일치하도록 형성했기 때문에, 광반사막(8a)의 표면에 형성된 요철 패턴(8g)에서는, 각 볼록부(8a)의 측면의 경사가 볼록부(8a)의 중심에 대하여 대칭이며, 반사광이 등방적이었지만, 본 예에서는, 도 15에 도시하는 바와 같이, 요철 형성용 박막(11g, 2g, 3g, 4g, 5g)에 대해서는, 그 중심을 일치시키고, 요철 형성용 박막(6g)에 대해서는, 그 중심 위치를 요철 형성용 박막(11g, 2g, 3g, 4g, 5g)의 중심 위치로부터 명시 방향으로 비끼어 있다. 이 때문에, 도전막의 남겨진 볼록 패턴과 절연막에 개구된 오목 패턴의 중심이 평면적으로 비대칭으로 분포된다.
이와 같이 구성하면, 광반사막(8a)의 표면에 형성된 요철 패턴(8g)에서는, 각 볼록부(8a)의 측면의 경사가 볼록부(8a)의 중심에 대하여 비대칭으로 되어, 반사광이 비등방성을 띠게 된다. 따라서, 이 비등방성을 이용하여 표시의 품위를 높일 수 있다. 즉, 도 15에 나타내는 예에서는, 요철 패턴(8g)을 구성하는 각 볼록부(8a)에서, 측면의 경사가 급격한 쪽이 명시 방향을 향하고 있으므로, 명시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 명시 방향측으로의 밝기를 유지한 채로, 화상 전체의 휘도를 높일 수 있다.
[실시예 5]
도 16은, 본 발명의 실시예 5에 따르는 전기 광학 장치에 있어서, 화소 스위칭용의 TFT의 형성 영역에서 벗어난 영역에서 광반사막의 표면에 요철 패턴을 형성한 모양을 확대하여 나타내는 단면도이다.
광반사막(8a)으로부터의 반사광을 비등방적으로 하는 데 있어서는, 도 16에 도시하는 바와 같이, 요철 형성용 박막(11g, 2g, 4g, 5g)에 대해서는, 서로의 중심을 일치시키고, 요철 형성용 박막(3g, 6g)에 대해서는, 그 중심 위치를 요철 형성용 박막(11g, 2g, 4g, 5g)의 중심 위치로부터 러빙 처리에 의해서 발생하는 명시방향으로 비끼어 놓더라도 무방하다. 이와 같이 구성하면, 도전막의 남겨진 볼록 패턴과 절연막에 개구된 오목 패턴의 중심이 평면적으로 비대칭으로 분포된다.
이와 같이 구성한 경우도, 광반사막(8a)의 표면에 형성된 요철 패턴(8g)에서는, 각 볼록부(8a)의 측면의 경사가 볼록부(8a)의 중심에 대하여 비대칭으로 되어, 반사광이 비등방성을 띠게 된다. 따라서, 본 예와 같이, 요철 패턴(8g)을 구성하는 각 볼록부(8a)에서, 측면의 경사가 급격한 쪽을 명시 방향으로 향하게 하면, 명시 방향으로의 산란 성분을 강하게 할 수 있기 때문에, 명시 방향측으로의 밝기를 유지한 채로, 화상 전체의 휘도를 높일 수 있다.
[실시예 6]
도 17은, 본 발명의 실시예 6에 따르는 전기 광학 장치의 단면도이다.
실시예 1∼5에서는, 각 화소(100a)에 형성된 화소 스위칭용의 TFT(30)가 정(正) 스태거형 또는 코플레이너형의 폴리실리콘 TFT이지만, 도 17에 도시하는 바와 같이 역 스태거형의 TFT나 비정질 실리콘 TFT 등, 다른 형식의 TFT를 화소 스위칭용으로 이용하더라도 무방하다.
이와 같이 구성한 경우도, 도 17에 도시하는 바와 같이, TFT 어레이 기판(10)에 있어서, 역 스태거형의 TFT(30)의 형성 영역에서 벗어난 영역에는, 주사선(3a)(게이트 전극)과 동일한 층의 도전막으로 이루어지는 오목부 형성용 박막(3g)과, 게이트 절연막(2a)과 동일한 층의 절연막으로 이루어지는 오목부 형성용 박막(2g)과, 데이터선(6a)과 동일한 층의 도전막으로 이루어지는 오목부 형성용박막(6g)을 소정의 패턴으로 선택적으로 형성하면, 그들의 형성 영역과 비형성 영역에 의하여 발생한 단차나 요철에 의해서, 광반사막(8a)의 표면에 요철 패턴(8g)을 형성할 수 있다.
[전기 광학 장치의 전자 기기로의 적용]
이와 같이 구성한 반사형, 또는 반투과ㆍ반 반사형의 전기 광학 장치(100)는, 각종 전자 기기의 표시부로서 이용할 수 있지만, 그 일예를, 도 18, 도 19, 및 도 20을 참조하여 설명한다.
도 18은, 본 발명에 따르는 전기 광학 장치를 표시 장치로서 이용한 전자 기기의 회로 구성을 나타내는 블럭도이다.
도 18에 있어서, 전자 기기는, 표시 정보 출력원(70), 표시 정보 처리 회로(71), 전원 회로(72), 타이밍 생성기(73), 그리고 액정 장치(74)를 갖는다. 또한, 액정 장치(74)는, 액정 표시 패널(75) 및 구동 회로(76)를 갖는다. 액정 장치(74)로서는, 전술한 전기 광학 장치(100)를 이용할 수 있다.
표시 정보 출력원(70)은, ROM(Read Only Memory), RAM(Random Access Memory) 등이라고 하는 메모리, 각종 디스크 등이라고 하는 스토리지 유닛, 디지탈 화상 신호를 동조 출력하는 동조 회로 등을 구비하고, 타이밍 생성기(73)에 의해서 생성된 각종 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등이라고 하는 표시 정보를 표시 정보 처리 회로(71)에 공급한다.
표시 정보 처리 회로(71)는, 시리얼-패러랠 변환 회로나, 증폭ㆍ반전 회로,로테이션 회로, 감마 보정 회로, 클램프 회로 등이라고 하는 주지의 각종 회로를 구비하여, 입력한 표시 정보의 처리를 실행하고, 그 화상 신호를 클럭 신호 CLK와 함께 구동 회로(76)에 공급한다. 전원 회로(72)는, 각 구성 요소에 소정의 전압을 공급한다.
도 19는, 본 발명에 따르는 전자 기기의 일실시 형태인 모바일형의 퍼스널 컴퓨터를 나타내고 있다. 여기에 나타내는 퍼스널 컴퓨터(80)는, 키 보드(81)를 구비한 본체부(82)와, 액정 표시 유닛(83)을 갖는다. 액정 표시 유닛(83)은, 전술한 전기 광학 장치(100)를 포함하여 구성된다.
도 20은, 본 발명에 따르는 전자 기기의 다른 실시 형태인 휴대 전화기를 나타내고 있다. 여기에 나타내는 휴대 전화기(90)는, 복수의 조작 버튼(91)과, 전술한 전기 광학 장치(100)로 이루어지는 표시부를 갖고 있다.
이상과 같이, 본 발명에서는, 광반사막의 하층쪽중, 광반사막과 평면적으로 겹치는 영역에는, 각 배선 및 절연막중의 적어도 1층과 동일한 층의 박막을 요철 형성용 박막으로서 소정의 패턴으로 선택적으로 형성하고, 이 요철 형성용 박막 형성의 유무에 기인하는 단차, 요철을 이용하여, 광반사막의 표면에 요철 패턴을 형성한다. 여기서, 배선이나 절연막 등은, 광반사막에 요철을 부여하는가의 여부에 관계없이, 반드시 형성되어 있는 것으로, 그들은, 기판의 표면 전체에 소정의 박막을 형성한 뒤, 포토리소그래피 기술을 이용하여 패터닝하는 것에 의해 형성되는 것이다. 이 때문에, 배선이나 절연막을 형성하는 공정을 그대로 원용하여, 그들과 동일한 층의 요철 형성용 박막을 소정의 패턴으로 선택적으로 형성할 수 있다. 따라서, 성막 공정을 추가하는 일 없이, 광 확산 기능을 구비한 광반사막을 형성할 수 있다. 또한, 기판상에 액티브 소자를 형성하는 영역을 피하여 요철 형성용 박막을 형성하는 것도 용이하기 때문에, 액티브 소자를 형성하기 위한 미세 가공을 하는 데 지장이 없다.

Claims (39)

  1. 전기 광학 물질을 사이에 유지하는 기판상에는, 각 화소마다 적어도, 하나 또는 복수의 배선에 전기적으로 접속하는 화소 스위칭용의 액티브 소자와, 광반사막을 구비한 전기 광학 장치에 있어서,
    상기 광반사막의 하층쪽중, 당해 광반사막과 평면적으로 겹치는 영역에는, 상기 하나 또는 복수의 배선, 및 그들의 배선의 층간 또는 상층 또는 하층에 형성된 절연막중의 적어도 1층과 동일한 층의 박막이 소정의 패턴으로 선택적으로 형성된 요철 형성용 박막과, 당해 요철 형성용 박막의 비형성 영역이 마련되고,
    상기 광반사막의 표면에는, 상기 요철 형성용 박막의 형성 영역과 비형성 영역에 의하여 요철 패턴이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 광반사막의 하층쪽, 또한, 상기 요철 형성용 박막의 상층쪽에는 평탄화막이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  3. 제 2 항에 있어서,
    상기 평탄화막의 평균 막두께는 상기 요철 패턴의 고저차의 1/2배로부터 2배까지의 범위인 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 요철 형성용 박막에는, 적어도, 상기 배선중 하나와 동일한 층의 도전막이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.
  5. 제 4 항에 있어서,
    상기 배선중의 하나와 동일한 층의 도전막으로 이루어지는 상기 요철 형성용 박막은, 상기 배선과 전기적으로 분리되어 있는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항에 있어서,
    상기 액티브 소자는, 박막 트랜지스터 또는 박막 다이오드 소자이고,
    상기 배선중의 하나는, 주사선인 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항에 있어서,
    상기 액티브 소자는 박막 트랜지스터이고,
    상기 배선중의 하나는, 데이터선인 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항에 있어서,
    상기 액티브 소자는 박막 트랜지스터이고,
    상기 배선은 주사선 및 데이터선을 함께 포함하며,
    상기 요철 형성용 박막은, 주사선과 데이터선의 각각과 동일한 층으로 이루어지는 도전막을 함께 포함하는 것을 특징으로 하는 전기 광학 장치.
  9. 제 4 항에 있어서,
    상기 도전막의 막두께는, 각각 500nm 이상을 갖는 것을 특징으로 하는 전기 광학 장치.
  10. 제 4 항에 있어서,
    상기 도전막은, 적어도 두께 치수의 1/2에 상당하는 부분이 알루미늄막, 탄탈막, 몰리브덴막, 또는 이들 금속의 어느 하나를 주성분으로 하는 합금막으로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  11. 제 4 항에 있어서,
    상기 도전막은, 드라이 에칭법에 의하여 가공된 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항에 있어서,
    상기 요철 형성용 박막에는, 적어도, 절연막이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.
  13. 제 12 항에 있어서,
    상기 절연막에는, 액티브 소자 및 배선보다 하층에 형성되어 있는 하지 보호막과 동일한 층으로 이루어지는 절연층이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 배선이 복수이며, 상기 절연막에는, 그들 복수의 배선 사이를 전기적으로 절연하는 층간 절연막과 동일한 층으로 이루어지는 절연층이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 절연막에는, 상기 배선의 상층에 형성되어 있는 보호 절연막과 동일한 층으로 이루어지는 절연층이 포함되어 있는 것을 특징으로 하는 전기 광학 장치.
  16. 제 12 항에 있어서,
    상기 절연막은, 적어도 두께 치수의 1/2에 상당하는 부분이 실리콘 산화막으로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  17. 제 16 항에 있어서,
    상기 절연막은, 드라이 에칭법에 의해 형성되는 것을 특징으로 하는 전기 광학 장치.
  18. 제 14 항에 있어서,
    상기 액티브 소자는 박막 트랜지스터이고,
    상기 요철 형성용 박막의 하층에는, 상기 박막 트랜지스터의 능동층과 동일한 층의 반도체막이 평면적으로 겹쳐 있는 것을 특징으로 하는 전기 광학 장치.
  19. 제 1 항에 있어서,
    상기 요철 패턴은, 인접하는 볼록부가 20μm 이하의 평면 거리를 갖고 반복되고 있는 영역을 갖지 않는 것을 특징으로 하는 전기 광학 장치.
  20. 제 1 항에 있어서,
    상기 요철 패턴의 고저차는, 500nm 이상인 것을 특징으로 하는 전기 광학 장치.
  21. 제 20 항에 있어서,
    상기 요철 패턴의 고저차는, 800nm 이상인 것을 특징으로 하는 전기 광학 장치.
  22. 제 1 항에 있어서,
    상기 요철 형성용 박막은, 외주 가장자리가 예각을 갖지 않는 평면 형상을 갖고 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  23. 제 22 항에 있어서,
    상기 요철 형성용 박막은, 사용되고 있는 포토리소그래피 장치의 해상도의 2배 이하의 길이로 이루어지는 다각형으로서 묘화된 마스크를 이용하여 형성되는 것을 특징으로 하는 전기 광학 장치.
  24. 제 1 항에 있어서,
    상기 요철 패턴을 구성하는 볼록부 및 오목부는, 모두, 기판에 대한 경사각이 3°이하의 평탄 부분의 평면 치수가 10μm 이하인 것을 특징으로 하는 전기 광학 장치.
  25. 제 1 항에 있어서,
    상기 요철 패턴은, 인접하는 볼록부 사이의 평면 거리가 상기 요철 패턴의 고저차의 5배로부터 20배까지의 범위인 것을 특징으로 하는 전기 광학 장치.
  26. 제 1 항에 있어서,
    상기 요철 패턴을 구성하는 각 볼록부의 사이에서 측면의 경사각의 편차가 면내에서 10°이하인 것을 특징으로 하는 전기 광학 장치.
  27. 제 26 항에 있어서,
    상기 요철 패턴을 구성하는 각 볼록부의 사이에서 측면의 경사각의 편차가 면내에서 5°이하인 것을 특징으로 하는 전기 광학 장치.
  28. 제 1 항에 있어서,
    상기 요철 패턴을 구성하는 각 볼록부는, 측면의 경사가 당해 볼록부의 중심에 대하여 비대칭인 것을 특징으로 하는 전기 광학 장치.
  29. 제 28 항에 있어서,
    상기 요철 패턴을 구성하는 각 볼록부는, 측면의 경사가 급격한 쪽이 명시(明視) 방향을 향하고 있는 것을 특징으로 하는 전기 광학 장치.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 요철 형성용 박막은, 적어도 복수의 도전막으로 이루어지고,
    그들 복수의 도전막의 남겨진 볼록 패턴은, 서로 적어도 부분적으로는 평면적으로 겹쳐 있고, 또한, 중첩의 중심과 각 패턴의 중심이 일치하지 않는, 비대칭 패턴인 것을 특징으로 하는 전기 광학 장치.
  31. 제 28 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 요철 형성용 박막은, 적어도 복수의 절연막으로 이루어지고,
    그들 복수의 절연막에 개구된 오목 패턴은, 적어도 부분적으로는 평면적으로 겹쳐 있고, 또한, 중첩의 중심과 각 패턴의 중심이 일치하지 않는, 비대칭 패턴인 것을 특징으로 하는 전기 광학 장치.
  32. 제 28 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 요철 형성용 박막은, 적어도 하나의 절연막과 적어도 하나의 도전막으로 이루어지고,
    상기 도전막의 남겨진 볼록 패턴과 상기 절연막에 개구된 오목 패턴의 중심이 평면적으로 비대칭으로 분포하는 것을 특징으로 하는 전기 광학 장치.
  33. 제 1 항에 있어서,
    상기 요철 형성용 박막은, 상기 요철 패턴을 구성하는 볼록부의 하층쪽의 잔여 패턴이 상층쪽의 잔여 패턴보다 항상 바깥쪽에 형성되고, 상기 요철 패턴을 구성하는 오목부의 하층쪽의 개구 패턴이 상층쪽의 개구 패턴보다 안쪽에 형성되는 순(順) 테이퍼 형상을 갖고 있는 것을 특징으로 하는 전기 광학 장치.
  34. 제 33 항에 있어서,
    상기 요철 형성용 박막은, 적어도 복수의 도전막으로 이루어지고, 보다 상층에서 도전막이 남겨진 볼록 패턴은, 하층에서 도전막이 남겨진 볼록 패턴의 형성 영역의 안쪽 영역에 항상 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  35. 제 33 항 또는 제 34 항에 있어서,
    상기 요철 형성용 박막은, 적어도 복수의 절연막으로 이루어지고, 보다 하층에서 절연막에 개구된 오목 패턴은 상층의 절연막에 형성된 볼록 패턴의 형성 영역의 안쪽 영역에 항상 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  36. 제 1 항에 있어서,
    상기 요철 형성용 박막은, 적어도 하나의 절연막과 적어도 하나의 도전막으로 이루어지고,
    상기 도전막의 남겨진 볼록 패턴과 상기 절연막에 개구된 오목 패턴은 서로 평면적으로 겹치는 부분을 갖지 않는 것을 특징으로 하는 전기 광학 장치.
  37. 제 1 항에 있어서,
    상기 요철 형성용 박막은, 복수의 절연막 또는 도전막으로 이루어지고,
    각 절연막 또는 도전막은, 막두께가 800nm 이하인 것을 특징으로 하는 전기 광학 장치.
  38. 제 1 항에 있어서,
    상기 전기 광학 물질은, 액정인 것을 특징으로 하는 전기 광학 장치.
  39. 청구항 1에 규정하는 전기 광학 장치를 표시 장치로서 이용한 것을 특징으로 하는 전자 기기.
KR10-2002-0022376A 2001-04-25 2002-04-24 전기 광학 장치 KR100461287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001128053A JP2002323705A (ja) 2001-04-25 2001-04-25 電気光学装置および電子機器
JPJP-P-2001-00128053 2001-04-25

Publications (2)

Publication Number Publication Date
KR20020082789A true KR20020082789A (ko) 2002-10-31
KR100461287B1 KR100461287B1 (ko) 2004-12-13

Family

ID=18976816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0022376A KR100461287B1 (ko) 2001-04-25 2002-04-24 전기 광학 장치

Country Status (5)

Country Link
US (1) US6839107B2 (ko)
JP (1) JP2002323705A (ko)
KR (1) KR100461287B1 (ko)
CN (1) CN1232869C (ko)
TW (1) TWI245947B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7542112B2 (en) 2003-03-13 2009-06-02 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7884909B2 (en) 2003-12-30 2011-02-08 Lg Display Co., Ltd. Transflective liquid crystal display device and fabricating method thereof

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651670B2 (en) * 1998-02-13 2003-11-25 Ventrica, Inc. Delivering a conduit into a heart wall to place a coronary vessel in communication with a heart chamber and removing tissue from the vessel or heart wall to facilitate such communication
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4286495B2 (ja) * 2002-06-28 2009-07-01 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2004053828A (ja) * 2002-07-18 2004-02-19 Alps Electric Co Ltd アクティブマトリクス型表示装置
JP3705282B2 (ja) * 2002-10-03 2005-10-12 セイコーエプソン株式会社 表示パネル及びその表示パネルを備えた電子機器並びに表示パネルの製造方法
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4489346B2 (ja) 2002-12-17 2010-06-23 シャープ株式会社 液晶表示装置
US7355337B2 (en) * 2002-12-27 2008-04-08 Seiko Epson Corporation Display panel, electronic apparatus with the same, and method of manufacturing the same
KR100491258B1 (ko) * 2002-12-31 2005-05-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP3705284B2 (ja) 2003-01-17 2005-10-12 セイコーエプソン株式会社 液晶表示装置、液晶表示装置の製造方法および電子機器
JP3758652B2 (ja) 2003-01-24 2006-03-22 セイコーエプソン株式会社 液晶表示装置および電子機器
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
JP4744156B2 (ja) * 2005-01-19 2011-08-10 シャープ株式会社 液晶表示装置
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7995887B2 (en) * 2005-08-03 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and electronic device using the same
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP4845531B2 (ja) * 2006-02-28 2011-12-28 三菱電機株式会社 画像表示装置
CN101395525B (zh) 2006-03-23 2010-11-10 夏普株式会社 液晶显示装置
US8300186B2 (en) * 2006-05-01 2012-10-30 Sharp Kabushiki Kaisha Liquid crystal display device comprising a reflection region having tilted first and second recesses and method for manufacturing the same
JP5010586B2 (ja) * 2006-05-01 2012-08-29 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
US20090195741A1 (en) * 2006-06-30 2009-08-06 Yoshihito Hara Liquid crystal display and method for manufacturing liquid crystal display
CN101517462B (zh) 2006-09-12 2011-09-14 夏普株式会社 带有微透镜阵列的液晶显示面板、其制造方法和液晶显示装置
US8243236B2 (en) 2006-10-18 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing liquid crystal display
US7995167B2 (en) * 2006-10-18 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
JP2008140950A (ja) * 2006-12-01 2008-06-19 Hitachi Displays Ltd 表示装置
US8421967B2 (en) * 2006-12-14 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device and process for producing liquid crystal display device
JP4943454B2 (ja) * 2007-01-24 2012-05-30 シャープ株式会社 液晶表示装置
CN101600987B (zh) * 2007-01-31 2011-09-21 夏普株式会社 液晶显示装置
JP5184517B2 (ja) * 2007-04-13 2013-04-17 シャープ株式会社 液晶表示装置
CN101688993B (zh) 2007-06-26 2011-09-21 夏普株式会社 液晶显示装置和液晶显示装置的制造方法
JP2009188317A (ja) 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP5351282B2 (ja) * 2009-11-27 2013-11-27 シャープ株式会社 半導体装置およびその製造方法
JP2010117726A (ja) * 2009-12-28 2010-05-27 Fujitsu Ltd 液晶表示装置
JP4874420B2 (ja) * 2010-12-22 2012-02-15 シャープ株式会社 液晶表示装置
CN116543660A (zh) * 2022-01-26 2023-08-04 华硕电脑股份有限公司 电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990046B2 (ja) 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JP3270821B2 (ja) * 1997-03-12 2002-04-02 シャープ株式会社 反射型液晶表示装置およびその製造方法
JP3406242B2 (ja) * 1998-10-15 2003-05-12 シャープ株式会社 液晶表示装置
JP3487782B2 (ja) * 1999-03-17 2004-01-19 株式会社日立製作所 液晶表示装置
KR100654159B1 (ko) * 2000-02-10 2006-12-05 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법
JP3866522B2 (ja) * 2001-02-14 2007-01-10 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7542112B2 (en) 2003-03-13 2009-06-02 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7973886B2 (en) 2003-03-13 2011-07-05 Samsung Electronics Co., Ltd. Four color liquid crystal display and panel therefor
US7884909B2 (en) 2003-12-30 2011-02-08 Lg Display Co., Ltd. Transflective liquid crystal display device and fabricating method thereof

Also Published As

Publication number Publication date
US20020158573A1 (en) 2002-10-31
TWI245947B (en) 2005-12-21
US6839107B2 (en) 2005-01-04
CN1232869C (zh) 2005-12-21
KR100461287B1 (ko) 2004-12-13
JP2002323705A (ja) 2002-11-08
CN1383024A (zh) 2002-12-04

Similar Documents

Publication Publication Date Title
KR100461287B1 (ko) 전기 광학 장치
KR100528626B1 (ko) 반투과·반사형 전기 광학 장치, 전자 기기, 및반투과·반사형 전기 광학 장치의 제조 방법
KR100482488B1 (ko) 전기 광학 장치, 전자 기기 및 전기 광학 장치의 제조 방법
KR100514507B1 (ko) 전기 광학 장치 및 그 제조 방법
KR100511578B1 (ko) 반사형 전기 광학 장치 및 전자기기
KR100674291B1 (ko) 전기 광학 장치 및 전자 기기
US20040105054A1 (en) Electro-optical device and electronic apparatus
JP4154880B2 (ja) 電気光学装置及びその製造方法
JP4035992B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP3951694B2 (ja) 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法
JP3979077B2 (ja) 電気光学装置および電子機器
KR100575575B1 (ko) 액티브 매트릭스형 전기 광학 장치 및 전자 기기
JP2005275432A (ja) 電気光学装置および電子機器
KR100560227B1 (ko) 반투과반사형 전기 광학 장치 및 그것을 이용한 전자기기
JP2003005173A (ja) 電気光学装置および電子機器
JP2003195285A (ja) 反射型電気光学装置、電子機器、および反射型電気光学装置の製造方法
JP3932844B2 (ja) 電気光学装置及びその製造方法
JP3800029B2 (ja) 電気光学装置および電子機器
JP4513269B2 (ja) 半透過・反射型液晶表示装置および電子機器
JP2003076300A (ja) 電気光学装置及びその製造方法
JP2003287773A (ja) 反射型電気光学装置、および電子機器
JP2003262863A (ja) 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法
JP2004334155A (ja) 電気光学装置および電子機器
JP2004334154A (ja) 電気光学装置および電子機器
JP2003107454A (ja) 電気光学装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 15