KR20020079831A

KR20020079831A - 전력 증폭기 회로

Info

Publication number: KR20020079831A
Application number: KR1020027010073A
Authority: KR
Inventors: 루오지펜; 소울라티티르다드; 졸리크리스; 부르게르케리
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2000-12-06
Filing date: 2001-11-27
Publication date: 2002-10-19
Also published as: JP2004515952A; WO2002047252A2; CN1561572A; US6492875B2; MY141604A; EP1380100A2; US20020067209A1; WO2002047252A3

Abstract

전력 증폭기 회로(1)는 증폭 트랜지스터(10)와, 적어도 약 180°의 전도 각도를 얻도록 이 증폭기 트랜지스터를 바이어싱하는 dc 바이어스 회로를 포함한다. 이 dc 바이어스 회로(2)는, 전력 증폭기에 제공되는 입력 신호가 증가할수록 dc 바이어스 회로(2)에 의해 증폭 트랜지스터(10)의 제어 단자에 제공되는 dc 바이어스 전압을 처음에는 감소시키고 그 후에는 증가시키는 자기-바이어스 승압 회로(self-bias boosting circuit)를 포함한다. 자기-바이어스 승압 회로는 설계면에서 극도로 단순하고 소형이며, 전력 증폭기 회로(1)가 개선된 전력 출력 특성과 함께 B급 또는 AB급으로 동작할 수 있게 만든다.

Description

전력 증폭기 회로{SELF-BOOSTING CIRCUIT FOR A POWER AMPLIFIER}

일반적인 이 유형의 증폭기는 종종 고주파 RF 증폭기에서 이용되는데, 그 밖에도 오디오 증폭기와 다른 애플리케이션에서도 이용된다. 선형의 입출력 관계와 높은 동작 효율을 얻기 위해, 이 증폭기는 전형적으로 약 180°의 전도 각도 (conduction angle)(B급)로 동작되거나, 혹은 크로스오버 왜곡(crossover distortion)을 피하기 위해 그보다 약간 큰 각도(AB급)로 동작된다.

전형적으로, 이런 유형의 증폭기는 B급 또는 AB급 모드에서의 동작을 보장하기 위해 증폭기 회로에 퀴에슨트 바이어스 전류(quiescent bias current)를 설정하는 dc 바이어스 회로를 필요로 한다. 종래 기술에서는, 미국 특허 제 5,844,443호에 도시된 것처럼 바이어스가 흔히 고정 전류원(fixed current source)에 의해 제공되거나, 그렇지 않으면, 미국 특허 제 5,548,248호에 도시된 것처럼 원하는 모드로 동작하는데 필요한 퀴에슨트 전류(quiescent current)를 보장하도록 원하는 일정값으로 설정될 수 있는 외부 공급원에 의해 제공된다.

그러나, 전술한 유형의 증폭기에서, 공급원으로부터 초래되는 평균 전류는 입력 신호 레벨에 따라 정해진다. 출력 전력이 증가할수록 전력 트랜지스터의 에미터와 베이스의 평균 전류도 증가한다. 이러한 증가된 평균 전류는 (교대 배치형 설계(interdigitated design)를 이용하는 트랜지스터들에서 핫-스포팅(hot-spotting)과 열 폭주(thermal runaway)를 피하기 위해 이용되는) 바이어싱 회로와 밸러스트 저항(ballast resistors)에서의 전압 강하도 증가시킨다. 이것은 차례로 전도 각도(즉, 증폭기가 도통하고 있는 360°중의 각도)를 감소시키고, 증폭기를 B급, 심지어는 C급 동작으로까지 떨어뜨림으로써, 최대 전력 출력을 감소시킨다. 이러한 전력 감소를 피하기 위해, 증폭기는 보다 큰 퀴에슨트 바이어스를 가져야 한다. 종래 기술의 회로에서, 이것은 불가피하게 낮은 전력 출력 레벨에서 높은 전력 소비를 유발하고, 따라서 동작 특성상 원치않는 트레이드오프(tradeoff)를 초래한다.

이 기술 분야에서의 최근 개선 방안은, 두 명의 본 발명자인 Sowlti와 Luo에 의해 "Dynamic Bias Boosting Circuit For A Power Amplifier"라는 발명의 명칭으로 2000년 3월 28일자 미국 출원되어 본 발명과 동시 계류중인 미국 특허 출원 번호 제 09/536,946호에 개시되어 있다. 이 출원은 전술한 문제에 대한 해법을 제시하는데, 이 해법에 따르면, 증폭기에 대한 입력 전압을 감지하고 이 신호의 진폭의함수로서 동적인 바이어스 승압을 발생하는 회로를 이용하여, 출력 전력이 증가할 때 전력 트랜지스터의 바이어스를 동적으로 증가시키는 동적 바이어스 승압 회로를 전력 증폭기 회로에 제공하는 것을 필요로 한다. 이 해법의 단점은 여러가지 능동 및 수동 소자를 이용한다는 것인데, 따라서 단순화, 소형화 및 제조 경제성이 최대화되지 못한다.

그러므로, 최적의 최대 전력 출력과, 저 전력 레벨에서의 감소된 전력 소비의 이점들을 제공하는 전력 증폭기 회로를 갖는 것이 바람직하다. 또한, 이러한 회로는 설계상 극도로 단순하고 소형이며, 제조 비용이 매우 경제적인 것이 바람직하다.

발명의 개요

본 발명의 목적은, 개선된 최대 출력 전력과 저 전력 레벨에서의 적은 전력 소비를 제공하는 전력 증폭기 회로를 제공하는 것이다. 또한 본 발명의 목적은, 설계상 극도로 단순하고 소형이며, 제조 비용이 매우 경제적인 전력 증폭기 회로를 제공하는 것이다.

본 발명에 따르면, 이러한 목적들은 적어도 약 180°의 전도 각도를 갖고 입력 신호를 증폭하는 신규의 전력 증폭기 회로에 의해 달성되는데, 이 증폭기 회로는 증폭 트랜지스터와, 원하는 전도 각도를 얻도록 증폭 트랜지스터를 바이어싱하는 dc 바이어스 회로를 포함한다. dc 바이어스 회로는, 전력 증폭기에 제공되는 입력 신호가 증가함에 따라, dc 바이어스 회로에 의해 증폭 트랜지스터의 제어 단자에 제공되는 dc 바이어스 전압을 처음에는 감소시켰다가 그 후에는 증가시키는 자기-바이어스 승압 회로를 포함한다.

본 발명의 바람직한 실시예에서, 증폭기 회로는 B급 혹은 AB급 증폭기 회로이다.

본 발명의 다른 바람직한 실시예에서, 자기-바이어스 승압 회로는 자신의 출력 단자에서 공통 단자로 접속된 캐패시터와, 자신의 출력 단자와 증폭 트랜지스터의 제어 단자 사이에 접속된 저항을 포함한다.

본 발명의 또 다른 바람직한 실시예에서, 자기-바이어스 승압 회로는 또한 전력 증폭기 회로가 두 개의 출력 전력 모드중 하나에서 동작할 수 있게 하기 위해 캐패시터와 직렬로 접속되는 스위치를 포함한다.

본 발명에 따른 전력 증폭기 회로는, 증가된 최대 출력 전력과 저 전력 레벨에서의 감소된 전력 소비 등을 포함하는 특징들의 특히 유리한 조합이, 극도로 단순하고 소형이며 경제적인 구성에 의해 얻어진다는 중요한 개선점을 제공한다.

본 발명의 이런 저런 양상들은 이후에 설명된 실시예들로부터 유추될 것이며 명확해질 것이다.

본 발명은 트랜지스터 증폭기 회로 분야에 관한 것으로, 더 구체적으로는, 최대 전력 출력은 증가시키고 전력 소비는 저 전력 레벨로 감소시키는 자기-바이어스 승압 회로(self-bias boosting circuit)를 갖는 전력 증폭기 회로(power amplifier circuit)에 관한 것이다.

본 발명은 이후의 설명을 첨부 도면과 함께 읽을 때 더욱 완벽하게 이해될 것이다.

도 1은 본 발명의 제 1 실시예에 따른 전력 증폭기 회로의 단순화된 개략도,

도 2는 본 발명의 제 2 실시예에 따른 전력 증폭기 회로의 단순화된 개략도.

도면에서 동일한 참조 번호는 일반적으로 동일한 성분을 표시하는데 이용된다.

고주파 전력 증폭기 회로(1)의 단순화된 개략도가 도 1에 도시된다. 증폭기 회로는 증폭 트랜지스터(10)와, 저항(11)을 통해 이 증폭 트랜지스터(10)의 베이스에 접속된 바이어스 회로(2)를 포함한다. 바이어스 회로(2)는 V_cc와 공통 단자(GND) 사이에 직렬로 접속된 바이폴라 트랜지스터(12, 13)를 포함하는데, 이 트랜지스터들(12, 13)의 베이스에는 각기 저항(16, 17)을 통해 바이어스 전압원(14, 15)이 접속되어 있다. 기본적인 회로 구성은 입력 신호 V_in을 증폭 트랜지스터(10)의 베이스에 결합시키는 입력 커플링 캐패시터(input coupling capacitor)(18)에 의해 완성되며, 이 때 트랜지스터(10)는 V_cc와 GND 사이에서 인덕터(19)를 통해 접속되어 공통-에미터 구성으로 연결되어 있다. 전력 증폭기 회로(1)의 출력은 트랜지스터(10)의 콜렉터에서 취해지며, 도면에 V_out으로 표시되어 있다.

전술한 회로와 관련하여, 비록 능동 성분이 예시를 위해 바이폴라 트랜지스터로 도시되었더라도, FET, 혹은 바이폴라와 FET 트랜지스터의 조합이 본 발명의 범주내에서 선택적으로 이용될 수도 있음을 이해해야 한다. 또한, 전력 증폭기 회로(1)와 바이어스 회로(2)가 그 형태와 세부 사항에 있어서 도면에 간략하게 예시된 것과 다를 수도 있음이 이해될 것이다. 더 나아가, 바이어스 공급원은 증폭기 회로가 B급 혹은 AB급 모드로 동작하게끔 구성되고 조정될 수도 있음이 이해될 것이다.

본 발명에 따르면, 캐패시터(20)가 바이어스 회로(2)의 출력 단자(21)에서 공통 단자(GND)로 접속됨으로써, 극도로 간단하고 소형이며 경제적인 방식으로 자기-바이어스 승압 특징이 달성된다. 한정하는 것이 아닌 단순히 예시된 예에 있어서, 무선 전화 통신 주파수에서 이용하기 적합한 회로에서 캐패시터(20)는 약 2.2FP의 값을 가질 수 있고, 저항(11)은 약 15Ω의 값을 가질 수 있다. 또한, 특별한 구현으로서, 성분(14, 15, 16, 17)에 의해 트랜지스터(12, 13)에 인가되는 바이어스 전압이 본 발명의 전력 증폭기 회로를 포함하고 있는 장치의 다른 부분에 이미 존재하는 다른 바이어스 회로에 의해 공급됨으로써, 회로가 더욱 단순해지고 비용과 사이즈가 감소될 수 있다.

더 복잡하고 비싼 종래의 바이어스 제어 회로와 대조적으로, 본 발명은 이후에 자세히 설명되는 방식으로 증폭기 회로에서 자기-바이어스 승압기로서 동작하는 캐패시터(20)를 다른 회로 성분과 함께 이용함으로써, 회로를 극도로 간단하게 하고 회로 성능도 자동적으로 개선된다.

본 발명의 다른 실시예는 도 2의 단순화된 개략도에 도시되었다. 도 2에 도시된 회로는 도 1의 성분을 모두 포함하는데, 동일한 성분은 동일한 참조 번호로 표시하였으며, 더 이상 설명하지 않을 것이다. 도 2의 회로는 캐패시터(20)와 직렬 접속된 스위치(22)를 추가로 포함하는 것이 도 1의 회로와 다른 점인데, 이렇게 함으로써 단자(21)와 GND 사이에는 두 개의 직렬 접속된 성분이 연결되어 있다. 이런 식으로, 오로지 하나의 추가 성분만을 더하여, 전력 증폭기는 두 개의 출력 전력 모드 즉, 고 전력 모드(higher power mode)(이때는 캐패시터가 접지된다)와 저 출력 전력 모드(lower output power mode)(이때는 스위치(22)가 개방되어 캐패시터(20)가 회로로부터 분리된다)중 하나로 동작할 수 있다. 회로가 무선 통신 애플리케이션에서 이용될 때, 예를 들어 이러한 이중 전력 모드 구현은, 전형적으로 상이한 전력 레벨을 채용하는 아날로그와 디지털 모드에서 모두 동작할 수 있게 하기 위해 전력 레벨을 스위칭하는데 채용될 수도 있다. 비록 회로 요소(22)가 도 2에 단순히 스위치로서 도시되었더라도, 이 성분은 실제로 기계적 스위치나 예컨대 트랜지스터 혹은 PIN 다이오드 같은 반도체 소자로서 구현될 수도 있음이 이해될 것이다.

전술한 회로에서, 캐패시터(20)는 증폭기 회로에서 자기-바이어스 승압기로서 동작한다. 이 특징은, 적정한 입력 및 출력 정합 네트워크와 함께 이용될 때, 개선된 최대 출력 전력 및 저 전력 레벨에서의 작은 전력 소비를 제공할 것이다.

본 발명의 동작을 보다 잘 이해하기 위해, 스위치(22)가 개방되어 캐패시터(20)가 효과적으로 분리된 도 2의 회로의 동작을 살펴보자. 이 모드에서, RF 입력 레벨(V_in)이 증가할수록 저항(11) 양단의 평균 전압 강하는 증가할 것이다. 이것은 차례로 트랜지스터(10)의 베이스-에미터 전압의 감소를 초래하고, 따라서이 트랜지스터를 포화 상태로 만들 것이다. 스위치(22)가 닫히면, 캐패시터(20)가 회로에 연결될 것이고, 트랜지스터(10)의 베이스-에미터 전압은 처음에는 감소하다가 그 다음에는 전력 증폭기에 공급되는 입력 신호가 증가함에 따라 증가하게 되어, 결과적으로 트랜지스터(10)가 원하는 동작 영역내에 머무르게 도와주고 원하는 동작 모드내에서 개선된 최대 출력 전력을 허용하게 된다.

비록 본 발명에 대한 개선이 그 구현에 있어 극도로 단순하고 소형이며 경제적일지라도, 이것은 불명백하거나 명료한 어떤 동작 조건의 인지(recognition)에 근거하고 있음을 강조하는 바이다. 보다 구체적으로, 본 발명은 저 입력 전력 레벨에서 트랜지스터(12)를 통한 캐패시터(20)의 방전 속도는 트랜지스터(10, 13)를 통한 충전 속도보다 더 빠르거나 동일하다는 인지에 근거하고 있다. 반대로, 고 전력 레벨에서는, 캐패시터(20)의 방전 속도가 충전 속도보다 더 느려진다. 따라서, 전력 증폭기 회로에 제공되는 입력 신호가 증가될수록, 트랜지스터(10)의 베이스에 제공되는 DC 바이어스 전압은 처음에 감소했다가 다음에 증가할 것이고, 따라서 극도로 단순하고 경제적인 방식으로 원하는 자기-바이어스 승압 효과를 제공하게 된다. 컴퓨터 시뮬레이션에 따르면, 이러한 단일 성분(캐패시터(20))의 제공으로 이용 가능한 최대 출력 전력은 최대 40%까지 개선될 수 있음을 알 수 있다.

본 발명이 몇 개의 바람직한 실시예를 참조하여 도시 및 설명되었지만, 당업자라면, 위에서 제안된 것 중 일부의 형태와 세부 내용을 본 발명의 사상과 범주내에서 다양하게 변경할 수 있음을 이해할 것이다. 그러므로, 예컨대 다른 유형의 트랜지스터가 이용될 수도 있고, 특별한 설계 조건에 적합하도록 회로 구성에 대한변경이 가해질 수도 있다.

Claims

적어도 약 180°의 전도 각도(conduction angle)를 가지고 입력 신호(V_in)를 증폭하는 전력 증폭기 회로(1)에 있어서,

증폭 트랜지스터(10)와,

상기 전도 각도를 얻도록 상기 증폭 트랜지스터(10)를 바이어싱(biasing)하는 dc 바이어스 회로(2)를 포함하되,

상기 dc 바이어스 회로(2)는,

상기 전력 증폭기 회로(1)에 제공되는 상기 입력 신호(V_in)가 증가함에 따라, 상기 dc 바이어스 회로(2)에 의해 상기 증폭 트랜지스터(10)의 제어 단자에 제공되는 dc 바이어스 전압을 처음에는 감소시켰다가 그 후에는 증가시키는 자기-바이어스 승압 회로(self-bias boosting circuit)를 포함하는

전력 증폭기 회로.
제 1 항에 있어서,

상기 증폭기 회로(1)는 B급 증폭기 회로(Class B amplifier circuit)인 전력 증폭기 회로.
제 1 항에 있어서,

상기 증폭기 회로(1)는 AB급 증폭기 회로(Class AB amplifier circuit)인 전력 증폭기 회로.
제 1 항에 있어서,

상기 자기-바이어스 승압 회로는,

상기 자기-바이어스 승압 회로의 출력 단자(21)에서 공통 단자(gnd)로 접속된 캐패시터(20)와,

출력 단자(21)와 상기 증폭 트랜지스터의 상기 제어 단자 사이에 접속된 저항(11)을 포함하는

전력 증폭기 회로.
제 4 항에 있어서,

상기 전력 증폭기 회로(1)가 두 개의 출력 전력 모드 중 하나에서 동작할 수 있게 하기 위해 상기 캐패시터(20)와 직렬로 접속되는 스위치(22)를 더 포함하는 전력 증폭기 회로.