KR20020076178A - Ａｌｃｖｄ 에 의한 구리 배선용 다층배리어 금속박막 - Google Patents

Ａｌｃｖｄ 에 의한 구리 배선용 다층배리어 금속박막 Download PDF

Info

Publication number
KR20020076178A
KR20020076178A KR1020020016456A KR20020016456A KR20020076178A KR 20020076178 A KR20020076178 A KR 20020076178A KR 1020020016456 A KR1020020016456 A KR 1020020016456A KR 20020016456 A KR20020016456 A KR 20020016456A KR 20020076178 A KR20020076178 A KR 20020076178A
Authority
KR
South Korea
Prior art keywords
thin film
barrier metal
metal thin
species
vapor deposition
Prior art date
Application number
KR1020020016456A
Other languages
English (en)
Inventor
판웨이
오노요시
에반스데이비드러쎌
수셍텡
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020076178A publication Critical patent/KR20020076178A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Abstract

원자층 화학기상증착 (ALCVD) 으로 기판 상에 다층배리어 금속박막을 증착한다. 다층막은, 단일 화학종으로 된 수 개의 상이한 층, 또는 각각이 별개이거나 교대로 화학종으로 된 수 개의 층을 구비한다. 바람직한 실시예에서, 다층배리어 박막은, 기판 상의 탄탈륨 질화물층, 및 그 위에 증착된 티타늄 질화물층을 구비한다. 다층막 전체의 두께는 대략 50 Å 정도이다. 이 막은, 종래의 화학기상증착 (CVD) 에 비하여, 확산억제능력, 낮은 저항률, 고밀도, 및 스텝 커버리지와 같은 뛰어난 막특성을 갖는다. 본 발명의 다층배리어 금속박막은, 향상된 접착특성을 가지며, 특히 그 위에 구리막을 금속화하기에 적합하다.

Description

ＡＬＣＶＤ 에 의한 구리 배선용 다층배리어 금속박막 {MULTI-LAYERED BARRIER METAL THIN FILMS FOR Cu INTERCONNECT BY ALCVD}
본 발명은 다층배리어 금속박막 및 그것을 생성하는 방법에 관한 것으로, 좀더 상세히는, 원자층 화학기상증착으로 제조되는 구리 배선용 다층배리어 금속박막에 관한 것이다.
집적회로소자의 속도를 증가시키기 위해서는, 소자를 가능한 작은 크기로 제조하는 것이 필요하다. 전보다 더 작은 크기의 특징을 갖는 반도체 소자를 제조함으로써, 그 소자 내의 배선 금속화용의 배리어 금속박막의 두께도 감소되지 않을 수 없다. 그러나, 확산억제능력, 낮은 저항률, 고밀도, 스텝 커버리지와 같은 배리어 금속박막의 특성, 및 여타의 특성들은 동일하거나 더 향상시킬 필요가 있다. 그러나, 종래의 금속 유기화학기상증착 (MOCVD) 으로는, 더 두꺼운 막과 동일하거나 향상된 막성질을 가지면서, 더 얇은 두께를 갖는 막을 제조할 수 없다.
종래의 화학기상증착 (CVD) 배리어 금속막에 수행되는 플라즈마 고밀도화 (densification) 에 의해, 종래의 CVD 기술의 성능을 확장할 수도 있다. 그러나, 플라즈마 처리의 이방성으로 인해, 트렌치 또는 비아의 측벽 상에 증착되는 배리어 금속막의 막특성은, 그 증착면의 수평면 상에 증착되는 막의 막특성과 상이하다. 그러므로, 트렌치 또는 비아의 측벽 상에서 막의 확산억제능력이 감소하게 된다.
또한, 종래의 CVD 배리어막은, 증착된 배리어 금속박막의 밀도 및 저항률에 영향을 주는 탄소 및 여타의 불순물들을 함유하고 있다. 따라서, 감소시킬 수 있는 배리어 금속막의 두께 및 배리어 금속막의 특성에 대해서는, 현 기술에 한계가 있다.
원자층 화학기상증착 (ALCVD) 으로, 기판 상에 다층배리어 금속박막이 증착된다. 다층막은, 단일 화학종으로 된 수 개의 상이한 층, 또는 각각이 별개이거나 교대로 화학종으로 된 수 개의 층을 구비한다. 바람직한 실시예에서, 다층배리어 박막은, 기판 상의 탄탈륨 질화물 (TaN) 층, 및 그 위에 증착된 티타늄 질화물 (TiN) 층을 구비한다. 통상적으로, 다층막 전체의 두께는 50Å 정도로 작다. 그 막은, 종래의 화학기상증착 (CVD) 으로 증착된 막에 비하여, 확산억제능력, 낮은 저항률, 고밀도, 및 스텝 커버리지와 같은 뛰어난 막특성을 갖는다. 본 발명의 다층배리어 금속박막은 향상된 접착특성을 가지며, 특히 그 위에 구리를 금속화하기에 적합하다.
따라서, 본 발명의 목적은, 다층배리어 금속막, 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 향상된 막특성을 갖는 다층배리어 금속막, 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 원자층 화학기상증착으로 증착되며, 단일 화학종으로 된 다중층들 또는 별개의 화학종으로 된 수 개의 층을 구비하는 다층배리어 금속막, 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 상부에 구리막을 금속화하는데 향상된 접착특성을 갖는 다층배리어 금속막을 제공하는 것이다.
도 1 은 기판 상에 다층배리어 금속막을 증착하는 원자층 화학기상증착법의 개략도.
도 2 는 도 1 의 증착된 다층배리어 금속막의 개략도.
도 3 은 다층배리어 금속막의 제 1 증착층의 상세 단면도.
도 4 는 각각이 별개의 화학종으로 된 2 층을 구비하는 다층배리어 금속막의 상세 단면도.
도 5 는 상부에 구리층이 증착된 도 4 의 다층배리어 금속막을 나타내는 도면.
도 6 은 4 개의 층 및 그 위에 증착된 구리층을 갖는 다층배리어 금속막을 나타낸 도면.
도 7 은 본 발명의 방법의 흐름도.
※도면의 주요부분에 대한 부호의 설명※
10 : 기판 12 : 제 1 화학종
14 : 표면 16 : 챔버
18, 20 : 밸브 22 : 대기
24 : 모노층 26 : 제 2 화학종
28 : 반응 30 : 반응부산물
32 : 화합물 36 : 트렌치 또는 비아
38 : 측벽 40 : 저면
원자층 화학기상증착 (ALCVD) 은, 주요 반도체 연구에 채용되고 있으며 궁극적으로는 제조로 옮겨가기 위한 새로운 기술이다. ALCVD 는 빠르게 동작하는 밸브들을 사용하여, 개개의 반응물들을 증착 챔버로 전달한다. 각각의 반응물은 화학흡착작용을 통해 웨이퍼 구조 상에 하나의 모노층 (mono-layer), 즉 하나의 원자층, 또는 수 개의 모노층을 깔고, 이전에 증착된 모노층 종과 반응하여 원하는 화합물을 형성한다. 그렇게 형성된 화합물은, 종래의 CVD 방법으로 달성될 수 있는 것보다 더 높은 밀도를 갖는다. 또한, 그 화합물은 뛰어난 스텝 커버리지를 갖는다. 선구체 (precursor) 들을 신중히 선택함으로써, 다층 또는 교대층의 배리어 금속막을 이룰 수 있다. 예를 들어, 교대적인 탄탈륨 질화물/실리콘 질화물 (TaN/SiN) 박막, 탄탈륨 질화물/티타늄 질화물 (TaN/TiN) 박막 및 티타늄 질화물/실리콘 질화물 (TiN/SiN) 박막, 또는 이들의 조합은, 본 발명의 ALCVD 기술을 사용하여 증착하기에 비교적 용이하다. 통상적으로, 전체 막 스택 두께는, 100 Å 미만이고, 바람직하게는 60Å 미만이며, 50Å 까지 낮아질 수 있고, 뛰어난배리어막특성을 나타낼 수 있다.
특히, 본 발명에 의해 증착되는 ALCVD 배리어 금속막을 위한 직접적인 응용으로서, 다층 TaN/TiN 막 스택이 있다. TaN 막은, TiN 에 비해 더 우수한 배리어특성을 갖지만, TiN 막의 접착특성에 비해, 이후에 증착되는 구리 (Cu) 막에는 보통 잘 부착되지 않는다. 또한, 단일층 막은, 그레인 경계를 따라 확산을 허용하는 그레인 구조를 형성한다. 따라서, TaN 또는 TiN 의 단일 막에는 단점이 있다. 그러므로, TaN/TiN 다층 스택이, Cu 금속화용의 배리어막에 대한 흥미로운 대안일 것이다.
여타의 증착기술로는, 원자층 수준까지 제어되는 ALCVD 배리어금속 다층박막이 불가능하다. 수 개의 층에 걸쳐, TiN 으로부터 TaN, 또는 SiN 으로 교대하는 능력은, 원자층 화학기상증착에만 있는 것이다. 또한, 자기제어성장 (self limited growth) 특성 때문에, 달성되는 층증착은 표면 배향에 둔감하며, 이는 그 다층증착이 등각 (conformal) 이며 매우 균일함을 의미한다. 또한, 본 발명의 다층구조의 박층은, 훨씬 더 두껍고 더 순수한 티타늄만의 질화물 또는 탄탈륨만의 질화물 뿐만 아니라, 구리 금속의 확산도 억제한다. 또한, 그 얇은 다층구조의 막 밀도 및 저항률도, 더 두꺼운 순수 TiN 또는 순수 TaN 구조보다 더 뛰어나다.
도면으로 돌아가면, 도 1 은 본 발명의 원자층 화학기상증착 (ALCVD) 공정의 개략도를 나타낸다. 화학흡착공정에 의해 제 1 화학종 (12) 이 기판의 표면 (14) 에 부착된, 기판 (10) 이 도시되어 있다. 여기서 사용된 용어 "기판"은, 그 상부에 제 1 화학종 (12) 을 흡착하기에 적합한 모든 형태의 구조를 의미한다.따라서, 기판 (10) 은 종래의 표준에 의해 정의된 기판을 구비할 수도 있고, 이미 증착된 다층 스택의 최외곽층, 또는 상부에 화학종 (12) 을 흡착하기에 적합한 표면을 정의하는 다른 모든 구조를 구비할 수도 있다. 특히, 기판 (10) 은 다음의 일반 화학식을 갖는 기판을 구비할 수도 있다 (통상적으로, low-k 를 갖는, SiOX, SiOC 및 여타의 폴리머 재료들).
통상적으로, 기판 (10) 은, 밸브 (18 및 20) 와 같은 하나 이상의 밸브를 포함하고 챔버 내로 대기 (atmosphere) (22) 를 한정하는 증착 챔버 (16) 내에 위치한다. 기판 (10), 좀더 상세히는, 기판의 표면 (14) 이 챔버 (16) 의 대기 (22) 와 접촉하고 있다. ALCVD 공정의 제 1 단계동안, 밸브 (18) 과 같은 어느 한 밸브에 의해, 챔버 (16) 내로 제 1 화학종 (12) 이 분출된다. 밸브 (18 및 20) 은 빠르게 동작하는 밸브로서, 개개의 반응물 또는 종을 소정의 양만큼 전달할 수 있다. 밸브의 속도로 인해, 챔버의 크기에 따라, 약 0.4초의 반응시간과 같이, 수분의 1초의 짧은 동작시간이 가능해진다. 챔버 (16) 내로 분출된 직후, 화학흡착작용에 의해 제 1 화학종 (12) 이 기판 (10) 의 표면 (14) 에 부착된다. 제 1 화학종 (12) 은, 표면 (14) 상에 하나의 모노층 (즉, 분자 하나의 두께, 또는 원자 하나의 두께), 또는 수 개의 모노층 (즉, 분자 수 개의 두께) (24) 을 형성한다. 그런 후, 표면 (14) 상에 흡착되지 않은 대기 (22) 내에 잔류하는 제 1 화학종 (12) 이 챔버 (16) 에서 제거된다. 통상적으로, 챔버의 정화 (purging) 는 챔버의 크기에 따라 대략 3 초 또는 4 초 정도가 소요된다.
그런 후, 예를 들면 밸브 (20) 이 제 2 화학종 (26) 을 대기 (22) 내로 주입시킬 수 있다. 제 2 화학종 (26) 은 화살표로 나타낸 반응 (28) 에서, 모노층 (24) 내의 제 1 화학종 (12) 과 반응한다. 반응 (28) 동안 사용된 화학종에 따라, 반응 부산물 (30) 이 배출될 수도 있고, 배출되지 않을 수도 있다. 통상적으로, 제 1 화학종 (12) 은 금속할로겐화물을 함유할 수 있고, 제 2 화학종 (26) 은 암모니아가스, 아민가스, 여타의 질소가스 등을 함유할 수 있다. 통상적으로, 증착막은 금속질화물이며, 부산물은 산 할로겐화물, 질소 등을 함유한다. 특정 실시예에서는, 증착층이 TiN 을 함유하고, 제 1 화학종 (12) 은 TiCl4를, 제 2 화학종 (26) 은 NH3를 함유할 수 있다. 이 반응의 결과로, 표면 (14) 상에 TiN 막이 증착되고, 반응 부산물 (30) 은 HCl 및 N2를 함유한다. 이 반응이 반응식 (1) 로 설명된다.
통상적으로, 웨이퍼 온도는, 금속질화박막을 제조할 때 사용된 화학종에 따라 변한다. 통상적으로, 웨이퍼 온도의 범위는 300℃ 내지 600℃ 이다. 통상적으로, ALCVD 공정에서 반응압력은 중요한 요소가 아니다. 그러나, 통상적으로, 그 압력의 범위는 반응로의 크기에 따라 0.001 torr 내지 1.0 torr 이다. 통상적으로, 각각의 종을 주입시키는 반응시간의 범위는 0.4초 내지 5초이며, 반응로의 크기 및 화학종에 따라 변경될 수 있다. 통상적으로, 종들간의 반응로 용기 정화에는 수 초 정도가 필요하다.
TaN 모노층의 증착을 위해, 반응식 (2) 에 나타낸 다음의 반응을 이용할 수도 있다.
Si3N4모노층의 증착을 위해, 반응식 (3) 및 (4) 에 나타낸 다음의 반응 중 하나를 이용할 수 있다.
도 2 는 반응 (28) 의 결과, 즉 기판 (10) 의 표면 (14) 으로의 화합물 (32) 의 확고한 형성 결과를 나타낸다. 화합물 (32) 은 다층배리어 금속구조의 하나의 층 (34) 을 정의하며, 이 다층구조는 종래의 화학기상증착 (CVD) 으로 증착된 막에 비해, 확산억제능력, 낮은 저항률, 고밀도, 및 우수한 스텝 커버리지와 같은 향상된 막특성을 갖는다. 또한, 다층배리어 금속박막 (34) 은 향상된 접착특성을 가져서, 특히 그 위에 구리막을 금속화하기에 적합하다. 층 (34) 은 티타늄 질화물 (TiN), 탄탈륨 질화물 (TaN), 텅스텐 (W), 텅스텐 질화물 (WN) 또는 실리콘질화물 (Si3N4) 을 함유할 수 있다.
여기에 개시된 ALCVD 공정의 결과로서, 기판 (10) 내의 트렌치 또는 비아 (36) 의 전체 및 표면 (14) 에 걸쳐 균일하게 분포된 다중 모노층들 (34) 을 구비하는 등방성 다층막 (도 2 에 도시됨) 이 형성된다. 단지 용이한 설명을 위해, 화학종의 크기와 비율적으로 맞지 않는 크기의 트렌치 (36) 가 도시되어 있음을 당업자는 알 것이다. 트렌치 또는 비아 (36) 의 저면 (40) 과 같은 수평면 상 및 측벽들 (38) 상에 막 (34) 이 균일하게 분포되어, 트렌치의 측벽들 및 저면이 동일하거나 유사한 막특성을 갖는다. 따라서, 종래기술의 CVD 공정으로 생성된 막의 경우처럼, 트렌치 또는 비아의 저면 (40) 에 대해 측벽들 (38) 의 차단능력은 감소되지 않는다. 또한, 대기 (22) 내로 제 1 및 제 2 화학종이 제어되어 주입됨으로 인해, 모노층 배리어금속막 (34) 은, 증착된 다층 배리어막 또는 막들의 밀도 및 저항률에 영향을 주는 탄소 또는 여타의 불순물들을 함유하지 않는다.
다른 실시예들에서는, 기판 (10) 상에 두 개 이상의 층을 증착할 수도 있다. 예를 들어, 5층막의 경우, 이전에 증착된 모노층과의 반응을 위한 5 세트의 제 1 및 제 2 화학종을 순차적으로 챔버 (16) 내로 주입할 수 있다. 그 다중층들 각각은 고유한 화학종이거나 동일한 화학종일 수도 있으며, 특정 화학종이 상이한 화학종과 교대로 사용되거나, 원하는 다른 모든 조합으로 사용할 수도 있다. 각각의 증착층에 대하여, 화학흡착작용에 의해 제 1 화학종이 증착표면에 부착되어, 이전에 증착된 모노층의 종과 반응하거나, 첫번째 증착 반응물의 경우에는 기판표면과 반응한다. 그런 후, 반응 챔버에 제 2 화학종이 부가되어 제 1 화학종과 반응하여 모노층이 형성된다. 이전의 증착층에 모노층을 까는 식으로, 이런 과정이 이후의 층들에 대해 반복된다. 이런 식으로, 원하는 막 특성을 갖는 막 스택이 제조된다.
도 3 은 다층배리어 금속막의 제 1 증착층 (50) 의 상세 단면도를 나타낸다. 바람직한 실시예에서, 제 1 층 (50) 은, 뛰어난 배리어 특성을 갖지만 그 위에 증착되는 구리에 대해서는 낮은 접착특성을 갖는 TaN 을 함유한다. 도 3 에 나타낸 바와 같이, 제 1 층 (50) 은 원자 수준까지 제어되는데, 즉 층 (50) 이 TaN 화합물 자체의 두께 (52) 를 갖는다. 따라서, 층 (50) 의 두께는, 이전에 종래의 CVD 공정으로 달성가능한 막 두께보다 훨씬 얇다. 그러나, 다른 실시예들에서, 두께 (52) 는 수 개의 TaN 분자와 비슷할 수 있다.
도 4 는 다층배리어 금속막 (48) 의 제 1 증착층 (50) 상에 증착된 제 2 증착층 (54) 의 상세 단면도를 나타낸다. 층들 (50 및 54) 모두가 막 (48) 의 두께 (56) 를 정의한다. 이 실시예에서, 층 (54) 가 TiN 을 함유하므로, 층들 (50 및 54) 각각은 별개의 화학종을 함유하게 된다. TiN 층은 TaN 층과 동일한 배리어 특성을 갖지는 않지만, 통상적으로 TiN 층은 그 위에 증착되는 구리에 대해서는 우수한 접착성을 제공한다. 그 두 층의 두께 (56) 는 50Å 정도이며, 통상적으로는 100Å 미만이다.
도 5 는, 상부에 구리층 (58) 이 증착된 도 4 의 다층배리어 금속막을 나타낸다. 스택 (48) 의 상부 또는 최외곽층 (54) 은, TaN 막의 접착특성에 비해그 위에 증착되는 구리막에 대하여 더 뛰어난 접착특성을 갖는 TiN 을 구비한다. 따라서, 통상적으로 구리층 (58) 은 표준 부착력 시험 (standard tape test) 을 견디고, 다층배리어 금속막 (48) 으로부터 박리되지 않는다. 그러므로, 구리막 (58) 및 다층배리어막 (48) 을 포함하는 반도체 소자 (60) 를, 종전보다 더 뛰어난 막특성을 가지면서 소형으로 제조할 수 있다.
도 6 은, 각각이 ALCVD 로 증착된 4 개의 층 (64, 66, 68 및 70) 을 갖는 다층배리어 금속막 (62) 의 개략도를 나타낸다. 기판 (10) 상에 맨 안쪽의 층 (64) 이 ALCVD 로 증착된다. 구리막 (72) 은 다층 스택 (62) 의 최외곽층 (70) 에 부착된다. 일 실시예에서, 층들 (64 및 68) 은 TaN 을 함유할 수 있고, 층들 (66 및 70) 은 TiN 을 함유할 수 있다. 다른 실시예들에서는, 층들 (64, 66, 68 및 70) 각각이 TaN, TiN 또는 Si3N4를 함유하며, 다양한 층 시퀀스를 갖는 다층구조 (62) 를 사용할 수도 있다. 물론, 스택 내에 다른 갯수의 모노층을 사용할 수도 있다.
도 7 은 본 발명의 방법의 흐름도이다. 단계 (76) 은, 상부에서의 화학종의 ALCVD 반응을 위한 노출된 표면을 갖는 기판을 제공하는 단계를 구비한다. 단계 (78) 은, 그 기판의 노출된 표면에 화학종 또는 반응물을 제공하는 단계를 구비한다. 단계 (80) 은, 그 기판의 노출된 표면 상에 반응물을 ALCVD 로 반응시키는 단계를 구비한다. 통상적으로, 이 단계는 ALCVD 챔버 내에서 발생한다. 바람직한 방법의 일 단계에서, 제 1 화학종은 TaCl5이고, 제 2 화학종은 NH3이며,챔버는, 0.001 torr 내지 1.0 torr 의 압력범위, 300℃ 내지 600℃ 의 온도범위, 및 대략 1 초 정도의 반응시간을 갖는다. 단계 (82) 는, 단계 (80) 의 반응의 부산물을 제거하는 단계를 구비한다. 상기 주어진 예의 경우에, 부산물은 HCl 및 N2를 구비하고, 증착막은 TiN 을 함유한다. 그러나, 어떤 방법들에서, 부산물이 다음 반응을 방해하지 않으므로, 반응 챔버 내에 잔류시킬 수도 있다. 단계 (84) 는, 다층스택에 또 다른 층이 필요한지를 판단하는 단계를 구비한다. 만약 그렇다면, 공정은, 다음의 제 1 및 제 2 화학종과의 반응을 반복하기 위해 단계 (78) 로 복귀한다. 그렇지 않으면, 다층배리어 금속층이 완성된다. 단계 (86) 은, 반응챔버에 구리를 제공하는 단계를 구비한다. 단계 (88) 은, 다층스택의 최외곽층 상에 구리 또는 그런 여타의 다음 층 또는 소자를 반응시키는 단계를 구비한다. 바람직한 다층스택에서, TiN 은 최외곽층으로서 여기에 구리가 용이하게 접착될 수 있으며, TaN 은 내부층으로서 뛰어난 배리어특성을 갖는다.
이상, 다층배리어 금속막, 및 ALCVD 에 의한 그 다층배리어 금속막의 제조방법을 개시하였다. 다층막의 바람직한 구조 및 그를 제조하는 바람직한 방법을 개시하였으나, 첨부된 청구범위에 정의된 바와 같이, 본 발명의 범위에서 벗어나지 않고 거기에 변형 및 수정을 또한 행할 수도 있다.
본 발명의 다층배리어 금속박막은, 종래의 화학기상증착 (CVD) 에 비하여, 확산억제능력, 낮은 저항률, 고밀도, 및 스텝 커버리지와 같은, 뛰어난 막특성, 및향상된 접착특성을 가져서, 특히 그 위에 구리막을 금속화하기에 적합하다.

Claims (20)

  1. 다층배리어 금속박막 구조를 구비하는 집적회로로서,
    기판;
    상기 기판 상에 원자층 화학기상증착 공정으로 증착되며, 금속질화물을 함유하는 배리어 금속박막; 및
    상기 배리어 금속박막 상에 증착되는 구리박막을 구비하는 것을 특징으로 하는 집적회로.
  2. 제 1 항에 있어서,
    상기 배리어 금속박막은, 50Å 내지 100Å의 범위로 두께를 한정하는 것을 특징으로 하는 집적회로.
  3. 제 1 항에 있어서,
    상기 배리어 금속박막은, 상기 금속질화물의 원자 두께와 동일한 두께로 한정되는 것을 특징으로 하는 집적회로.
  4. 제 1 항에 있어서,
    상기 배리어 금속박막과 상기 구리박막 사이에 위치하는 제 2 배리어 금속박막을 더 구비하며,
    상기 제 2 배리어 금속박막은, 상기 배리어 금속박막 상에 원자층 화학기상증착 공정으로 증착되는 것을 특징으로 하는 집적회로.
  5. 제 4 항에 있어서,
    상기 배리어 금속박막 및 상기 제 2 배리어 금속박막 각각은 TiN, TaN, W, WN 및 Si3N4로 구성되는 군으로부터 선택되는 것을 특징으로 하는 집적회로.
  6. 제 1 항에 있어서,
    상기 구리박막은, 표준 부착력 및 박리 시험 (peel test) 동안에 상기 배리어 금속박막에 부착된 상태로 남아있는 것을 특징으로 하는 집적회로.
  7. 제 1 항에 있어서,
    상기 기판은 저면 및 측벽을 갖는 트렌치를 구비하며,
    상기 배리어 금속박막은, 상기 저면 및 상기 측벽 상에 원자층 화학기상증착으로 증착되어, 상기 배리어 금속박막이 상기 측벽 및 상기 저면 상에서 동일한 확산억제특성을 규정하는 것을 특징으로 하는 집적회로.
  8. 원자층 화학기상증착으로 다층배리어 금속박막을 제조하는 방법으로서,
    기판을 반응챔버 내에 제공하는 단계;
    상기 반응챔버 내에 제 1 화학종을 제공하는 단계; 및
    상기 반응챔버 내에 제 2 화학종을 제공하는 단계를 포함하며,
    상기 제 1 및 제 2 화학종은, 원자층 화학기상증착에 의해 상기 기판 상에 금속질화물의 배리어 금속박막을 증착하도록 반응하며,
    상기 기판 상에 증착된 상기 배리어 금속박막은, 100Å 미만의 두께로 한정되는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 배리어 금속박막 상에 구리박막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서,
    상기 배리어 금속박막의 상기 두께는 상기 금속질화물의 원자두께와 동일한 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서,
    상기 반응챔버 내에 제 3 화학종을 제공하는 단계; 및
    상기 반응챔버 내에 제 4 화학종을 제공하는 단계를 더 포함하며,
    상기 제 3 및 제 4 화학종은, 원자층 화학기상증착에 의해 상기 배리어 금속박막 상에 금속질화물의 제 2 배리어 금속박막을 증착하도록 반응하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    상기 배리어 금속박막 및 상기 제 2 배리어 금속박막 각각은, TiN, TaN, W, WN 및 Si3N4로 구성되는 군으로부터 선택되는 것을 특징으로 하는 방법.
  13. 제 8 항에 있어서,
    상기 기판은 저면 및 측벽을 갖는 트렌치를 구비하며,
    상기 배리어 금속박막은, 상기 저면 및 상기 측벽 상에 원자층 화학기상증착으로 증착되어, 상기 배리어 금속박막이 상기 측벽 및 상기 저면 상에서 동일한 확산억제특성을 규정하는 것을 특징으로 하는 방법.
  14. 원자층 화학기상증착에 의해 다층배리어 금속박막을 제조하는 방법으로서,
    기판을 반응챔버 내에 제공하는 단계;
    상기 반응챔버 내에 제 1 화학종을 제공하는 단계;
    상기 반응챔버 내에 제 2 화학종을 제공하는 단계;
    상기 반응챔버 내에 제 3 화학종을 제공하는 단계; 및
    상기 반응챔버 내에 제 4 화학종을 제공하는 단계를 포함하며,
    상기 제 1 및 제 2 화학종은, 원자층 화학기상증착에 의해 상기 기판 상에금속질화물의 제 1 배리어 금속박막을 증착하도록 반응하며,
    상기 제 3 및 제 4 화학종은, 원자층 화학기상증착에 의해 상기 제 1 배리어 금속박막 상에 금속질화물의 제 2 배리어 금속박막을 증착하도록 반응하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서,
    상기 방법은, 300℃ 내지 600℃ 범위의 온도, 및 0.001 torr 내지 1.0 torr 범위의 압력에서 수행되며,
    각각의 원자층 화학기상증착 단계는, 0.4 초 내지 5.0 초 범위의 시간동안 수행되는 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서,
    상기 반응챔버 내에 제 5 화학종을 제공하는 단계; 및
    상기 반응챔버 내에 제 6 화학종을 제공하는 단계를 더 포함하며,
    상기 제 5 및 제 6 화학종은, 원자층 화학기상증착에 의해 상기 제 2 배리어 금속박막 상에 금속질화물의 제 3 배리어 금속박막을 증착하도록 반응하는 것을 특징으로 하는 방법.
  17. 제 14 항에 있어서,
    상기 제 2 배리어 금속박막 상에 구리박막을 증착하는 단계를 더 포함하는것을 특징으로 하는 방법.
  18. 제 14 항에 있어서,
    상기 제 1 배리어 금속박막 및 상기 제 2 배리어 금속박막 각각은, TiN, TaN, W, WN 으로 구성되는 군으로부터 선택되는 것을 특징으로 하는 방법.
  19. 제 14 항에 있어서,
    상기 제 1 배리어 금속박막 및 상기 제 2 배리어 금속박막 모두가, 60Å 미만의 두께를 갖는 층구조물을 정의하는 것을 특징으로 하는 방법.
  20. 제 14 항에 있어서,
    상기 제 1 화학종은, 금속할로겐화물을 함유하고,
    상기 제 2 화학종은, 질소함유가스를 함유하는 것을 특징으로 하는 방법.
KR1020020016456A 2001-03-27 2002-03-26 Ａｌｃｖｄ 에 의한 구리 배선용 다층배리어 금속박막 KR20020076178A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/819,296 2001-03-27
US09/819,296 US7015138B2 (en) 2001-03-27 2001-03-27 Multi-layered barrier metal thin films for Cu interconnect by ALCVD

Publications (1)

Publication Number Publication Date
KR20020076178A true KR20020076178A (ko) 2002-10-09

Family

ID=25227748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016456A KR20020076178A (ko) 2001-03-27 2002-03-26 Ａｌｃｖｄ 에 의한 구리 배선용 다층배리어 금속박막

Country Status (4)

Country Link
US (2) US7015138B2 (ko)
EP (1) EP1249865A3 (ko)
JP (1) JP2002329680A (ko)
KR (1) KR20020076178A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771725B1 (ko) * 2004-03-01 2007-10-30 동경 엘렉트론 주식회사 구리막의 성막 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426067B1 (en) * 2001-12-17 2008-09-16 Regents Of The University Of Colorado Atomic layer deposition on micro-mechanical devices
US7087480B1 (en) * 2002-04-18 2006-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to make high-k transistor dielectrics
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
JP2005203569A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
KR100578976B1 (ko) 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법
DE102004059668B3 (de) * 2004-12-10 2006-07-13 Infineon Technologies Ag Halbleitertechnologieverfahren zur Herstellung einer leitfähigen Schicht
CN108777261A (zh) * 2018-06-07 2018-11-09 上海华力集成电路制造有限公司 一种晶体管的栅极结构及其制造方法
JP2023000597A (ja) * 2021-06-18 2023-01-04 東京エレクトロン株式会社 金属含有膜および金属含有膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
JPH11317446A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20000022003A (ko) * 1998-09-10 2000-04-25 이경수 금속과규소를포함한3성분질화물막의형성방법
US6288449B1 (en) * 1998-12-22 2001-09-11 Agere Systems Guardian Corp. Barrier for copper metallization
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
AU1208201A (en) * 1999-10-15 2001-04-30 Asm America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배（ｇｒａｄｅｄ）박막
US6368954B1 (en) * 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771725B1 (ko) * 2004-03-01 2007-10-30 동경 엘렉트론 주식회사 구리막의 성막 방법

Also Published As

Publication number Publication date
US20060091554A1 (en) 2006-05-04
JP2002329680A (ja) 2002-11-15
US8264081B2 (en) 2012-09-11
EP1249865A3 (en) 2004-01-02
US7015138B2 (en) 2006-03-21
US20020140102A1 (en) 2002-10-03
EP1249865A2 (en) 2002-10-16

Similar Documents

Publication Publication Date Title
US6740977B2 (en) Insulating layers in semiconductor devices having a multi-layer nanolaminate structure of SiNx thin film and BN thin film and methods for forming the same
KR100530805B1 (ko) 표면 커버리지를 개선하기 위한 원자층 증착 방법
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
US8299462B2 (en) Constructions comprising hafnium oxide and/or zirconium oxide
TWI394203B (zh) 利用原子層沉積法形成氮化鈦薄膜之方法
USRE43025E1 (en) Mixed composition interface layer and method of forming
US20030017697A1 (en) Methods of forming metal layers using metallic precursors
US20060178019A1 (en) Low temperature deposition of silicon oxides and oxynitrides
US20060251813A1 (en) Methods of forming material over substrates
US8264081B2 (en) Multilayered barrier metal thin-films
KR100467369B1 (ko) 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
KR100449782B1 (ko) 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
US7186646B2 (en) Semiconductor devices and methods of forming a barrier metal in semiconductor devices
US6812144B2 (en) Method for forming metal wiring in a semiconductor device
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR20050015442A (ko) 엠오씨브이디에 의한 산화하프늄 박막 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050720

Effective date: 20061030