KR20020076032A - 통신 시스템의 클럭 모니터링 장치 및 방법 - Google Patents
통신 시스템의 클럭 모니터링 장치 및 방법 Download PDFInfo
- Publication number
- KR20020076032A KR20020076032A KR1020010015997A KR20010015997A KR20020076032A KR 20020076032 A KR20020076032 A KR 20020076032A KR 1020010015997 A KR1020010015997 A KR 1020010015997A KR 20010015997 A KR20010015997 A KR 20010015997A KR 20020076032 A KR20020076032 A KR 20020076032A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- clocks
- monitoring
- normal
- abnormal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Debugging And Monitoring (AREA)
Abstract
통신시스템의 시스템 클럭이 정상적으로 동작하는지 여부를 감시하기 위한 클럭 모니터링 장치 및 방법이 개시되어 있다. 본 발명의 실시예에 따르면, 미리 설정된 기준 클럭을 입력하고, 클럭 합성하여 합성된 클럭을 출력하는 타이밍 모듈과, 다수의 출력 포트들을 구비하고, 다수의 시스템 클럭들을 고유의 기능을 수행하는 각종 보드들로 제공하는 통신시스템의 클럭 모니터링 장치는: 상기 합성된 클럭을 버퍼링하여 상기 다수의 출력 포트들을 통해 다수의 시스템 클럭들을 출력하는 클럭 드라이버와, 상기 다수의 시스템 클럭들을 모두 입력하고, 상기 각 시스템 클럭들의 정상/비정상 여부를 검사하여 순차적으로 판별하는 클럭 모니터링부를 포함함을 특징으로 한다.
Description
본 발명은 통신시스템의 시스템 클럭이 정상적으로 동작하는지 여부를 감시하기 위한 클럭 모니터링 장치 및 방법에 관한 것이다.
UMTS(Universal Mobile Telecommunication System)와 같은 부호분할다중접속(CDMA: Code Division Multiple Access)방식의 이동 통신시스템, 위성 시스템, 광전송 시스템, 교환 시스템 등과 같은 모든 통신시스템은 고유의 기능을 수행하는 각종 보드들로 이루어진다. 이러한 통신시스템의 각 보드들은 시스템 클럭에 의해 그 동작이 수행되기 때문에, 각 시스템내에는 시스템 클럭이 정상적으로 동작하는지 여부를 감시하기 위한 클럭 모니터링 장치가 구비된다.
도 1은 종래 기술에 따른 통신 시스템의 클럭 모니터링 장치의 구성을 보여주는 도면이다. 이 클럭 모니터링 장치는 망동기 보드내에 구현된 예를 보여주고 있다.
상기 도 1을 참조하면, 종래 기술에 따른 클럭 모니터링 장치는 타이밍 모듈 10과, 클럭 드라이버들 21∼23과, 클럭 모니터링부 30을 포함한다. 상기 타이밍 모듈(Timing Module) 10은 DOTS(Digital Office Timing Supply)로부터 기준 클럭(Reference Clock)을 입력하고, 상기 기준 클럭을 합성하여 원하는 클럭을 발생시킨다. 상기 타이밍 모듈 10에서 발생된 클럭은 클럭 드라이버 칩(clock driver chip)들 21∼23에 입력되어 필요한 수만큼의 클럭들이 만들어진다. 클럭 드라이버 21은 상기 타이밍 모듈 10에서 발생된 클럭을 입력하고, 다수의 클럭들을 출력한다. 상기 클럭 드라이버 21에서 출력되는 클럭들은 클럭 드라이버 22와 클럭 드라이버 23으로 입력된다. 상기 클럭 드라이버들 22,23은 미리 설정된 수(예: 4)만큼의 클럭들을 출력한다. 즉, 상기 클럭 드라이버 22는 상기 클럭 드라이버 21로부터의 클럭을 입력하고 4개의 출력 포트들(포트1∼포트4)을 통해 클럭들을 출력하고, 상기 클럭 드라이버 23은 상기 클럭 드라이버 21로부터의 클럭을 입력하고 4개의 출력 포트들을 통해 클럭들을 출력한다. 상기 클럭 드라이버 23의 출력 포트들중 마지막 출력 포트는 감시 포트이다. 상기 클럭 드라이버 23의 감시 포트를 통한 클럭은 클럭 모니터링부 30으로 출력된다. 상기 클럭 모니터링(clock monitoring)부 30은 상기 감시 포트를 통한 클럭을 입력하고, 클럭이 정상적인지 비정상인지 여부를 판별하고 그에 따른 상태 판별 신호를 출력한다. 상기 클럭 모니터링부 30에 의한 클럭 정상/비정상 상태 판별 신호는 CPU(Central Processing Unit)(도시하지 않음)로 제공된다.
상기 도 1에 도시된 바와 같이, 종래 기술에 따른 클럭 모니터링 장치는 클럭 드라이버의 여러 출력들 중 하나만을 클럭 모니터링부인 CPLD에 입력시켜 클럭의 정상 동작 여부를 확인하고, 상기 CPLD는 클럭의 정상 동작 여부를 판단하여 CPU에 보고한다. 이와 같이 모든 출력 클럭의 정상 동작 여부를 감시하지 않기 때문에 종래 기술에 따른 클럭 모니터링 장치로 입력되는 클럭이 정상이라고 하더라도 PBA(Printed Board Assembly) 조립상태나 부품 파손 여부에 따라 다른 출력 클럭들의 정상 동작을 100% 보장할 수 없다는 문제점이 있다.
따라서 본 발명의 목적은 통신시스템에서 사용되는 모든 클럭들의 정상 동작여부를 모니터링하기 위한 장치 및 방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명은 종래에 하나의 출력 클럭만을 감시함으로써 모든 출력 클럭들의 정상 동작 여부를 확실하게 모니터링할 수 없었던 문제점을 해결하기 위한 것으로, 통신시스템에서 사용되는 모든 출력 클럭들의 정상 동작 여부를 확실하게 모니터링할 수 있도록 하는 장치 및 방법을 제안한다.
본 발명의 실시예에 따르면, 미리 설정된 기준 클럭을 입력하고, 클럭 합성하여 합성된 클럭을 출력하는 타이밍 모듈과, 다수의 출력 포트들을 구비하고, 다수의 시스템 클럭들을 고유의 기능을 수행하는 각종 보드들로 제공하는 통신시스템의 클럭 모니터링 장치는: 상기 합성된 클럭을 버퍼링하여 상기 다수의 출력 포트들을 통해 다수의 시스템 클럭들을 출력하는 클럭 드라이버와, 상기 다수의 시스템 클럭들을 모두 입력하고, 상기 각 시스템 클럭들의 정상/비정상 여부를 검사하여 순차적으로 판별하는 클럭 모니터링부를 포함함을 특징으로 한다.
도 1은 종래 기술에 따른 클럭 모니터링 장치의 구성을 보여주는 도면.
도 2는 본 발명의 실시예에 따른 클럭 모니터링 장치의 구성을 보여주는 도면.
도 3은 도 2에 도시된 클럭 모니터링부의 구체적인 구성을 보여주는 도면.
도 4a는 도 2에 도시된 클럭 드라이버의 n개의 출력 포트들을 통해 출력되는 클럭들의 동작 타이밍을 보여주는 도면.
도 4b는 도 3에 도시된 모니터링 주기 클럭 생성부의 동작 타이밍을 보여주는 도면.
도 5는 본 발명의 실시예에 따른 클럭 모니터링 동작의 처리 흐름을 보여주는 도면.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
도 2는 본 발명의 실시예에 따른 클럭 모니터링 장치의 구성을 보여주는 도면이다. 이러한 클럭 모니터링 장치는 망동기 보드에 구현된 예를 보여주고 있다.
상기 도 2를 참조하면, 상기 클럭 모니터링 장치는 타이밍 모듈 10과, 클럭 드라이버들 21∼23과, 클럭 모니터링부 300과, 중앙처리장치(CPU) 400을 포함한다. 상기 타이밍 모듈(timing module) 10은 미리 설정된 기준 클럭(Reference Clock)을 입력하고, 클럭 합성하여 합성된 클럭(synthesized clock)을 출력한다. 상기 타이밍 모듈 10으로부터 출력되는 클럭은 원하는 주파수의 클럭이다. 상기 클럭 드라이버들(clock drivers)중의 클럭 드라이버 21은 상기 타이밍 모듈 10으로부터의 클럭을 입력하고, 클럭 드라이버들 22,23으로 클럭들을 출력한다.
상기 클럭 드라이버 22는 상기 클럭 드라이버 21로부터의 클럭을 입력하고, 미리 설정된 수(예: 4)만큼의 클럭들을 출력한다. 상기 클럭 드라이버 23은 상기 클럭 드라이버 21로부터의 클럭을 입력하고, 미리 설정된 수(예: 4)만큼의 클럭들을 출력한다. 즉, 상기 클럭 드라이버들 21∼23은 다수의 출력 포트들을 구비하고, 상기 합성된 클럭을 버퍼링하여 상기 다수의 출력 포트들을 통해 다수의 시스템 클럭들을 출력한다. 상기 클럭 드라이버들 21∼23으로부터 출력되는 다수의 시스템 클럭들은 통신시스템에서 고유의 기능을 수행하는 각종 보드들(도시하지 않음)로 제공된다. 상기 클럭 모니터링(clock monitoring)부 300은 상기 클럭 드라이버들 22,23로부터 출력되는 클럭들을 입력하여 각 클럭들이 정상적인지 비정상적인지 여부를 판별하고, 그 판별 결과에 따른 신호를 출력한다. 상기 중앙처리장치(CPU: Central Processing Unit) 400은 상기 클럭 모니터링부 300으로부터의 클럭 정상/비정상 판별신호를 입력하고, 정상/비정상 상태 표시를 위한 제어신호를 출력한다. 상기 클럭 모니터링부 300은 도 1에 도시된 바와 같은 종래 기술과 같이 단지 다수의 클럭들중에서 하나의 클럭의 정상 동작 여부를 판별하는 것이 아니라, 모든 클럭들의 정상 동작 여부를 순차적으로 검사하여 판별하는 것을 특징으로 한다.
도 3은 도 2에 도시된 클럭 모니터링부 300의 구체적인 구성을 보여주는 도면이다.
상기 도 3을 참조하면, 상기 클럭 모니터링부 300은 비교 클럭 발진기 310, 모니터링 주기 클럭 생성부 320, 출력 클럭 포트 정상/비정상 판별부 330, 레지스터 340을 포함하여 이루어진다. 상기 비교 클럭 발진기 310은 비교 클럭을 발진한다. 상기 모니터링 주기 클럭 생성부 320은 상기 비교 클럭 발진기 310에 의해 발진된 비교 클럭을 입력하고, 미리 설정된 모니터링 주기를 결정하는 클럭을 생성한다. 상기 출력 클럭 포트 정상/비정상 판별부 330은 상기 모니터링 주기 클럭 생성부 320에 의해 생성된 모니터링 주기 클럭에 따라 상기 클럭 드라이버들 22,23의 출력 포트들을 검사하여 해당하는 시스템 클럭들의 정상/비정상 여부를 판별한다. 상기 출력 클럭 포트 정상/비정상 판별부 330은 판결 결과에 따른 신호를 정상/비정상 판별 신호를 출력한다. 상기 레지스터(Register) 340은 상기 출력 클럭 포트 정상/비정상 판별부 330에 의한 상기 시스템 클럭들의 정상/비정상 여부에 대한 판별 결과를 저장하기 위한 것이다. 이러한 레지스터 340은 상기 시스템 클럭들이 n개인 경우 n비트로 구현되고, 각 비트는 상기 각 시스템 클럭들에 대응한다.
상기 레지스터 340에 정상/비정상 판별 신호가 저장(라이트)되고 저장된 정상/비정상 판별 신호가 독출되는 동작은 CPU 400에 의해 제어된다. 상기 CPU 400은 특정 어드레스(address)가 지시하는 영역의 정보를 읽어들임으로써 특정 포트에 해당하는 클럭이 정상/비정상인지를 판별할 수 있고, 모든 영역의 정보를 읽어들임으로써 모든 포트에 해당하는 클럭이 정상/비정상인지를 판별할 수 있다. 상기 CPU 400은 상기 클럭 모니터링부 300으로부터의 정상/비정상 판별 신호를 입력하고 이에 대응하여 특정 포트의 정상/비정상 상태를 표시하기 위한 제어신호를 출력한다.
전술한 도 2 및 도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 클럭 모니터링 장치는, 타이밍 모듈 10에서 합성된 클럭과 같은 주파수의 오실레이터를 비교 클럭으로 사용하고, 클럭 모니터링부(CPLD) 300은 그 비교 클럭으로부터 모니터링 주기를 결정하는 클럭을 생성시킨다. 클럭 드라이버들 22,23으로부터 출력되어지는 클럭들의 정상/비정상 여부를 판별하는 블록 330은 모니터링 주기로 순차적으로 출력 포트들을 검사하여 정상/비정상 여부를 n비트 레지스터 340에 저장한다. CPU 400은 n비트 중 몇 번째 비트가 비정상 신호를 저장하고 있는지를 읽어서 그 비트에 해당하는 포트의 출력 클럭에 문제가 발생되었음을 알려 주는 신호를 발생시킨다. 예를 들어, 상기 CPU 400은 발광다이오드(LED: Light Emitting Diode)를 점멸시키는 제어신호를 발생시킬 수 있다.
참고적으로, 도 2에 도시된 종래 기술에 따른 클럭 모니터링 장치는 버퍼링된 여러 개의 클럭들 중 하나만을 클럭의 정상 동작 여부를 판별하는 CPLD에 입력시킴으로써 나머지 다른 클럭들의 정상동작 여부를 확실하게 모니터링하지 못하였다. 따라서 이러한 문제점을 해결하기 위해 본 발명은 버퍼링된 모든 클럭들을CPLD에 입력시키고 일정한 주기로 클럭들을 미리 정해놓은 순서대로 모니터링한다. 만약 비정상임을 알려주는 신호를 "High"라고 한다면 n비트 레지스터의 몇 번째 비트가 "High"인지를 CPU(또는 마이크로프로세서)가 읽어서 그 포트에 해당하는 출력 클럭 포트에 문제가 발생되었음을 알려 준다.
도 4a는 도 2에 도시된 클럭 드라이버의 n개의 출력 포트들을 통해 출력되는 클럭들의 동작 타이밍을 보여주는 도면이다. 도 4b는 도 3에 도시된 모니터링 주기 클럭 생성부의 동작 타이밍을 보여주는 도면이다.
상기 도 4a를 참조하면 버퍼링된 여러 개의 출력 클럭 포트들에 대응하는 클럭들이 도시되어 있고, 상기 도 4b를 참조하면, 상기 각 출력 클럭 포트들에 대응하는 클럭들을 모니터링하기 위한 비교 클럭이 도시되어 있다. 일 예로, 도 2의 타이밍 모듈 10에서 합성되어진 클럭의 주파수가 19.44 MHz라고 하면, 버퍼링된 n개의 클럭들도 똑같이 19.44MHz의 주파수를 가져야 한다. 따라서 클럭 모니터링부 300에서는 이 n개의 포트에서 출력되는 클럭들을 8kHz(125 μs) 주기로 순차적으로 모니터링한다.
도 5는 본 발명의 실시예에 따른 클럭 모니터링 동작의 처리 흐름을 보여주는 도면이다.
상기 도 5를 참조하면, 도 2의 타이밍 모듈 10은 501단계에서 DOTS로부터 기준 클럭을 수신하고, 502단계에서 클럭을 합성하여 원하는 주파수의 클럭을 출력한다. 클럭 드라이버들 21∼23은 합성된 클럭을 버퍼링한다. 클럭 모니터링부 300은 상기 클럭 드라이버들 21∼23에 버퍼링된 후 출력되는 클럭들을 504단계에서 모니터링하고 모니터링 결과에 따른 정상/비정상 판별 신호를 레지스터 340에 저장한다. CPU 400은 상기 클럭 모니터링부 300의 레지스터 340의 각 영역에 저장된 신호를 읽어들여 각 클럭들이 정상인지 비정상인지 여부를 판별하고, 판별 결과가 외부로 표시되도록 한다. 예를 들어, 제1 포트가 비정상인 것으로 505단계에서 판단되는 경우, 상기 CPU 400은 506단계에서 제1 포트의 비정상 상태를 표시하기 위한 제어신호를 출력하고 이에 따라 제1 포트의 비정상 상태가 표시되도록 한다. 다른 예를 들어, 제n 포트가 비정상인 것으로 507단계에서 판단되는 경우, 상기 CPU 400은 508단계에서 제n 포트의 비정상 상태를 표시하기 위한 제어신호를 출력하고 이에 따라 제n 포트의 비정상 상태가 표시되도록 한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 종래 기술에 따른 클럭 모니터링 장치가 타이밍 모듈을 통해 원하는 클럭을 합성한 후 필요한 만큼의 수를 드라이버를 통해 생성시킨 다음 그중 단지 하나만을 모니터링 함으로써 다른 나머지 클럭들의 동작여부를 추측한 것에 반하여, 본 발명에서 제안하는 장치는 드라이버를 통해 복사된 여러 개의 클럭들을 모두 모니터링함으로써 모든 클럭들의 정상 동작 여부를 확실히 알 수 있으므로 문제점 발생시 즉각적으로 대처할 수 있다는 이점이 있다. 이에 따라서 전체 시스템의 신뢰성을 향상시킬 수 있다는 이점이 있다.
Claims (5)
- 미리 설정된 기준 클럭을 입력하고, 클럭 합성하여 합성된 클럭을 출력하는 타이밍 모듈과, 다수의 출력 포트들을 구비하고, 다수의 시스템 클럭들을 고유의 기능을 수행하는 각종 보드들로 제공하는 통신시스템에 있어서:상기 합성된 클럭을 버퍼링하여 상기 다수의 출력 포트들을 통해 다수의 시스템 클럭들을 출력하는 클럭 드라이버와,상기 다수의 시스템 클럭들을 모두 입력하고, 상기 각 시스템 클럭들의 정상/비정상 여부를 검사하여 순차적으로 판별하는 클럭 모니터링부를 포함함을 특징으로 하는 클럭 모니터링 장치.
- 제1항에 있어서, 상기 클럭 모니터링부는,미리 설정된 모니터링 주기를 결정하는 클럭을 생성하는 모니터링 주기 클럭 생성부와,상기 모니터링 주기 클럭에 따라 상기 출력 포트들을 검사하여 해당하는 시스템 클럭들의 정상/비정상 여부를 판별하는 판별부를 포함함을 특징으로 하는 클럭 모니터링 장치.
- 제2항에 있어서, 상기 판별부에 의한 상기 시스템 클럭들의 정상/비정상 여부에 대한 판별 결과를 저장하기 위한 레지스터를 더 포함함을 특징으로 하는 클럭 모니터링 장치.
- 제3항에 있어서, 상기 레지스터는 상기 시스템 클럭들이 n개인 경우 n비트로 구현되고, 각 비트는 상기 각 시스템 클럭들에 대응하는 것을 특징으로 하는 클럭 모니터링 장치.
- 미리 설정된 기준 클럭을 입력하고, 클럭 합성하여 합성된 클럭을 출력하는 타이밍 모듈과, 다수의 출력 포트들을 구비하고, 상기 합성된 클럭을 버퍼링하여 상기 다수의 출력 포트들을 통해 다수의 시스템 클럭들을 출력하는 클럭 드라이버를 포함하고, 상기 다수의 시스템 클럭들을 고유의 기능을 수행하는 각종 보드들로 제공하는 통신시스템에서 클럭을 모니터링하는 방법에 있어서:상기 다수의 시스템 클럭들을 모두 입력하는 과정과,상기 각 시스템 클럭들의 정상/비정상 여부를 검사하여 순차적으로 판별하는 과정을 포함함을 특징으로 하는 상기 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010015997A KR100754707B1 (ko) | 2001-03-27 | 2001-03-27 | 통신 시스템의 클럭 모니터링 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010015997A KR100754707B1 (ko) | 2001-03-27 | 2001-03-27 | 통신 시스템의 클럭 모니터링 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020076032A true KR20020076032A (ko) | 2002-10-09 |
| KR100754707B1 KR100754707B1 (ko) | 2007-09-03 |
Family
ID=27698881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010015997A KR100754707B1 (ko) | 2001-03-27 | 2001-03-27 | 통신 시스템의 클럭 모니터링 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100754707B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111757216A (zh) * | 2019-03-29 | 2020-10-09 | 拉碧斯半导体株式会社 | 播放装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531446B2 (ja) * | 1993-08-30 | 1996-09-04 | 日本電気株式会社 | クロック監視回路 |
| KR100206474B1 (ko) * | 1997-02-26 | 1999-07-01 | 윤종용 | 클럭발생장치의 상태 및 이중화 관리방법 |
| KR19990043391A (ko) * | 1997-11-29 | 1999-06-15 | 유기범 | 동기식 광 전송장치에 있어서 종속 정합기의 하드웨어 상태 관리방법 |
| KR100343772B1 (ko) * | 1999-06-07 | 2002-07-19 | 주식회사 케이티 | 비동기전송모드 교환시스템에서의 유엔아이/엔엔아이 정합 모듈 상태관리 방법 |
-
2001
- 2001-03-27 KR KR1020010015997A patent/KR100754707B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111757216A (zh) * | 2019-03-29 | 2020-10-09 | 拉碧斯半导体株式会社 | 播放装置 |
| CN111757216B (zh) * | 2019-03-29 | 2023-08-01 | 拉碧斯半导体株式会社 | 播放装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100754707B1 (ko) | 2007-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7773104B2 (en) | Apparatus for driving a display and gamma voltage generation circuit thereof | |
| KR960038731A (ko) | 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치 | |
| KR950015397A (ko) | 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법 | |
| US5699085A (en) | Display device | |
| US20060039211A1 (en) | Method and apparatus for enabling a user to determine whether a defective location in a memory device has been remapped to a redundant memory portion | |
| US20080062111A1 (en) | Apparatus for Driving a Display | |
| KR100754707B1 (ko) | 통신 시스템의 클럭 모니터링 장치 및 방법 | |
| US7587533B2 (en) | Digital programming interface between a baseband processor and an integrated radio-frequency module | |
| JP2007104469A (ja) | シリアルデータ入力システム | |
| KR100558476B1 (ko) | 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법 | |
| US6618634B1 (en) | Microcomputer system using repeated reset to enter different operating modes and method to do the same | |
| JP2007025806A (ja) | 操作装置 | |
| KR19990070939A (ko) | 감시용 카메라 시스템 제어 장치 및 방법 | |
| KR200343611Y1 (ko) | 시스템메인보드의통합시피유보드 | |
| KR100425091B1 (ko) | 표시 소자의 제어 데이터 전송 장치 | |
| KR100583958B1 (ko) | 테스트 모드 설정 장치 및 방법 | |
| KR0147624B1 (ko) | 디지탈 출력의 이중화 장치 | |
| US7577873B2 (en) | Transmission apparatus | |
| KR960016265B1 (ko) | 디지털 키폰의 제어용 집적 회로 | |
| KR100429394B1 (ko) | 액정표시소자의 자동 모드 검출 회로 | |
| KR100464011B1 (ko) | 다양한 종류의 엘씨디 모듈을 장착 가능한 장치의 자동선택 구동 장치 및 방법 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| KR100277915B1 (ko) | 백본 데이터의 모니터링 방법 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| KR100259346B1 (ko) | 피씨의 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140730 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |