KR20020075061A - 평판 디스플레이 패널 및 그 구동방법 - Google Patents

평판 디스플레이 패널 및 그 구동방법 Download PDF

Info

Publication number
KR20020075061A
KR20020075061A KR1020010015241A KR20010015241A KR20020075061A KR 20020075061 A KR20020075061 A KR 20020075061A KR 1020010015241 A KR1020010015241 A KR 1020010015241A KR 20010015241 A KR20010015241 A KR 20010015241A KR 20020075061 A KR20020075061 A KR 20020075061A
Authority
KR
South Korea
Prior art keywords
data
scan
electrodes
panel
driving
Prior art date
Application number
KR1020010015241A
Other languages
English (en)
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010015241A priority Critical patent/KR20020075061A/ko
Priority to US10/100,081 priority patent/US7057586B2/en
Publication of KR20020075061A publication Critical patent/KR20020075061A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 커패시턴스를 저감할 수 있도록 한 평판 디스플레이 패널 및 그 구동방법에 관한 것이다.
본 발명의 평판 디스플레이 패널의 구동방법은 패널을 수직으로 분할하여 형성되는 패널의 좌측반을 구동하는 단계와, 패널을 수직으로 분할하여 형성되는 패널의 우측반을 구동하는 단계를 포함한다.

Description

평판 디스플레이 패널 및 그 구동방법{Flat Display Panel and Driving Method Thereof}
본 발명은 평판 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 커패시턴스를 저감할 수 있도록 한 평판 디스플레이 패널 및 그 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한, 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "CRT"라 함) 및 플라즈마 표시장치(Plasma Display Panel), 일렉트로 루미네센스(Electro-Luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발이 진행되고 있다.
이중 FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출시키는 팁형 FED와, 소정 면적을 가지는 금속에 고전계를 집중해 양자역학적인 터널 효과에 의해 전자를 방출시키는 평편형(Metal Insulator Metal : MIN) FED로 나뉘어진다.
도 1은 종래의 팁형 전계 방출 표시장치를 나타내는 도면이다.
도 1을 참조하면, 애노드전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 하부 유리기판(8) 상에 형성되는 전계 방출 어레이(32)를 구비한 FED가 도시되어 있다. 전계 방출 어레이(32)는 하부 유리기판(8) 상에 형성되는 캐소드전극(10) 및 저항층(12)과, 저항층(12)상에 형성되는 게이트 절연층(14) 및 에미터(22)와, 게이트 절연층(14) 상에 형성되는 게이트 전극(16)을 구비한다.
캐소드 전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드 전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역활을 하게 된다.
게이트 절연층(14)은 캐소드 전극(10)과 게이트 전극(16) 사이를 절연하게 된다. 게이트 전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 스페이서(40)가 설치된다.
스페이서(40)는 상부 유리기판(2)과 하부 유리기판(8) 사이의 고진공 상태를 유지할 수 있도록 상부 유리기판(2)과 하부 유리기판(8)을 지지한다.
화상을 표시하기 위하여, 캐소드 전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드 전극(4)에 정극성(+)의 게이트 전압이 인가된다. 그리고 게이트전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면, 에미터(22)로부터 방출된 전자빔(30)이 적색·녹색·청색의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때, 형광체(6)에 따라 적색·녹색·청색 중 어느 한 색의 가시광이 발광된다.
이와 같은 팁형 FED는 전자 방출에 이용되는 에미터의 특성에 따라서 전자의 방출량이 결정된다. 따라서, 하나의 FED에 포함되는 모든 에미터를 균일하게 제작 해야 한다. 하지만, 현재의 제조공정으로는 하나의 FED에 포함되는 모든 에미터가 균일한 특성을 갖도록 제작하기 곤란하다. 아울러, 에미터를 제작하기 위해 많은 공정시간이 소모되는 단점이 있다.
또한, 팁형 FED는 첨예한 이미터에서 전자가 방출되기 때문에 캐소드 전극(10) 및 게이트전극(16)에 수십 내지 백 볼트 사이의 전압이 인가되야 된다.따라서, 캐소드전극(10) 및 게이트전극(16)에 인가되는 전압에 의해 많은 소비전력이 소모된다.
도 3은 종래의 평면형 전계 방출 표시장치의 화소셀을 나타내는 도면이다.
도 3을 참조하면, 종래의 평면형 전계 방출 표시소자의 화소셀은 애노드전극(44) 및 형광체(46)가 적층된 상부기판(42)과, 하부기판(48) 상에 형성되는 전계 방출 어레이(56)를 구비한다.
전계 방출 어레이(56)는 하부기판(48) 상에 형성되는 스캔전극(50), 절연층(52) 및 데이터전극(54)을 구비한다.
화상을 표시하기 위하여, 스캔전극(50)에 부극성(-)의 스캔펄스가 인가되고 데이터전극(54)에 정극성(+)의 데이터펄스가 인가된다. 그리고, 애노드전극(44)에 정극성(+)의 애노드전압이 인가된다. 그러면, 전자가 스캔전극(50)으로부터 데이터전극(54)으로 터널링(Tunneling)하여 애노드전극(44) 쪽으로 가속된다.
이 전자들은 적색, 녹색 및 청색의 형광체(46)에 충돌하여 형광체(46)를 여기시키게 된다. 이때, 형광체(46)에 따라 적색, 녹색 및 청색 중 어느 한 색의 가시광이 발생된다.
이와 같은 평면형 FED는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지고 대향되게 설치되기 때문에 팁형 FED에 비해 저전압 구동이 가능하다. 즉, 평면형 FED의 스캔전극(50) 및 데이터전극(54)에는 수 내지 10V 사이의 전압이 인가된다. 또한, 평면형 FED는 전자를 방출하는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지기 때문에 팁형 FED에 비해 간단한 제조 공정으로 스캔전극(50) 및 데이터전극(54)을 제조할 수 있다.
도 4는 종래의 평면형 전계 방출 표시장치에 공급되는 구동파형을 나타내는 파형도이다.
도 4를 참조하면, 종래의 평면형 FED의 스캔전극(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고 데이터전극(D)에는 부극성의 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압차에 의해 전자가 방출된다.
예를 들어, 도 5와 같이 제 1 스캔전극(S1)에 -5V의 스캔펄스(SP)가 인가되고, 데이터전극(D)에 5V의 데이터펄스(DP)가 인가되면 제 1 스캔전극(S1)에 형성되어 있는 제 1 화소셀들(P1)에서 10V의 전압차가 발생된다. 따라서, 데이터펄스(DP)가 공급된 제 1 화소셀들(P1)에서 전자가 방출된다.
이때, 데이터펄스(DP)의 폭 및/또는 진폭은 계조에 따라 상이하게 설정된다. 예를 들어, 높은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 넓거나 높게 설정되고, 낮은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 좁거나 낮게 설정된다.
한편, 제 2 내지 제 m 스캔전극(S2 내지 Sm)에 형성되어 있는 제 2 내지 제 m 화소셀들(P2 내지 Pm)에서는 5V, 즉 데이터펄스(DP)만이 인가되기 때문에 전자가 방출되지 않는다.
이후, 이와 같은 과정을 반복하여 제 m 스캔전극(Sm)까지 순차적으로 스캔펄스(SP) 및 데이터펄스(DP)를 인가하여 제 1 내지 제 m 화소셀(P1 내지 Pm)을 구동하여 화상을 표시한다. 화상이 표시된 후 제 1 내지 제 m 스캔전극(S1 내지 Sm)에는 정극성의 리셋펄스(RP)가 인가된다. 제 1 내지 제 m 스캔전극(S1 내지 Sm)에 리셋펄스(RP)가 인가되면 제 1 내지 제 m 화소셀(P1 내지 Pm)에 충전된 전하들이 제거된다.
하지만, 이와 같은 평면형 FED는 도 3과 같이 스캔전극(50), 절연층(52) 및 데이터전극(50)으로 형성되기 때문에, 즉 커패시터 구조로 형성되기 때문에 화소셀(P)은 높은 커패시턴스를 갖게된다. 특히, 하나의 스캔전극(S)에 형성된 모든 화소셀들(P)에 스캔펄스(SP)가 공급될 때 화소셀들(P)의 커패시턴스 값에 의해 구동속도가 저하된다. 예를 들어, 1920 ×480의 평면형 FED에 스캔펄스(SP)가 공급될 때 스캔펄스(SP) 및 데이터펄스(DP)는 1920개의 화소셀들에 공급된다. 이때, 스캔펄스(SP) 및 데이터펄스(DP)가 인가된 화소셀들은 소정의 커패시턴스 값을 갖게되고, 스캔전극(S)의 커패시턴스는 1920개의 화소셀들 각각의 커패시턴스 값이 합쳐진 용량을 갖게된다. 따라서, 종래의 평면형 FED는 높은 커패시턴스에 의해 고속구동을 할 수 없다. 즉, 대화면 구동의 평면형 FED의 고속 구동에 어려움이 있다.
도 6a는 종래의 평면형 전계 방출 표시장치의 구동부를 나타내는 도면이다.
도 6a를 참조하면, 종래의 평면형 전계 방출 표시장치는 평면형 패널(100)과, 데이터전극들(D)을 구동시키기 위한 데이터 구동부(102)와, 스캔전극들(S)을 구동시키기 위한 스캔 구동부(104)를 구비한다.
평면형 패널(100)에는 데이터전극들(D) 및 스캔전극들(S)이 교번적으로 배치된다. 데이터 구동부(102)는 데이터전극들(D)에 데이터펄스(DP)를 공급한다. 스캔 구동부(104)는 스캔전극들(S)에 순차적으로 스캔펄스(SP)를 공급한다.
1920 ×480의 평면형 FED를 구동할 경우 데이터 구동부(102)에는 1920 개의 데이터 핀이 필요하다.
한편, 높은 해상도의 평면형 FED를 구동하기 위해서는 도 6b와 같이 평면형 패널(100)을 상측반(106)과 하측반(108)으로 나누어 구동한다. 상측반(106) 및 하측반(108)에 형성된는 데이터전극들(D)은 전기적으로 절연된다. 데이터 구동부는 상측반(106)의 데이터전극들(D)을 구동하기 위한 제 1 데이터 구동부(102)와, 하측반(108)의 데이터전극들(D)을 구동하기 위한 제 2 데이터 구동부(110)로 나누어진다.
1920 ×480의 평면형 FED를 구동할 경우 제 1 및 제 2 데이터 구동부(102,110) 각각은 1920 개의 데이터 핀이 필요하다.
즉, 종래의 데이터 구동부들은 해상도가 높아질수록 많은 데이터 핀이 필요하다. 따라서, 높은 해상도를 가지는 평면형 FED를 제작하는데 어려움이 있다.
따라서, 본 발명의 목적은 커패시턴스를 저감할 수 있도록 한 평판 디스플레이 패널 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 팁형 전계 방출 표시장치의 화소셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 팁형 전계 방출 표시장치를 나타내는 단면도.
도 3은 종래의 평면형 전계 방출 표시장치의 화소셀 구조를 나타내는 도면.
도 4는 도 3에 도시된 평면형 전계 방출 표시장치의 구동방법을 나타내는 파형도.
도 5는 도 3에 도시된 화소셀들이 매트릭스 형태로 배치된 전계 방출 표시장치를 나타내는 도면.
도 6a 및 도 6b는 종래의 전계 방출 표시장치의 구동부를 나타내는 도면.
도 7은 본 발명의 실시예에 의한 전계 방출 표시장치의 구동방법을 나타내는 도면.
도 8은 도 7에 도시된 좌측반 및 우측반에 형성되는 전극들을 나타내는 도면.
도 9는 본 발명의 실시예에 의한 전계 방출 표시장치의 구동부를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,42 : 상부 유리기판4,44 : 애노드 전극
6,46 : 형광체8,48 : 하부 유리기판
10 : 캐소드 전극12 : 저항층
14 : 게이트 절연층16 : 게이트 전극
22 : 에미터30 : 전자빔
32,56 : 전계 방출 어레이40 : 스페이서
50 : 스캔전극52 : 절연층
54 : 데이터전극60, 100 : 패널
62 : 좌측반64 : 우측반
66 : 제어부68,70 : 프레임 메모리
72 : 스캔 타이밍 제어부74,76,78,80,102,110 : 데이터 구동부
82,84,104 : 스캔 구동부106 : 상측반
108 : 하측반
상기 목적을 달성하기 위하여 본 발명의 평판 디스플레이 패널의 구동방법은 패널을 수직으로 분할하여 형성되는 패널의 좌측반을 구동하는 단계와, 패널을 수직으로 분할하여 형성되는 패널의 우측반을 구동하는 단계를 포함한다.
본 발명의 평판 디스플레이 패널은 데이터전극들과, 데이터전극들과 교차되는 방향으로 패널의 좌측반에 형성되는 제 1 스캔전극들과, 데이터전극들과 교차되는 방향으로 제 1 스캔전극들과 대응되도록 패널의 우측반에 형성되는 제 2 스캔전극들을 구비한다.
상기 제 1 스캔전극들을 구동하기 위한 제 1 스캔 구동부와, 제 2 스캔전극들을 구동하기 위한 제 2 스캔 구동부와, 좌측반에 형성되어 있는 기수번째 데이터전극들에 기수 데이터를 공급하기 위한 제 1 데이터 구동부와, 좌측반에 형성되어 있는 우수번째 데이터전극들에 우수 데이터를 공급하기 위한 제 2 데이터 구동부와, 우측반에 형성되어 있는 기수번째 데이터전극들에 기수 데이터를 공급하기 위한 제 3 데이터 구동부와, 우측반에 형성되어 있는 우수번째 데이터전극들에 우수 데이터를 공급하기 위한 제 4 데이터 구동부를 구비한다.
상기 제 1 및 제 2 스캔 구동부의 구동 타이밍을 제어하기 위한 스캔 타이밍 제어부와, 기수 데이터가 저장되는 제 1 프레임 메모리와, 우수 데이터가 저장되는 제 2 프레임 메모리와, 제 1 및 제 2 프레임 메모리로 기수 데이터 및 우수 데이터를 공급함과 아울러 제 1 내지 제 4 데이터 구동부 및 스캔 타이밍 제어부를 제어하기 위한 제어신호들을 공급하기 위한 제어부를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 7 내지 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7 및 도 8은 본 발명의 실시예에 의한 평면형 전계 방출 표시장치의 구동방법을 나타내는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 평면형 FED는 패널(60)을 좌측반(62)과 우측반(64)으로 나누어 구동한다. 패널의 좌측반(62)과 우측반(64)은 각각 분할되어 구동된다. 이를 위해 좌측반(62)에 형성되어 있는 스캔전극들(S)과 우측반(64)에 형성되어 있는 스캔전극들(S')은 전기적으로 절연된다. 또한, 좌측반(62) 및 우측반(64)에 형성되는 데이터전극들(D)도 분할되어 구동된다.
좌측반(62)에는 제 1 내지 제 n/2개의 데이터전극들(D1 내지 Dn/2)이 형성된다. 우측반(64)에는 제 n/2+1 내지 제 n개의 데이터전극들(Dn/2+1 내지 Dn)이 형성된다. 좌측반(62) 및 우측반(64)에 형성되어 있는 데이터전극들(D)은 기수번째 라인과 우수번째 라인으로 분할되어 구동된다.
동작과정을 상세히 설명하면, 먼저 좌측반(62) 및 우측반(64)에 형성되어 있는 제 1 스캔전극들(S1,S1')에 스캔펄스가 공급된다. 제 1 스캔전극들(S1,S1')에 공급되는 스캔펄스에 동기되어 제 1 및 제 n/2+1 데이터전극들(D1,Dn/2+1)에는 데이터펄스가 공급된다. 이때, 스캔펄스 및 데이터펄스가 공급된 화소셀들에서 전자가 방출되어 화상을 표시하게 된다.
이후 이와 같은 과정을 반복하여 좌측반(62) 및 우측반(64)에 형성되어 있는 제 m 스캔전극들(Sm,Sm')까지 순차적으로 스캔펄스 및 데이터펄스가 인가되어 화상을 표시하게 된다. 화상이 표시된 후 좌측반(62) 및 우측반(64)에 형성되어 있는 스캔전극들(S,S')에 리셋펄스가 인가되어 화소셀들에 충전된 전하들이 제거된다.
즉, 본 발명에서는 패널(60)을 좌측반(62)과 우측반(64)으로 분할하여 구동함으로써 커패시턴스를 저감할 수 있다. 예를 들어, 1920 ×480의 패널(60)에서 좌측반(62)의 각 스캔전극들(S)에는 960개의 화소셀들이 형성되고 우측반(64)의 각 스캔전극들(S')에도 960개의 화소셀이 형성된다. 따라서, 스캔펄스 및 데이터펄스가 인가될 때 좌측반(62) 및 우측반(64)의 스캔전극들(S,S')은 960개의 화소셀들의 커패시턴스 값을 갖게된다. 즉, 본 발명에서는 종래의 평면형 FED에 비해 절반의 커패시턴스 값을 갖게된다. 이와 같이 커패시턴스 값이 낮아지기 때문에 본 발명에서는 고속구동이 가능하다.
도 9는 본 발명의 평면형 전계 방출 표시장치의 구동부를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 평면형 전계 방출 표시장치의 구동부는 패널(60)과, 데이터전극들(D)을 구동하기 위한 제 1 내지 제 4 데이터 구동부(74,76,78,80)와, 스캔전극들(S,S')을 구동하기 위한 제 1 및 제 2 스캔 구동부(82,84)와, 기수번째 데이터가 일시 저장되는 제 1 프레임 메모리(68)와, 우수번째 데이터가 일시 저장되는 제 2 프레임 메모리(70)와, 제 1 및 제 2 스캔 구동부(82,84)의 타이밍을 제어하기 위한 스캔 타이밍 제어부(72)와, 외부로부터 입력신호를 입력받는 제어부(66)를 구비한다.
제 1 데이터 구동부(74)는 좌측반(62)에 형성되어 있는 기수번째 데이터전극들(D1,D3,…,Dn/2-1)을 구동시킨다. 제 3 데이터 구동부(76)는 우측반(64)에 형성되어 있는 기수번째 데이터전극들(Dn/2+1,Dn/2+3,…,Dn-1)을 구동시킨다. 제 2 데이터 구동부(78)는 좌측반(62)에 형성되어 있는 우수번째 데이터전극들(D2,D4,…,Dn/2)을 구동시킨다. 제 4 데이터 구동부(80)는 우측반(64)에 형성되어 있는 우수번째 데이터전극들(Dn/2+2,Dn/2+4,…,Dn)을 구동시킨다.
제 1 스캔 구동부(82)는 좌측반(62)에 형성되어 있는 스캔전극들(S)을 구동시킨다. 제 2 스캔 구동부(84)는 우측반(64)에 형성되어 있는 스캔전극들(S')을 구동시킨다.
제 1 프레임 메모리(68)는 기수번째 데이터를 일시 저장함과 아울러 저장된 데이터를 제 1 및 제 3 데이터 구동부(74,76)로 공급한다. 제 2 프레임 메모리(70)는 우수번째 데이터를 일시 저장함과 아울러 저장된 데이터를 제 2 및 제 4 데이터 구동부(78,80)로 공급한다.
스캔 타이밍 제어부(72)는 제 1 및 제 2 스캔 구동부(82,84)의 구동 타이밍을 제어한다. 제어부(66)는 제 1 프레임 메모리(68), 제 2 프레임 메모리(70), 제 1 내지 제 4 데이터구동부(74,76,78,80)를 제어한다.
동작과정을 상세히 설명하면, 먼저 제어부(66)는 외부로부터 영상데이터 및 동기신호를 포함하는 입력신호를 입력받는다. 제어부(66)는 입력신호로부터 영상데이터 및 동기신호를 분리한다. 제어부(66)는 동기신호를 기준으로 제 1 제어신호, 제 2 제어신호 및 제 3 제어신호를 생성한다. 제 1 제어신호는 스캔 타이밍 제어부(72)로 공급된다. 제 2 제어신호는 제 1 및 제 3 데이터 구동부(74,76)로 공급된다. 제 3 제어신호는 제 2 및 제 4 데이터 구동부(78,80)로 공급된다. 제어부(66)에서 분리된 영상데이터 중 기수 데이터는 제 1 프레임 메모리(68)에 일시 저장되고, 우수 데이터는 제 2 프레임 메모리(70)에 일시 저장된다.
제 1 프레임 메모리(68)에 저장된 기수 데이터는 도시되지 않은 클럭신호에 동기되어 제 1 및 제 3 데이터 구동부(74,76)로 전송된다. 제 2 프레임 메모리(70)에 저장된 우수 데이터는 도시되지 않은 클럭신호에 동기되어 제 2 및 제 4 데이터 구동부(78,80)로 전송된다.
제 1 데이터 구동부(74)는 제 2 제어신호에 응답하여 좌측반(62)에 형성되어 있는 기수번째 데이터전극들((D1,D3,…,Dn/2-1)에 기수 데이터를 공급한다. 제 3 데이터 구동부(76)는 제 2 제어신호에 응답하여 우측반(64)에 형성되어 있는 기수번째 데이터전극들(Dn/2+1,Dn/2+3,…,Dn-1)에 기수 데이터를 공급한다.
제 2 데이터 구동부(78)는 제 3 제어신호에 응답하여 좌측반(62)에 형성되어 있는 우수번째 데이터전극들(D2,D4,…,Dn/2)에 우수 데이터를 공급한다. 제 4 데이터 구동부(80)는 제 3 제어신호에 응답하여 우측반(64)에 형성되어 있는 우수번째 데이터전극들(Dn/2+2,Dn/2+4,…,Dn)에 우수 데이터를 공급한다.
스캔 타이밍 제어부(72)는 제 1 제어신호에 응답하여 제 1 및 제 2 스캔 구동부(82,84)를 구동시킨다. 이때, 제 1 및 제 2 스캔 구동부(82,84)와 제 1 내지제 4 데이터 구동부(74,76,78,80)의 구동 타이밍은 동기된다. 즉, 제 1 및 제 2 스캔 구동부(82,84)는 제 1 내지 제 4 데이터 구동부(74,76,78,80)로 부터 데이터전극들(D)로 공급되는 데이터펄스와 동기되도록 스캔전극들(S,S')로 스캔펄스를 공급한다.
한편, 1920 ×480의 평면형 FED를 구동할 경우 본 발명의 제 1 내지 제 4 데이터 구동부(74,76,78,80) 각각에는 480개의 데이터핀이 형성된다. 즉, 본 발명에서는 하나의 구동부에 형성되는 데이터핀이 종래에 비해 저감되기 때문에 높은 해상도를 가지는 평면형 FED를 어려움없이 제작할 수 있다.
상술한 바와 같이, 본 발명에 따른 평판 디스플레이 패널 및 그 구동방법에 의하면 패널을 우측반과 좌측반으로 분할하여 구동한다. 우측반에는 제 1 내지 제 n/2개의 데이터전극들이 형성되고, 좌측반에는 제 n/2+1 내지 제 n 개의 데이터전극들이 형성된다. 즉, 본 발명에서는 패널의 수직으로 분할구동함으로써 스캔전극을 따라 형성되는 화소셀의 커패시턴스를 저감할 수 있고, 이에 따라 고속구동이 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 화상이 표시되는 패널을 구비하는 평판 디스플레이 패널의 구동방법에 있어서,
    상기 패널을 수직으로 분할하여 형성되는 상기 패널의 좌측반을 구동하는 단계와,
    상기 패널을 수직으로 분할하여 형성되는 상기 패널의 우측반을 구동하는 단계를 포함하는 것을 특징으로 하는 평판 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 패널의 좌측반과 상기 패널의 우측반은 동시에 구동되는 것을 특징으로 하는 평판 디스플레이 패널의 구동방법.
  3. 제 1 항에 있어서,
    상기 좌측반과 상기 우측반은 전기적으로 절연되는 것을 특징으로 하는 평판 디스플레이 패널의 구동방법.
  4. 데이터전극들과,
    상기 데이터전극들과 교차되는 방향으로 패널의 좌측반에 형성되는 제 1 스캔전극들과,
    상기 데이터전극들과 교차되는 방향으로 상기 제 1 스캔전극들과 대응되도록 패널의 우측반에 형성되는 제 2 스캔전극들을 구비하는 것을 특징으로 하는 평판 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 제 1 스캔전극들과 제 2 스캔전극들은 전기적으로 절연되는 되는 것을 특징으로 하는 평판 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 좌측반에는 제 1 내지 제 n/2 (n은 0이상의 정수)개의 데이터전극들이 형성되고,
    상기 우측반에는 제 n/2+1 내지 제 n 개의 데이터전극들이 형성되는 것을 특징으로 하는 평판 디스플레이 패널.
  7. 제 4 항에 있어서,
    상기 제 1 스캔전극들을 구동하기 위한 제 1 스캔 구동부와,
    상기 제 2 스캔전극들을 구동하기 위한 제 2 스캔 구동부와,
    상기 좌측반에 형성되어 있는 기수번째 데이터전극들에 기수 데이터를 공급하기 위한 제 1 데이터 구동부와,
    상기 좌측반에 형성되어 있는 우수번째 데이터전극들에 우수 데이터를 공급하기 위한 제 2 데이터 구동부와,
    상기 우측반에 형성되어 있는 기수번째 데이터전극들에 기수 데이터를 공급하기 위한 제 3 데이터 구동부와,
    상기 우측반에 형성되어 있는 우수번째 데이터전극들에 우수 데이터를 공급하기 위한 제 4 데이터 구동부를 구비하는 것을 특징으로 하는 평판 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 스캔 구동부의 구동 타이밍을 제어하기 위한 스캔 타이밍 제어부와,
    상기 기수 데이터가 저장되는 제 1 프레임 메모리와,
    상기 우수 데이터가 저장되는 제 2 프레임 메모리와,
    상기 제 1 및 제 2 프레임 메모리로 상기 기수 데이터 및 우수 데이터를 공급함과 아울러 상기 제 1 내지 제 4 데이터 구동부 및 스캔 타이밍 제어부를 제어하기 위한 제어신호들을 공급하기 위한 제어부를 구비하는 것을 특징으로 하는 평판 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 제어부는 상기 제 1 및 제 3 데이터 구동부를 구동시키기 위한 제 1 제어신호를 공급하고, 상기 제 1 제어신호와 동기되도록 상기 제 2 및 제 4 데이터구동부를 구동시키기 위한 제 2 제어신호를 공급하며 상기 제 1 내지 제 4 데이터 구동부에 데이터펄스가 공급될 때 상기 제 1 및 제 2 스캔 구동부에서 스캔펄스가 공급될 수 있도록 상기 스캔 타이밍 제어부로 제 3 제어신호를 공급하는 것을 특징으로 하는 평판 디스플레이 패널.
KR1020010015241A 2001-03-20 2001-03-23 평판 디스플레이 패널 및 그 구동방법 KR20020075061A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010015241A KR20020075061A (ko) 2001-03-23 2001-03-23 평판 디스플레이 패널 및 그 구동방법
US10/100,081 US7057586B2 (en) 2001-03-20 2002-03-19 Flat panel display and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015241A KR20020075061A (ko) 2001-03-23 2001-03-23 평판 디스플레이 패널 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20020075061A true KR20020075061A (ko) 2002-10-04

Family

ID=27698492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015241A KR20020075061A (ko) 2001-03-20 2001-03-23 평판 디스플레이 패널 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20020075061A (ko)

Similar Documents

Publication Publication Date Title
US7057586B2 (en) Flat panel display and operation method thereof
JPH10319900A (ja) プラズマディスプレイ装置の駆動方法
KR100447117B1 (ko) 평판 디스플레이 패널
KR100448478B1 (ko) 평면형 전계 방출소자 및 그 구동방법
KR20030008692A (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR20020075061A (ko) 평판 디스플레이 패널 및 그 구동방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100342831B1 (ko) 전계 방출 표시소자와 그의 구동장치 및 방법
KR100352977B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100415614B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100475159B1 (ko) 평면형 전계방출표시소자와 그의 구동방법 및 장치
KR100509757B1 (ko) 평면 전계방출 표시소자 및 그 구동방법
KR100747358B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100727304B1 (ko) 전계방출표시소자의 구동방법
KR100415602B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100415601B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR20020014551A (ko) 전계 방출 표시소자 및 그 구동방법
KR100565729B1 (ko) 전계방출 표시소자 및 그 구동방법
KR100322607B1 (ko) 단순 매트릭스형 표시장치의 구동 방법 및 장치
KR20060124028A (ko) 전자 방출 표시장치 및 그 구동 방법
KR20000019654A (ko) 전계방출 표시장치의 구동방법
KR100421481B1 (ko) 평면 전계방출 표시소자
KR100658339B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR100293513B1 (ko) 전계방출표시장치의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application