KR20020072654A - Method of forming a metal gate - Google Patents
Method of forming a metal gate Download PDFInfo
- Publication number
- KR20020072654A KR20020072654A KR1020010012600A KR20010012600A KR20020072654A KR 20020072654 A KR20020072654 A KR 20020072654A KR 1020010012600 A KR1020010012600 A KR 1020010012600A KR 20010012600 A KR20010012600 A KR 20010012600A KR 20020072654 A KR20020072654 A KR 20020072654A
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- metal
- selective oxidation
- gas
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 금속 게이트 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a metal gate forming method.
반도체 제조 공정에서 모스 트랜지스터의 게이트 전극은 일정한 두께를 가지는 도전성 막질을 반도체 기판 상에 형성하여 일정한 모양으로 식각하여 형성한다. 통상적으로 사용되는 게이트 전극 물질은 게이트 산화막에 대해서 고온에서 우수한 계면 특성을 가지는 폴리실리콘이 사용된다. 하지만, 반도체 소자가 경제적인 관점에서 점점 고집적화함에 따라 통상적인 폴리실리콘 게이트 전극으로는 고집적화 추세에 부응하여 적당한 동작 속도 및 게이트 전극의 면저항을 만족시킬 수가 없게 되었다. 이에 따라 최근 폴리실리콘 상부에 고융점 금속, 예를 들면, 텅스텐 등을 적층하여 금속 게이트 전극을 형성하고 있다.In the semiconductor manufacturing process, the gate electrode of the MOS transistor is formed by etching a conductive film having a predetermined thickness on a semiconductor substrate in a predetermined shape. As the commonly used gate electrode material, polysilicon having excellent interfacial properties at high temperature with respect to the gate oxide film is used. However, as the semiconductor devices are increasingly integrated from an economical point of view, conventional polysilicon gate electrodes are unable to satisfy the proper integration speed and sheet resistance of the gate electrodes in response to the trend of high integration. Accordingly, a metal gate electrode is formed by laminating a high melting point metal, for example, tungsten, on top of polysilicon.
하지만 금속 게이트 전극으로 사용되는 텅스텐 등은 산화가 매우 잘되어 이상 산화(abnormal oxidation)가 일어나 여러 가지 문제점을 발생시키고 있다.However, tungsten or the like used as the metal gate electrode is very well oxidized, causing abnormal oxidation to cause various problems.
도 1a 및 도 1b 그리고 도 2a 및 도 2b는 종래 금속 게이트 형성 방법에 따른 이상 산화 및 위스커 발생을 설명하기 위한 단면도이다.1A and 1B and FIGS. 2A and 2B are cross-sectional views illustrating abnormal oxidation and whisker generation according to a conventional metal gate forming method.
먼저 도 1을 참조하면, 반도체 기판(10) 상에 게이트 산화막(12)이 형성된다. 상기 게이트 산화막(12) 상에 폴리실리콘막(14), 텅스텐막(16) 및 게이트 캡핑막(18)이 순차적으로 형성된다. 비록 도면에는 도시하지 않았지만, 상기 폴리실리콘막(14) 및 상기 텅스텐막(16) 사이에는 이들 사이의 반응을 방지하기 위한 도전성 장벽막이 더 형성된다. 어어서 상기 적층된 막질들(18,16,14, 12)을 식각하여 금속 게이트 전극 패턴(20)을 형성한다. 이때, 식각에 따른 손상(참조번호 22) 및 게이트 산화막의 신뢰성을 확보하기 위해 통상적으로 산화 공정이 진행된다. 이때 실리콘막(14) 측벽에 산화막(120a)이 얇게 형성된다. 하지만 텅스텐은 실리콘에 비해서 산화 속도가 월등히 크기 때문에 도 1b에 도시된 바와 같이 이상 산화(abnormal oxydation, 12b)가 일어난다. 이럴 경우, 후속 측벽 스페이서 형성 공정에서 이상 산화가 일어난 부분에 제대로 스페이서가 형성되지 못하여 후속 열처리 공정 등에서 이곳을 통해 또한 산화가 일어나거나, 스페이서 실리콘 질화막 증착시 위스커가 발생할 수 있다.First, referring to FIG. 1, a gate oxide film 12 is formed on a semiconductor substrate 10. The polysilicon film 14, the tungsten film 16, and the gate capping film 18 are sequentially formed on the gate oxide film 12. Although not shown in the figure, a conductive barrier film is further formed between the polysilicon film 14 and the tungsten film 16 to prevent a reaction therebetween. For example, the stacked film layers 18, 16, 14, and 12 are etched to form the metal gate electrode pattern 20. At this time, an oxidation process is usually performed to ensure damage due to etching (reference numeral 22) and reliability of the gate oxide film. In this case, a thin oxide film 120a is formed on the sidewall of the silicon film 14. However, since tungsten has a much higher oxidation rate than silicon, as shown in FIG. 1B, abnormal oxidation (12b) occurs. In this case, the spacer may not be properly formed in a portion where abnormal oxidation has occurred in the subsequent sidewall spacer forming process, and oxidation may occur through the subsequent heat treatment process, or a whisker may be generated when the spacer silicon nitride film is deposited.
따라서 상기와 같은 금속 게이트 전극에서 발생되는 이상 산화를 방지하기 위해 선택적 산화 공정이 널리 사용되고 있다. 선택적 산화 공정(selective oxidation)은 게이트 식각후 게이트 산화막의 신뢰성 확보 및 식각 손상을 치유하기 위해 실리콘에 대해서만 선택적으로 산화시키고 금속에 대해서는 산화를 시키는 않는 공정으로 산소 가스 및 수소 가스를 제어하여 결국 수증기 및 수소 가스의 분압을 조절하여 선택적으로 실리콘을 산화 시킨다.Therefore, the selective oxidation process is widely used to prevent abnormal oxidation generated in the metal gate electrode as described above. Selective oxidation is a process that selectively oxidizes only silicon and does not oxidize metals in order to ensure the reliability of the gate oxide layer and etch damage after the gate etch. The partial pressure of hydrogen gas is adjusted to selectively oxidize silicon.
예를 들어 습식 수소 산화(wet hydrogen oxydation) 같은 선택적 산화 공정은 아래와 같은 화학 반응을 제어함으로써 실리콘만을 산화하고 있다.For example, selective oxidation processes such as wet hydrogen oxydation oxidize only silicon by controlling the following chemical reactions.
Si + 2H2O ↔SiO2+ 2H2---(1)Si + 2H 2 O ↔SiO 2 + 2H 2 --- (1)
W + 3H2O ↔WO3+ 3H2-----(2)W + 3H 2 O ↔WO 3 + 3H 2 ----- (2)
즉, 적절하게 수증기 및 수소 가스 분압을 조절하여 상기 반응식 (1)에서는 평형상태에서의 반응이 오른쪽으로 향하게 하고, 반응식 (2)에서는 왼쪽으로 향하게 하여 텅스텐의 산화를 방지한다.That is, by appropriately adjusting the partial pressure of water vapor and hydrogen gas, the reaction in the equilibrium state is directed to the right side in the reaction formula (1), and the left side in the reaction formula (2) to prevent the oxidation of tungsten.
하지만 실리콘만이 산화하도록 수증기 및 수소 가스의 분압을 조절하기는 매우 어려우며 따라서 도 2a에 나타나 바와 같이 어느 정도의 텅스텐은 산화한다. 또한 이렇게 형성된 텅스텐 산화막(12c)은 후속 반도체 제조 공정 중의 여러 열처리 단계에서 열적 에너지(thermal energy)에 기인하여 도 2b에 도시된 바와 같이 위스커 (whisker, 24)를 형성하게 된다. 이러한 위스커(24)는 인접한 게이트 전극 사이에 전기적인 쇼트를 유발하게 된다.However, it is very difficult to control the partial pressures of water vapor and hydrogen gas so that only silicon oxidizes, so that some amount of tungsten oxidizes as shown in FIG. In addition, the thus formed tungsten oxide film 12c forms a whisker 24 as shown in FIG. 2B due to thermal energy at various heat treatment steps in subsequent semiconductor manufacturing processes. This whisker 24 causes an electrical short between adjacent gate electrodes.
위스커(24)의 발생은 텅스텐 산화막(12c) 표면의 비정질 상태(amorphous phase)와 위스커를 발생시키는 핵형성(nucleation)이 존재하기 때문이다. 따라서 후속 열처리 공정에서 열적 에너지에 의해 비정질 상태 때문에 상기 텅스텐 산화막(12c)의 표면 운동성(surface mobility)이 증가하고 또한 이들이 핵형성 자리로 이동을 하여 그곳에서 결정화하고 이러한 과정이 반복되어 위스커가 발생한다.The whisker 24 is generated due to an amorphous phase of the surface of the tungsten oxide film 12c and nucleation that generates the whisker. Therefore, the surface mobility of the tungsten oxide film 12c is increased due to the amorphous state by thermal energy in the subsequent heat treatment process, and they move to the nucleation site and crystallize there, and the whisker is generated by repeating this process. .
따라서 본 발명은 상술한 제반 문제점을 해결하기 위해 제안 된 것으로서, 선택적 산화 공정이후, 텅스텐 산화막의 결함을 치유하여 핵형성을 억제하고 또한 표면 운동성을 억제하여 위스커 발생을 방지함으로써 신뢰성있는 금속 게이트 전극을 형성하는 방법을 제공하는 데 그 목적이 있다.Therefore, the present invention has been proposed to solve the above-mentioned problems, and after the selective oxidation process, it is possible to cure defects in the tungsten oxide film to suppress nucleation and also to suppress surface motility to prevent whisker generation. The purpose is to provide a method of forming.
도 1a 및 도 1b는 종래 금속 게이트 형성 방법에 따른 문제점을 설명하기 위한 반도체 기판의 단면도이다.1A and 1B are cross-sectional views of a semiconductor substrate for explaining a problem according to a conventional metal gate forming method.
도 2a 및 도 2b는 종래 또 다른 금속 게이트 형성 방법에 따른 문제점을 설명하기 위한 반도체 기판의 단면도이다.2A and 2B are cross-sectional views of a semiconductor substrate for explaining a problem according to another method of forming a metal gate.
도 3a 및 도 3b는 본 발명에 따른 금속 게이트 형성 방법을 설명하기 위한 공정 순서에 따른 반도체 기판의 단면도이다.3A and 3B are cross-sectional views of a semiconductor substrate according to a process sequence for explaining a metal gate forming method according to the present invention.
도 4a 종래 게이트 패턴 형성후 선택적 산화 공정을 진행한 후의 반도체 기판의 전자투과 현미경 사진이다.4A is an electron transmission micrograph of a semiconductor substrate after a selective oxidation process is performed after forming a conventional gate pattern.
도 4b는 본 발명에 따른 게이트 패턴 형성후 선택적 산화 공정을 진행한 후의 반도체 기판의 전자투과 현미경 사진이다.4B is an electron transmission micrograph of a semiconductor substrate after a selective oxidation process after forming a gate pattern according to the present invention.
도 5a는 도 4a의 반도체 기판에 대해 열처리를 진행한 후의 반도체 기판의 전자투과 현미경 사진이다.FIG. 5A is an electron transmission micrograph of a semiconductor substrate after heat treatment of the semiconductor substrate of FIG. 4A.
도 5b는 도 4b의 반도체 기판에 대해 열처리를 진행한 후의 반도체 기판의 전자투과 현미경 사진이다.FIG. 5B is an electron transmission micrograph of the semiconductor substrate after heat treatment of the semiconductor substrate of FIG. 4B.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100 : 반도체 기판120 : 게이트 산화막100 semiconductor substrate 120 gate oxide film
140 : 폴리실리콘150 : 도전성 장벽막140: polysilicon 150: conductive barrier film
160 : 금속막180 : 게이트 캡핑막160: metal film 180: gate capping film
200 : 게이트 패턴200: gate pattern
(구성)(Configuration)
상술한 기술적 과제를 해결하기 위한 본 발명에 따른 금속 게이트 형성 방법은, 게이트 식각후 진행되는 선택적 산화 공정 이후에 위스커를 방지하기 위한 열처리 공정을 진행하는 것을 특징으로 한다.The metal gate forming method according to the present invention for solving the above technical problem is characterized in that the heat treatment process for preventing the whisker after the selective oxidation process proceeds after the gate etching.
상기 열처리는 상기 선택적 산화 공정으로 형성되는 금속 산화막의 표면 이동도를 억제하고 위스커 핵형성을 방지한다.The heat treatment suppresses the surface mobility of the metal oxide film formed by the selective oxidation process and prevents whisker nucleation.
또한 상기 열처리는 수소 원자에의한 환원반응에 의해서 상기 금속 산화막을 일부 제거하기도 한다.In addition, the heat treatment may partially remove the metal oxide film by a reduction reaction by hydrogen atoms.
좀 더 구체적으로 상기 열처리는 수소 원자를 함유하는 가스 분위기에서 진행한다. 적합한 가스로는 수소, 암모니아 또는 이들의 혼합 가스 중 어느 하나 이상을 사용한다. 수소 원자를 함유하는 가스가 상기 금속 산화막 내에 침투하여 핵형성 자리를 제공하는 막질 결함 등을 치유하고 또한 그곳에 머물러 막질의 표면 이동을 방해하는 물리적 장애물로 작용한다.More specifically, the heat treatment is performed in a gas atmosphere containing hydrogen atoms. Suitable gases include any one or more of hydrogen, ammonia or mixtures thereof. Gases containing hydrogen atoms penetrate into the metal oxide film to heal film defects and the like that provide nucleation sites, and also act as physical obstacles that remain there to hinder the surface movement of the film.
바람직한 실시예에 있어서, 열처리 공정 균일도를 향상시키기 위해 질소 가스 또는 아르곤 가스를 더 추가할 수 있다.In a preferred embodiment, nitrogen gas or argon gas may be further added to improve the uniformity of the heat treatment process.
(실시예)(Example)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 및 도 3b 본 발명의 실시예에 따른 따른 금속 게이트 형성 방법을 설명하기 위한 단면도이다.3A and 3B are cross-sectional views illustrating a method of forming a metal gate in accordance with an embodiment of the present invention.
본 발명은 금속 게이트 형성에 관한 것으로서, 게이트 산화막 형성 이전까지 통상적으로 진행되는 공정, 예를 들어 소자 분리 공정, 웰 형성, 이온 주입 공정 등에 관하여는 설명을 생략한다.The present invention relates to the formation of a metal gate, and a description thereof will be omitted for a process that normally proceeds before forming a gate oxide layer, for example, a device isolation process, a well formation, an ion implantation process, and the like.
먼저 도 3a를 참조하면, 반도체 기판(100) 상에 게이트 절연막(120)이 통상적인 방법으로 형성된다. 열산화 공정 또는 화학적 기상증착 공정을 통해 형성한다. 이어서, 게이트 전극 물질로 폴리실리콘막(140), 장벽 금속막(150) 및 금속막(160) 그리고 게이트 캡핑막(180)을 차례로 형성한다. 예를 들어 상기 장벽 금속막(150)은 텅스텐 질화막으로 형성하고 상기 금속막(160)은 텅스텐으로 형성하고 상기 캡핑막(180)은 실리콘 질화막으로 형성한다. 상기 장벽 금속막(150)은 상기 폴리실리콘막(140) 및 상기 금속막인 텅스텐 사이의 반응을 방지하기 위한 것이다. 상기 금속막(160)으로 텅스텐 이외에 고융점 금속을 사용할 수 있으며, 상기 장벽막(150)으로 티타늄 질화막을 사용할 수 있다.Referring first to FIG. 3A, a gate insulating film 120 is formed on a semiconductor substrate 100 in a conventional manner. Formed through thermal oxidation process or chemical vapor deposition process. Subsequently, the polysilicon layer 140, the barrier metal layer 150, the metal layer 160, and the gate capping layer 180 are sequentially formed of the gate electrode material. For example, the barrier metal layer 150 is formed of a tungsten nitride layer, the metal layer 160 is formed of tungsten, and the capping layer 180 is formed of a silicon nitride layer. The barrier metal film 150 is for preventing a reaction between the polysilicon film 140 and the metal film tungsten. In addition to tungsten, a high melting point metal may be used as the metal layer 160, and a titanium nitride layer may be used as the barrier layer 150.
다음 상기 적층된 막질들(180, 160, 150, 140, 120)을 사진 공정을 통해 식각하여 게이트 패턴(200)을 형성한다. 다음 게이트 패턴(200) 형성을 위한 식각 공정의 손상을 제거하고 게이트 산화막의 신뢰성을 확보하기 위해 열산화 공정을진행한다. 이때, 금속막(160)의 산화는 최소화하면서 노출된 반도체 기판 표면에 산화막을 형성하기 위해 실리콘에 대한 선택적 산화 공정이 진행된다.Next, the stacked layers 180, 160, 150, 140, and 120 are etched through a photo process to form a gate pattern 200. Next, a thermal oxidation process is performed to remove the damage of the etching process for forming the gate pattern 200 and to ensure the reliability of the gate oxide layer. At this time, a selective oxidation process for silicon is performed to form an oxide film on the exposed surface of the semiconductor substrate while minimizing oxidation of the metal film 160.
이때, 상기 실리콘에 대한 선택적 산화 공정이 완전하지 못하기 때문에, 상기 폴리실리콘(140) 측벽에 실리콘 산화막(120a)이 형성될 뿐만 아니라, 상기 금속막(160) 측벽에도 얇게 금속 산화막(120b)이 형성된다(도 3b 참조).At this time, since the selective oxidation process for the silicon is not complete, the silicon oxide film 120a is formed on the sidewall of the polysilicon 140, and the metal oxide film 120b is thinly formed on the sidewall of the metal film 160. Formed (see FIG. 3B).
따라서, 상기 금속 산화막(120b)이 후속 여러 단계의 열처리 공정에서 위스커가 발생하는 것을 방지하기 위한 위스커 방지 열처리 공정이 진행된다. 위스커를 방지하기 위해 위스커 발생 원인인 위스커 핵형성을 억제하고 또한 금속 산화막의 표면 이동도를 억제하는 것이 필요하다. 다른 방법으로 상기 금속 산화막(120b)을 환원시켜 이를 제거할 수도 있다.Therefore, the whisker prevention heat treatment process is performed to prevent the whiskers from occurring in the subsequent heat treatment process of the metal oxide film 120b. In order to prevent the whiskers, it is necessary to suppress the whisker nucleation which is the cause of whiskers and also to suppress the surface mobility of the metal oxide film. Alternatively, the metal oxide film 120b may be reduced to remove it.
이를 위해 수소 원자를 함유하는 가스를 사용하여 위스커 방지 열처리를 진행한다. 수소 원자를 함유하는 가스로는 수소 가스, 암모니아 가스 또는 이들의 혼합가스를 사용할 수 있다. 상기 열처리로 인해 수소 원자를 함유하는 가스가 상기 금속 산화막(120b)에 침투하여 핵형성 자리를 제공하는 막질 결함 등을 치유하거나 또는 상기 금속 산화막(120b) 막질 자체 내에 존재하여 표면 이동를 방해하는 물리적 장애물로서 작용하게 된다. 이에 따라 후속 열처리 공정에서 위스커의 발생을 억제한다.To this end, anti-whisker heat treatment is performed using a gas containing hydrogen atoms. As a gas containing a hydrogen atom, hydrogen gas, ammonia gas, or a mixed gas thereof can be used. Due to the heat treatment, a gas containing a hydrogen atom penetrates the metal oxide film 120b to heal a film defect such as providing a nucleation site, or exists in the metal oxide film 120b itself, thereby preventing physical movement. Act as. This suppresses the occurrence of whiskers in subsequent heat treatment processes.
더 바람직하게는 상기 수소 원자를 함유하는 가스가 균일하게 막질내에 침투하도록 불활성 가스인 질소 가스 또는 아르곤 가스 등을 더 첨가할 수 있다.More preferably, nitrogen gas or argon gas, which is an inert gas, may be further added so that the gas containing the hydrogen atom uniformly penetrates into the membrane.
상기 열처리 온도는 약 100℃에서 약 1200℃ 범위이다.The heat treatment temperature ranges from about 100 ° C to about 1200 ° C.
도 4 및 도 5를 참조하여 본 발명에 따른 효과를 살펴본다.With reference to Figures 4 and 5 looks at the effect of the present invention.
도 4a 종래 게이트 패턴 형성후 선택적 산화 공정을 진행한 후의 반도체 기판의 전자투과 현미경 사진이며, 도 4b는 본 발명에 따른 게이트 패턴 형성후 선택적 산화 공정을 진행한 후의 반도체 기판의 전자투과 현미경 사진이다. 실험에서 금속 게이트 전극으로 폴리실리콘-텅스텐 질화막-텅스텐막의 적층막을 사용하였다. 한편, 도 5a는 도 4a의 반도체 기판에 대해 열처리를 진행한 후의 반도체 기판의 전자투과 현미경 사진이며, 도 5b는 도 4b의 반도체 기판에 대해 열처리를 진행한 후의 반도체 기판의 전자투과 현미경 사진이다.Figure 4a is a transmission electron micrograph of a semiconductor substrate after the selective oxidation process after the conventional gate pattern formation, Figure 4b is an electron transmission micrograph of the semiconductor substrate after the selective oxidation process after the gate pattern formation according to the present invention. In the experiment, a laminated film of a polysilicon-tungsten nitride film-tungsten film was used as the metal gate electrode. 5A is an electron transmission micrograph of a semiconductor substrate after heat treatment of the semiconductor substrate of FIG. 4A, and FIG. 5B is an electron transmission micrograph of a semiconductor substrate after heat treatment of the semiconductor substrate of FIG. 4B.
먼저 도 4a를 참조하면, 종래 방법에 따라 게이트 패턴 형성후 선택적 산화 공정을 약 1000℃에서 진행 한 후 질소 분위기에서 열처리를 진행해 보았다. 그 결과 도 5a에 도시된 바와 같이 텅스텐막 산화막에 위스커가 발생하여 인접한 게이트 패턴 사이에 전기적 브리지가 형성됨을 알 수 있었다.First, referring to FIG. 4A, after the gate pattern is formed according to the conventional method, the selective oxidation process is performed at about 1000 ° C., and then heat treatment is performed in a nitrogen atmosphere. As a result, as shown in FIG. 5A, whiskers were generated in the tungsten oxide film, thereby forming an electrical bridge between adjacent gate patterns.
한편, 도 4b를 참조하여, 본 발명에 따라 게이트 패턴 형성 후 1000℃에서 선택적 산화 공정을 진행하고 이어서 암모니아 분위기에서 약 60초 동안 에서 위스커 방지 열처리 공정을 진행하였다. 이어서 위스커 발생 여부를 알아보기 위해 질소 분위기에서 약 60초간 열처리를 진행하였다. 그결과 도 5b에 도시된 바와 같이 텅스텐막에 위스커가 발생하지 않음을 확인할 수 있었다.Meanwhile, referring to FIG. 4B, after the gate pattern is formed, a selective oxidation process is performed at 1000 ° C., followed by a whisker preventing heat treatment process for about 60 seconds in an ammonia atmosphere. Subsequently, heat treatment was performed for about 60 seconds in a nitrogen atmosphere to determine whether whiskers occurred. As a result, it was confirmed that whiskers did not occur in the tungsten film as shown in FIG. 5B.
따라서 상술한 본 발명에 따르면, 선택적 산화 공정이후, 수소 원자를 함유하는 가스 분위기에서 열처리를 진행하여, 금속 산화막에 수소 원자를 침투시킴으로서, 위스커 발생 요건인 위스커 핵형성을 억제하거나 금속 산화막의 표면 이동도를 방해한다. 이로 인해 금속 게이트 공정에서 금속 산화막의 위스커 형성을 방지한다.Therefore, according to the present invention described above, after the selective oxidation process, heat treatment in a gas atmosphere containing hydrogen atoms to penetrate the hydrogen atoms into the metal oxide film, thereby suppressing whisker nucleation, which is a requirement for whisker generation, or surface movement of the metal oxide film. Obstruct the road. This prevents whisker formation of the metal oxide film in the metal gate process.
바람직한 실시예에 의거하여 본 발명이 기술되었지만, 본 발명의 범위는 여기에 한정되는 것은 아니다. 오히려, 다양한 변형 및 비슷한 배열들도 포함한다. 따라서 본 발명의 청구범위의 진정한 범위 및 사상은 다양한 변형 및 비슷한 배열을 포함할 수 있도록 가장 넓게 해석되어야 한다.Although the present invention has been described with reference to preferred embodiments, the scope of the present invention is not limited thereto. Rather, various modifications and similar arrangements are included. Thus, the true scope and spirit of the claims of the present invention should be construed broadly to encompass various modifications and similar arrangements.
Claims (10)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0012600A KR100441681B1 (en) | 2001-03-12 | 2001-03-12 | Method of forming a metal gate |
| TW090118389A TW508673B (en) | 2001-03-12 | 2001-07-27 | Method of forming metal gate |
| US10/011,843 US6960515B2 (en) | 2001-03-12 | 2001-12-04 | Method of forming a metal gate |
| JP2002028635A JP2002314076A (en) | 2001-03-12 | 2002-02-05 | Method of forming metal gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0012600A KR100441681B1 (en) | 2001-03-12 | 2001-03-12 | Method of forming a metal gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020072654A true KR20020072654A (en) | 2002-09-18 |
| KR100441681B1 KR100441681B1 (en) | 2004-07-27 |
Family
ID=19706771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0012600A KR100441681B1 (en) | 2001-03-12 | 2001-03-12 | Method of forming a metal gate |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6960515B2 (en) |
| JP (1) | JP2002314076A (en) |
| KR (1) | KR100441681B1 (en) |
| TW (1) | TW508673B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067408B2 (en) | 2002-12-30 | 2006-06-27 | Hynix Semiconductor Inc. | Method for releasing stress during semiconductor device fabrication |
| KR100933683B1 (en) * | 2003-06-30 | 2009-12-23 | 주식회사 하이닉스반도체 | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6877300A (en) * | 1999-09-14 | 2001-04-17 | Shionogi & Co., Ltd. | 2-imino-1,3-thiazine derivatives |
| TWI312536B (en) | 2003-07-23 | 2009-07-21 | Nanya Technology Corporatio | Method for fabricating semiconductor device having stack-gate structure |
| KR100616498B1 (en) * | 2003-07-26 | 2006-08-25 | 주식회사 하이닉스반도체 | Fabricating method of semiconductor device with poly/tungsten gate electrode |
| US7235497B2 (en) * | 2003-10-17 | 2007-06-26 | Micron Technology, Inc. | Selective oxidation methods and transistor fabrication methods |
| US7030431B2 (en) * | 2004-03-19 | 2006-04-18 | Nanya Technology Corp. | Metal gate with composite film stack |
| KR100586009B1 (en) * | 2004-05-31 | 2006-06-01 | 삼성전자주식회사 | Method of manufacturing a semiconductor device and apparatus for performing the method |
| US7517746B2 (en) * | 2007-04-24 | 2009-04-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof |
| US7951728B2 (en) | 2007-09-24 | 2011-05-31 | Applied Materials, Inc. | Method of improving oxide growth rate of selective oxidation processes |
| US20090269939A1 (en) * | 2008-04-25 | 2009-10-29 | Asm International, N.V. | Cyclical oxidation process |
| US9166020B2 (en) | 2011-03-01 | 2015-10-20 | United Microelectronics Corp. | Metal gate structure and manufacturing method thereof |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| US9384962B2 (en) | 2011-04-07 | 2016-07-05 | United Microelectronics Corp. | Oxygen treatment of replacement work-function metals in CMOS transistor gates |
| US8530980B2 (en) | 2011-04-27 | 2013-09-10 | United Microelectronics Corp. | Gate stack structure with etch stop layer and manufacturing process thereof |
| US8841733B2 (en) | 2011-05-17 | 2014-09-23 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| US9490342B2 (en) | 2011-06-16 | 2016-11-08 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US8673758B2 (en) | 2011-06-16 | 2014-03-18 | United Microelectronics Corp. | Structure of metal gate and fabrication method thereof |
| US8536038B2 (en) | 2011-06-21 | 2013-09-17 | United Microelectronics Corp. | Manufacturing method for metal gate using ion implantation |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| US8551876B2 (en) | 2011-08-18 | 2013-10-08 | United Microelectronics Corp. | Manufacturing method for semiconductor device having metal gate |
| US8872286B2 (en) | 2011-08-22 | 2014-10-28 | United Microelectronics Corp. | Metal gate structure and fabrication method thereof |
| US8691681B2 (en) | 2012-01-04 | 2014-04-08 | United Microelectronics Corp. | Semiconductor device having a metal gate and fabricating method thereof |
| US8860181B2 (en) | 2012-03-07 | 2014-10-14 | United Microelectronics Corp. | Thin film resistor structure |
| US9105623B2 (en) | 2012-05-25 | 2015-08-11 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US8975666B2 (en) | 2012-08-22 | 2015-03-10 | United Microelectronics Corp. | MOS transistor and process thereof |
| US9054172B2 (en) | 2012-12-05 | 2015-06-09 | United Microelectrnics Corp. | Semiconductor structure having contact plug and method of making the same |
| US8735269B1 (en) | 2013-01-15 | 2014-05-27 | United Microelectronics Corp. | Method for forming semiconductor structure having TiN layer |
| US9653300B2 (en) | 2013-04-16 | 2017-05-16 | United Microelectronics Corp. | Structure of metal gate structure and manufacturing method of the same |
| US9159798B2 (en) | 2013-05-03 | 2015-10-13 | United Microelectronics Corp. | Replacement gate process and device manufactured using the same |
| US9196542B2 (en) | 2013-05-22 | 2015-11-24 | United Microelectronics Corp. | Method for manufacturing semiconductor devices |
| US8921947B1 (en) | 2013-06-10 | 2014-12-30 | United Microelectronics Corp. | Multi-metal gate semiconductor device having triple diameter metal opening |
| US9105720B2 (en) | 2013-09-11 | 2015-08-11 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US20150069534A1 (en) | 2013-09-11 | 2015-03-12 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| US9196546B2 (en) | 2013-09-13 | 2015-11-24 | United Microelectronics Corp. | Metal gate transistor |
| US9231071B2 (en) | 2014-02-24 | 2016-01-05 | United Microelectronics Corp. | Semiconductor structure and manufacturing method of the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624736B2 (en) * | 1988-01-14 | 1997-06-25 | 株式会社東芝 | Method for manufacturing semiconductor device |
| JPH0636248A (en) * | 1992-07-16 | 1994-02-10 | Toshiba Corp | Head device |
| JP3242228B2 (en) * | 1993-02-12 | 2001-12-25 | 富士通株式会社 | Semiconductor integrated circuit with electrostatic protection circuit and layout design method thereof |
| US5342798A (en) * | 1993-11-23 | 1994-08-30 | Vlsi Technology, Inc. | Method for selective salicidation of source/drain regions of a transistor |
| JP3621151B2 (en) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US6326248B1 (en) * | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US5962904A (en) * | 1997-09-16 | 1999-10-05 | Micron Technology, Inc. | Gate electrode stack with diffusion barrier |
| US6265297B1 (en) * | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
-
2001
- 2001-03-12 KR KR10-2001-0012600A patent/KR100441681B1/en active IP Right Grant
- 2001-07-27 TW TW090118389A patent/TW508673B/en not_active IP Right Cessation
- 2001-12-04 US US10/011,843 patent/US6960515B2/en not_active Expired - Lifetime
-
2002
- 2002-02-05 JP JP2002028635A patent/JP2002314076A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067408B2 (en) | 2002-12-30 | 2006-06-27 | Hynix Semiconductor Inc. | Method for releasing stress during semiconductor device fabrication |
| KR100933683B1 (en) * | 2003-06-30 | 2009-12-23 | 주식회사 하이닉스반도체 | Selective Silicon Oxide Formation Method in Semiconductor Device Manufacturing Process with Tungsten and Silicon Coexistence |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314076A (en) | 2002-10-25 |
| TW508673B (en) | 2002-11-01 |
| US20020127888A1 (en) | 2002-09-12 |
| US6960515B2 (en) | 2005-11-01 |
| KR100441681B1 (en) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (en) | Method of forming a metal gate | |
| KR100586020B1 (en) | Method for forming a gate in semiconductor device | |
| JPH10173179A (en) | Semiconductor device and its manufacture | |
| KR100402389B1 (en) | Method of forming a metal gate | |
| KR100411025B1 (en) | Method of manufacturing a semiconductor device | |
| KR100756772B1 (en) | Method for manufacturing a transistor | |
| KR20010003998A (en) | Method of forming gate for semiconductor device | |
| KR100881736B1 (en) | Method of manufacturing semiconductor device | |
| KR100525119B1 (en) | Method of fabricating gate | |
| JP4585205B2 (en) | Manufacturing method of semiconductor device | |
| KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
| JPH08255766A (en) | Manufacture of semiconductor device | |
| KR20090000880A (en) | Method for fabricating gate in semicondutor device | |
| KR20050008050A (en) | Method for fabricating gate-electrode of semiconductor device using double hardmask | |
| KR100290778B1 (en) | Gate formation method of semiconductor device | |
| KR100844929B1 (en) | Method for fabricating semiconductor device having metal-gate electrode | |
| KR20030093445A (en) | Method for forming gate electrode of semiconductor device | |
| KR20030053658A (en) | Method For Manufacturing Semiconductor Devices | |
| KR100780778B1 (en) | Method of fabricating matal gate in semiconductor device | |
| KR20000039795A (en) | Method of forming gate electrode of semiconductor device | |
| KR20040001887A (en) | Fabricating method of semiconductor device with improved protection of notch of gate electrode | |
| KR20000042409A (en) | Method for forming a gate electrode of a semiconductor device | |
| KR20020017832A (en) | Method for forming gate electrode in semiconductor device | |
| KR980011871A (en) | Method for manufacturing a semiconductor device using a salicide process | |
| KR20060002127A (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 16 |