KR20020069434A - 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법 - Google Patents

인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법 Download PDF

Info

Publication number
KR20020069434A
KR20020069434A KR1020010009737A KR20010009737A KR20020069434A KR 20020069434 A KR20020069434 A KR 20020069434A KR 1020010009737 A KR1020010009737 A KR 1020010009737A KR 20010009737 A KR20010009737 A KR 20010009737A KR 20020069434 A KR20020069434 A KR 20020069434A
Authority
KR
South Korea
Prior art keywords
ipc
task
simulator
transmission
data
Prior art date
Application number
KR1020010009737A
Other languages
English (en)
Other versions
KR100399774B1 (ko
Inventor
유창수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0009737A priority Critical patent/KR100399774B1/ko
Publication of KR20020069434A publication Critical patent/KR20020069434A/ko
Application granted granted Critical
Publication of KR100399774B1 publication Critical patent/KR100399774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/32—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
    • H04M3/323—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges for the arrangements providing the connection (test connection, test call, call simulation)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
    • H04M3/242—Software testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 인터프로세서통신(Inter-processor Commnunication;IPC) 시뮬레이터에 의한 IPC최대성능 측정을 위해 IPC의 실제적인 데이터 송/수신에 근사하게 정합되는 형태로 IPC시뮬레이터에 의해 송신되는 송신데이터와 수신되는 응답수신데이터를 태스크처리하여 IPC성능측정치의 오차를 저감시키도록 된 인터프로세서통신 시뮬레이터의 태스크생성처리방법에 관한 것이다.
본 발명의 바람직한 실시예에 따르면, IPC시뮬레이터의 송신데이터의 시그널전송과 수신을 데이터의 송신/수신과 근사하게 정합시켜 태스크처리하여, 상기 IPC시뮬레이터의 송신태스크로부터 수신태스크측으로 일련의 시퀀스번호의 송신데이터를 연속적으로 전송하면 그 수신태스크측으로부터 상기 IPC시뮬레이터의 수신태스크로 상기 일련의 시퀀스번호에 대한 응답이 수신됨으로써 프로세스간 통신의 최대성능을 시뮬레이션하게 되며, 바람직하게 상기 송신태스크는 송신 시퀀스번호와 수신 시퀀스번호의 차이가 정의된 최대송신개수를 초과하지 않는 한도내에서 생성되도록 한 것이다.

Description

인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법{INTER-PROCESSOR COMMUNICATION SIMULATING METHOD INCLUDING NORMAL TASK SWITCHING FUNCTION}
본 발명은 인터프로세서통신 시뮬레이터의 태스크생성처리방법에 관한 것으로, 보다 상세하게는 전자식 교환기(예컨대 SDX/10A시스템)의 PP(PeripheralProcessor)에 사용되는 인터프로세서통신(Inter-Processor Communication;IPC)의 시뮬레이터에 의한 시뮬레이션에 적합한 태스크(Task)의 생성을 위한 인터프로세서통신 시뮬레이터의 태스크생성처리방법에 관한 것이다.
대표적인 통신시스템으로서 주지된 비동기전송모드(Asynchronous Transfer Mode)의 전자식 교환시스템(Electronic Switching System)은 다수의 가입자보드를 포함하여 구성되고, 각 가입자보드내에는 대개 다양한 통신제어기능을 행하는 최소한 하나 이상의 프로세서가 구비되는 바, 각 프로세서간 통신(즉, 인터프로세서통신; IPC)의 최적화는 해당하는 통신시스템의 성능을 결정할 정도로 중요한 요소이다.
따라서, 통신시스템으로서의 교환시스템에서 IPC는 시그널을 통한 프로세스 사이의 상호 작용이 상호 다른 프로세스에서 존재하는 경우에 발생되는 문제(예컨대 Ordering, Control flow, error detection/recovery)에 관한 기능을 제공하게 된다.
그 인터프로세서통신의 경우에 프로세서에 입력되는 데이터 및 최대처리메시지에 대한 오류의 검사는 프로세서에 탑재된 소프트웨어에서 시뮬레이션용 시그널을 생성하는 프로그램에 의해 그 프로세서에 대한 시뮬레이션을 실행하여 그 결과를 프로세서의 설계에 반영하게 된다.
종래부터 적용되는 IPC 시뮬레이션 방식으로서는 'ipclog'와 'ipclogmax'가 대표적이고, 그중 'ipclogmax'방식은 IPC의 최대성능을 측정하기 위해 사용되는 시뮬레이터이다.
'ipclog simulator'의 기능은 IPC시뮬레이터에 의해 사용되는 시그널을 생성하고 송/수신하여 통계를 내는 제 1기능과 그 통계결과를 일정한 주기로 디스플레이하는 제 2기능이다.
상기 제 1기능은 다시 일정한 주기로 'signal ID7 IPC시뮬레이션 데이터'를 생성하고 송신하는 기능과, 'signal ID7 IPC시뮬레이션 데이터'를 수신하여 그 응답으로서 'signal ID8 IPC 시뮬레이션 데이터'를 송신하는 기능, '응답 signal ID8 IPC 시뮬레이션 데이터'를 수신하여 통계데이터를 수정하는 기능으로 나뉘어지게 된다.
즉, 하나의 프로세서 루프백(Processor Loopback) 통신을 기준으로 하는 경우 일정한 주기마다 IPC 시그널을 생성하여 송신하는 하나의 태스크와, signal ID7 IPC시뮬레이터 데이터 수신을 위한 하나의 태스크 및, signal ID8 IPC시뮬레이터 데이터 수신을 위한 하나의 태스크를 포함하여 3개의 태스크가 생성된다.
따라서, 시뮬레이터 IPC 데이터가 1회전(루프백)하는 동안에 발생하는 OS커널(kernel)자원은 태스크생성 3회, IPC송신 2회, IPC수신 1회이다.
그리고, IPC의 최대 성능을 측정하기 위해서는 'ipclogmax simulator'방법을 사용하는 바, 그 'ipclogmax simulator'는 'signal ID7 IPC시뮬레이터 데이터'와 'signal ID8 IPC시뮬레이터 데이터'를 이용하는 방식에서는 상기한 'ipclog simulator'와 동일하지만 송신데이터를 생성하는 방식에서 약간의 차이점을 보이게 된다.
'ipclog simulator'는 데이터를 일정 시간 주기로 생성하고 송신하는 방식을사용하여 일정 시간내에 일정한 양의 데이터를 송신하게 된다. 또, 'ipclogmax simulator'는 제 1번째로 수신되는 IPC시뮬레이터에서 일정한 양의 데이터를 송신하고나서 그 데이터를 수신한 측의 시뮬레이터에서 송신IPC데이터를 생성하도록 하게 된다.
상기 송신데이터는 시뮬레이터에서 정의한 최대 송신 개수 범위내에서 수신시퀀스번호와 송신시퀀스번호 차이만큼의 시뮬레이션 데이터를 생성하여 송신하게 된다.
즉, 'ipclogmax simulator'는 시뮬레이터 데이터가 빠르게 수신되면 될 수록 송신될 데이터도 많으면서 빨라지게 되는 반면 수신데이터가 느리게 수신되면 송신메시지도 늦게 생성되어 자신의 프로세서 최대능력한도내에서 IPC송/수신이 이루어지는 방식으로, 하나의 프로세서 루프백 통신을 기준으로 하는 경우 'signal ID7 IPC시뮬레이션 데이터'와 'signal ID8 IPC시뮬레이션 데이터'의 총 2개의 태스크가 생성되며, 'simulator IPC데이터'가 1회전(loopback)하는 도중에 발생되는 OS커널자원은 태스크생성 2회, IPC송신 1+(1∼n)회, IPC수신 1+(1∼n)회이다.
즉, 도 1을 참조하면 IPC시뮬레이터의 IPC sender_7(10a)에서 시그널'sequence 1'을 수신단(IPC receive_7, IPC sender_8)(20)의 'IPC receive_7'에 송신(30)하고 그 수신단(20)의 'IPC sender_8'로부터 상기 'sequence 1'의 응답시그널을 수신(32)하게 된다.
그러면, 상기 IPC시뮬레이터의 IPC receive_8(10b)에서는 시그널 'sequence 2'∼'sequence 5'시그널(34a,36a,38a,40a)을 일정한 인터벌을 갖고서 순차적으로상기 수신단(20)의 'IPC receive_7'에 전송하게 된다.
상기 수신단(20)의 'IPC sender_8'로부터는 순차적으로 상기 'sequence 2'∼'sequence 5'(34a,36a,38a,40a)에 대한 수신시그널(34b,36b,38b,40b)이 상기 IPC시뮬레이터의 'IPC receive_8'(10b)에 제공되면, 그 'IPC receive_8'(10b)에서 후속의 시그널'sequence'(42,44,46,48)를 송신하게 된다.
따라서, 도 1에 도시된 방식에서는 시그널을 4개 전송하고나서 하나의 태스크를 종료하게 되며, IPC시뮬레이터에서 정의한 최대 송신 개수 범위내에서 수신시퀀스번호와 송신시퀀스번호 차이만큼의 시뮬레이션 데이터를 생성하여 송신하게 된다.
그러나, 상기한 'ipclogmax IPC시뮬레이션'방식은 수신단에서 송신을 조절하여 최대IPC성능의 측정에 사용되지만, IPC시뮬레이션과 일반적인 IPC데이터의 송/수신을 비교하면 약간의 차이를 보이게 된다. 일반적인 IPC데이터의 송/수신에서는 각 송신/수신 태스크를 생성하게 되지만 'ipclogmax IPC시뮬레이터'는 수신태스크에서 송신데이터를 생성하여 즉시 송신함에 따라 송신을 위한 태스크가 별도로 존재하지 않게 된다.
즉, 그 'ipclogmax IPC시뮬레이터'는 일반적인 IPC데이터 송/수신에 비해 태스크의 생성과 스위칭 측면에서 부하가 적게 걸리게 되어 최대성능측정에서 오차를 갖게 된다.
본 발명은 상기한 종래 기술을 감안하여 이루어진 것으로, 'ipclogmax'에 의한 최대성능측정을 위한 IPC시뮬레이터의 내부조건(태스크생성 및 송/수신회수, 태스크스위칭회수 등)을 보다 일반적인 데이터의 송/수신 상태와 근사하게 정합시켜 적은 오차의 최대 IPC성능측정을 가능하도록 하기 위한 인터프로세서통신 시뮬레이터의 태스크생성처리방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따르면 인터프로세서통신(IPC) 시뮬레이터로부터 송신데이터를 시그널전송하고 그 응답을 수신하여 프로세스통신을 시뮬레이션하는 방법에 있어서, 상기 IPC시뮬레이터의 송신데이터의 시그널전송과 수신을 데이터의 송신/수신과 근사하게 정합시켜 태스크처리하여, 상기 IPC시뮬레이터의 송신태스크로부터 수신태스크측으로 일련의 시퀀스번호의 송신데이터를 연속적으로 전송하면 그 수신태스크측으로부터 상기 IPC시뮬레이터의 수신태스크로 상기 일련의 시퀀스번호에 대한 응답이 수신됨으로써 프로세스간 통신의 성능을 시뮬레이션하도록 된 인터프로세서통신 시뮬레이터의 태스크생성처리방법이 제공된다.
본 발명에 따르면, 상기 송신태스크는 송신 시퀀스번호와 수신 시퀀스번호의 차이가 정의된 최대송신개수를 초과하지 않는 한도내에서 생성된다.
상기한 본 발명에 따른 인터프로세서통신 시뮬레이터의 태스크생성처리방법에 의하면, IPC시뮬레이터의 송신태스크로부터 일련의 시퀀스번호의 송신데이터를 전송하게 되면 수신태스크로부터는 그 일련의 시퀀스번호의 송신데이터에 대한 응답시퀀스가 상기 IPC시뮬레이터의 수신태스크로 즉시 수신됨에 따라 IPC의 실제적인 데이터 송/수신에 근사하게 정합되는 태스크처리에 의한 최대성능측정이 가능하게 된다.
도 1은 종래의 인터프로세서통신 시뮬레이터의 작용을 설명하기 위해 참조되는 도면,
도 2는 본 발명을 구현하는 인터프로세서통신 시뮬레이터를 설명하는 모식도,
도 2는 본 발명에 따른 인터프로세서통신 시뮬레이터의 태스크생성처리방법을 설명하기 위해 참조되는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100a: IPC시뮬레이터의 송신태스크,
100B: IPC시뮬레이터의 수신태스크,
200: 수신태스크.
이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.
도 2는 본 발명을 구현하는 인터프로세서통신 시뮬레이터를 설명하는 모식도이고, 도 3은 본 발명에 따른 인터프로세서통신 시뮬레이터의 태스크생성처리방법을 설명하기 위해 참조되는 도면이다.
도면을 참조하면, 종래의 'ipclogmax simulator'방식에서 4개의 시그널을 전송하고 하나의 태스크를 종료하는 방식에 비해, 본 발명에서는 각 시그널을 태스크단위로 생성처리하여 일반적인 데이터의 송/수신 상태와 근사하게 정합시켜 적은 오차의 최대 IPC성능측정을 가능하도록 하게 된다.
즉, 본 발명에 따르면 IPC시뮬레이터의 구성은 시뮬레이션 송신데이터(signal ID7)를 생성하는 송신태스크(IPC sender_7)(100a)와 그 데이터를 수신하는 수신단으로서의 수신태스크(IPC receive_7, IPC sender_8)(200)를 갖추게 되며, 'signal ID7 IPC시뮬레이션 데이터'를 수신하는 수신태스크(100b)는 응답시그널'signal ID8 IPC시뮬레이션 데이터'를 생성하여 응답송신하게 되고, 그 'signal ID8 시뮬레이션 데이터'를 수신하는 IPC 시뮬레이터의 수신태스크(IPC receive_8)(100b)는 송/수신 데이터의 시퀀스번호를 계산하여 유실 및 초당 송/수신 개수를 증가시키게 된다.
본 발명에 따르면, 상기 IPC시뮬레이터의 IPC sender_7태스크(100a)로부터 상기 수신태스크(200)의 IPC receive_7에 '시퀀스 1(sequence 1)'을 송신(300a)하게 되면 그 수신태스크(200)의 IPC sender_8로부터 그 '시퀀스 1'에 대한 응답(sequence 1)이 상기 IPC시뮬레이터의 수신태스크(IPC receive_8)로 수신(300b)된다.
상기 IPC시뮬레이터의 송신태스크(100a)에서는 4개의 시그널(sequence2, sequence3, sequence4, sequence5)마다 대응하는 태스크를 생성하여 상기 수신태스크(200)의 IPC receive_7로 송신(302a, 304a,306a, 308a)하게 되고, 상기 수신태스크(200)에서는 그 시그널에 대응하는 응답을 즉시 상기 IPC시뮬레이터의 수신태스크(IPC receive_8)(100b)에서 수신(302b,304b,306b,308b)하도록 제공하게 된다.
여기서, 상기 송신태스크는 송신 시퀀스번호와 수신 시퀀스번호의 차이가 정의된 최대송신개수를 초과하지 않는 한도내에서 생성되어야 바람직하게 된다.
따라서, 본 발명에서는 IPC시뮬레이션 데이터 시그널 ID8 수신태스크에서 IPC시뮬레이션 데이터의 송신을 위해 송신태스크를 생성하는 점이 중요하게 되고, 송신태스크의 생성규칙에 의하면 송신시퀀스번호와 수신시퀀스번호의 차이가 정의된 최대송신개수를 초과하지 않는 범위내에서 송신태스크가 생성된다.
상기한 바와 같이, 본 발명에 따른 인터프로세서통신 시뮬레이터의 태스크생성처리방법에 의하면, 종래와는 달리 송신태스크를 생성함으로써 IPC최대성능측정치의 오차를 저감시킬 수 있게 된다.
또, IPC최대 성능치는 프로세서 별 성능분석자료 및 서브시스템 또는 각종 성능분석자료로 사용되는 경우에도 자료의 오차를 줄일 수 있게 된다.

Claims (2)

  1. 인터프로세서통신(IPC) 시뮬레이터로부터 송신데이터를 시그널전송하고 그 응답을 수신하여 프로세스통신을 시뮬레이션하는 방법에 있어서,
    상기 IPC시뮬레이터의 송신데이터의 시그널전송과 수신을 데이터의 송신/수신과 근사하게 정합시켜 태스크처리하여, 상기 IPC시뮬레이터의 송신태스크로부터 수신태스크측으로 일련의 시퀀스번호의 송신데이터를 연속적으로 전송하면 그 수신태스크측으로부터 상기 IPC시뮬레이터의 수신태스크로 상기 일련의 시퀀스번호에 대한 응답이 수신됨으로써 프로세스간 통신의 성능을 시뮬레이션하도록 된 것을 특징으로 하는 인터프로세서통신 시뮬레이터의 태스크생성처리방법.
  2. 제 1항에 있어서, 상기 송신태스크는 송신 시퀀스번호와 수신 시퀀스번호의 차이가 정의된 최대송신개수를 초과하지 않는 한도내에서 생성되는 것을 특징으로 하는 인터프로세서통신 시뮬레이터의 태스크생성처리방법.
KR10-2001-0009737A 2001-02-26 2001-02-26 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법 KR100399774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009737A KR100399774B1 (ko) 2001-02-26 2001-02-26 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0009737A KR100399774B1 (ko) 2001-02-26 2001-02-26 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법

Publications (2)

Publication Number Publication Date
KR20020069434A true KR20020069434A (ko) 2002-09-04
KR100399774B1 KR100399774B1 (ko) 2003-09-26

Family

ID=27695579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009737A KR100399774B1 (ko) 2001-02-26 2001-02-26 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법

Country Status (1)

Country Link
KR (1) KR100399774B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124376B1 (ko) * 2010-09-03 2012-03-16 서경대학교 산학협력단 Ｄｌｍｓ／ｃｏｓｅｍ 프로토콜을 이용하여 주국과 통신하는 부국 시뮬레이터

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135538B1 (ko) * 1992-12-10 1998-04-27 정장호 전전자 교환기의 아이피씨(ipc)메시지 모니터링 방법 및 장치
JP3131098B2 (ja) * 1993-07-07 2001-01-31 富士通株式会社 シミュレータ
KR19990079443A (ko) * 1998-04-06 1999-11-05 윤종용 프로세서간 통신 데이타 버스의 시뮬레이션 장치
KR100545606B1 (ko) * 1998-10-09 2006-03-23 유티스타콤코리아 유한회사 전전자교환기에서의 ipc 통신 기능 시험 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124376B1 (ko) * 2010-09-03 2012-03-16 서경대학교 산학협력단 Ｄｌｍｓ／ｃｏｓｅｍ 프로토콜을 이용하여 주국과 통신하는 부국 시뮬레이터

Also Published As

Publication number Publication date
KR100399774B1 (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
US6256659B1 (en) System and method for performing hybrid preemptive and cooperative multi-tasking in a computer system
JP4681225B2 (ja) オペレーティングシステムにわたる通信の方法
IL166605A (en) Universal approach for simulating, emulating and testing a variety of serial bus types
US5974532A (en) System and method for generating responses for inputs using a hybrid state engine table
KR100399774B1 (ko) 인터프로세서 통신 시뮬레이터의 태스크 생성 처리 방법
CN111737181A (zh) 异构处理设备、系统、端口配置方法、装置及存储介质
US7013467B1 (en) System and method for managing computer system resources using command control vectors
KR100474716B1 (ko) 교환기와외부장치간의입출력데이터모니터링방법
Rizzo Simulation and performance evaluation of parallel software on multiprocessor systems
Delaitre et al. Simulation Modelling of Parallel Systems in the EDPEPPS project
Peterson et al. Performance of a globally-clocked parallel simulator
CN106547719A (zh) 一种系统通信和控制处理同步方法
JPH02230356A (ja) 情報処理装置のバス拡張装置
Fernandez et al. Io: An Estelle Simulator for Performance Evaluation
JP2727615B2 (ja) 論理シミュレーション装置
Gurney Simulating digital circuits on transputers
KR930007018B1 (ko) 다중처리기시스템의 시스템 초기화방식
Phillips et al. Real time data network performance evaluation using concurrent finite state machines
JP2563082Y2 (ja) 疑似通信制御装置
JP3371793B2 (ja) データ転送スケジュリング方式
JPH0318958A (ja) マルチプロセッサシステム
CN117742182A (zh) 基于异构多核的自适应卫星信道模拟平台及方法
Young et al. PC-NETSIM: A PC Based Network Simulation
JPH07141180A (ja) オブジェクト並列実行方法
McDonald et al. A network architecture for data-driven systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070810

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee