KR20020061261A - 반도체 기판 상에 실리사이드막을 형성하는 방법 - Google Patents

반도체 기판 상에 실리사이드막을 형성하는 방법 Download PDF

Info

Publication number
KR20020061261A
KR20020061261A KR1020010002219A KR20010002219A KR20020061261A KR 20020061261 A KR20020061261 A KR 20020061261A KR 1020010002219 A KR1020010002219 A KR 1020010002219A KR 20010002219 A KR20010002219 A KR 20010002219A KR 20020061261 A KR20020061261 A KR 20020061261A
Authority
KR
South Korea
Prior art keywords
gas
chamber
tungsten silicide
silicide film
tungsten
Prior art date
Application number
KR1020010002219A
Other languages
English (en)
Inventor
원제형
박주환
김호식
박영규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010002219A priority Critical patent/KR20020061261A/ko
Publication of KR20020061261A publication Critical patent/KR20020061261A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

텅스텐 실리사이드막으로 형성하는 반도체 기판 상에 실리사이드막을 형성하는 방법이 개시되어 있다. 상기 기판을 챔버 내에 위치시킨다. 이때, 상기 챔버는 상기 기판을 450 내지 700℃의 온도로 유지시키고, 1,000 내지 1,500mTorr로 유지시킨다. 그리고, 상기 쳄버에 무선 주파수를 갖는 전원을 인가하고, 디크로로실란 가스, 텅스텐헥사플루오라이드 가스 및 암모니아 가스가 혼합되는 혼합 가스를 제공한다. 상기 혼합 가스는 플라즈마로 형성되고, 상기 플라즈마에 의해 상기 폴리실리콘막의 일부가 텅스텐 실리사이드막으로 형성된다. 상기 텅스텐 실리사이드막을 형성한 이후 계속적으로 상기 챔버에 암모니아 가스가 제공된다. 따라서, 텅스텐 실리사이드막으로 형성할 때 염소에 의한 영향 및 염화실리콘의 결정 이상으로 인한 영향이 최소화된다.

Description

반도체 기판 상에 실리사이드막을 형성하는 방법{Method for forming a silicide layer on a semiconductor substrate}
본 발명은 반도체 기판 상에 실리사이드막을 형성하는 방법에 관한 것으로서, 보다 상세하게는 디크로로실란(dichlorosilane : SiH2Cl2) 가스를 사용하여 폴리실리콘막의 일부를 텅스텐 실리사이드막으로 형성하는 반도체 기판 상에 실리사이드막을 형성하는 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 저전압에서 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이에 따라, 상기 반도체 장치로 제조되는 기판 상에 형성되는 패턴의 사이즈 및 상기 패턴의 간격은 축소되고 있다.
상기 패턴 사이즈 및 간격의 축소가 요구되는 반도체 장치의 제조에서 게이트 전극 또는 비트 라인 등과 같은 전기적 배선 재료로서 폴리실리콘 물질이 사용된다. 그러나, 최근에는 상기 패턴의 사이즈 및 간격의 축소에 따라 저저항을 갖는 물질이 요구되고 있다.
이에 따라, 최근에는 상기 폴리실리콘 물질과 유사한 특성을 갖음과 동시에 상기 폴리실리콘 물질에 비해 수 내지 수십내 낮은 비저항을 갖는 폴리사이드(ploycide) 물질이 상기 전기적 배선 재료로 사용된다. 상기 폴리사이드 물질은 불순물이 도핑된 폴리실리콘 물질과 고융점의 금속 실리사이드(refractory metal silicide) 물질이 복합층으로 구성되고, 상기 복합층이 고집적 회로의 게이트 전극 또는 비트 라인에 사용되고 있다. 상기 고융점의 금속 실리사이드 물질로서는 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈륨(Ta) 등이 적당하다.
상기 고융점의 금속 실리사이드 물질을 상기 게이트 전극 또는 비트 라인으로 형성하는 방법은 저압 화학 기상 증착(low pressure chemical vapor deposition)또는 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition) 등에 의한다. 특히, 상기 금속 실리사이드 물질 중에서 텅스텐 실리사이드 물질은 상기 폴리실리콘 물질과 결합하여 사용하는데 있어서, 셀프-패시베이션(self-passivation) 및 습식 화학제(wet chemical)에 대한 안정성(stability), 표면 거칠기(surface roughness), 접착성(adhesion) 등의 특성이 우수하고, 또한 산화성 및 재현성 등의 특성이 우수한 것으로 알려져 있다.
상기 텅스텐 실리사이드(WSix) 물질은 모노실란(SiH4) 가스 및 텅스텐 헥사플루오라이드(WF6) 가스를 전조(precursor) 가스로 사용하고, 화학 기상 증착으로 반도체 기판 상에 증착한다.
그러나, 상기 모노실란을 이용하여 텅스텐 실리사이드 물질을 증착하는데 있어서, 기판 상에 단차진 구조물이 형성되어 있는 경우에는 상기 텅스텐 실리사이드 물질이 등각(conformal)으로 형성되지 않는다. 그리고, 상기 텅스텐 실리사이드 물질을 텅스텐 실리사이드막으로 형성할 경우 상기 텅스텐 실리사이드막에 잔류하는 불소 함유량에 때문에 영향을 받는다. 예를 들어, 상기 텅스텐 실리사이드막을 형성한 다음 850℃ 이상이 온도로 열처리를 수행할 경우 상기 텅스텐 실리사이드막에 잔류하는 불소가 하부의 산화막으로 이동하여 영향을 끼친다. 때문에, 상기 반도체 장치의 전기적 영향에 영향을 끼침으로서, 상기 모노실란을 이용하여 상기 텅스텐 실리사이드 물질을 상기 텅스텐 실리사이드막으로 형성하기에는 한계가 있다.
이에 따라, 최근에는 상기 모노실란 대신에 디크로로실란 가스를 이용하여 상기 텅스텐 실리사이드막을 형성한다. 상기 디크로로실란 가스를 이용하여 형성하는 상기 텅스텐 실리사이드막은 상기 텅스텐 실리사이드막에 잔류하는 불소 함유량이 낮을 뿐만 아니라 단차진 구조물 상에 등각으로 용이하게 형성할 수 있고, 응력에 대해서도 우수한 특성을 나타낸다.
상기 디크로로실란 가스를 사용하여 상기 텅스텐 실리사이드 물질을 상기 텅스텐 실리사이드막으로 형성하는 경우에는 상기 텅스텐 실리사이드막에 염소(Cl)를포함한다. 상기 염소는 상기 텅스텐 실리사이드막을 형성할 때 디크로로실란 가스와 텅스텐헥사플루오라이드 가스의 반응에 의해 형성된다.
그러나, 상기 염소가 상기 텅스텐 실리사이드막 내에서 서로 결합하거나 또는 상기 염소와 결합하는 염화실리콘 물질 등에 의해 상기 텅스텐 실리사이드막이 빛나는 비주얼(visual) 불량을 발생한다. 이러한 비주얼 불량은 후속되는 사진식각에 영향을 끼치고, 상기 사진식각을 용이하게 수행하지 못하는 불량의 원인으로 작용한다. 그리고, 상기 염화실리콘 물질의 결정 이상으로 하부의 폴리 실리콘막의 이상 성장을 초래하는 원인으로 작용한다.
따라서, 상기 텅스텐 실리사이드막을 형성하는 경우 전술한 불량이 빈번하게 발생함에 따라 반도체 장치의 제조에 따른 신뢰도가 저하되는 문제점이 있다.
본 발명의 목적은, 디크로로실란 가스를 사용하여 텅스텐 실리사이드 물질을 텅스텐 실리사이드막으로 형성할 때 염소에 의한 영향 및 염화실리콘의 결정 이상으로 인한 영향을 최소화하는 반도체 기판 상에 실리사이드막을 형성하는 방법을 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 기판 상에 실리사이드막을 형성하는 방법을 설명하기 위한 공정도이다.
상기 목적을 달성하기 위한 본 발명의 반도체 기판 상에 실리사이드막을 형성하는 방법은, 플라즈마 화학 기상 증착을 수행하기 위한 챔버에 최상부에 폴리실리콘막이 형성되어 있는 반도체 기판을 위치시키는 단계와, 가열 수단에 의해 상기 챔버를 가열하여 상기 기판을 450 내지 700℃의 온도로 유지시키고, 진공 펌프에의해 상기 챔버에 압력을 가하여 상기 챔버를 1,000 내지 1,500mTorr로 유지시키는 단계와, 상기 챔버에 무선 주파수(radio frequency : RF)를 갖는 전원을 인가하고, 디크로로실란(SiH2Cl2) 가스, 텅스텐헥사플루오라이드(WF6) 가스 및 암모니아(NH3) 가스가 혼합되는 혼합 가스를 제공하여 상기 혼합 가스를 플라즈마로 형성하여 상기 플라즈마에 의해 상기 폴리실리콘막의 일부를 텅스텐 실리사이드막으로 형성하는 단계와, 상기 챔버에 암모니아 가스를 제공하여 상기 텅스텐 실리사이드막을 형성하는 도중에 생성되는 염소를 제거하는 단계를 포함한다.
상기 혼합 가스는 상기 디크로로실란 가스, 텅스텐헥사플로우라이드 가스 및 암모니아 가스가 1.5 내지 40 : 0.05 내지 4 : 1의 비율로 제공되는데, 상기 디크로로실란 가스는 150 내지 200sccm으로 제공되고, 상기 텅스텐헥사플루오라이드 가스는 5 내지 20sccm으로 제공되고, 상기 암모니아 가스는 5 내지 100sccm으로 제공된다. 또한 상기 염소를 제거하기 위한 암모니아 가스는 5 내지 100sccm으로 제공된다.
이에 따라, 상기 디크로로실란 가스를 사용하여 텅스텐 실리사이드 물질을 텅스텐 실리사이드막으로 형성할 때 상기 암모니아 가스를 사용함으로서, 상기 암모니아 가스에 의해 상기 염소가 제거된다. 때문에 상기 텅스텐 실리사이드막은 염소에 의한 영향 및 염화실리콘의 결정 이상으로 인한 영향을 거의 받지 않는다. 따라서, 후속되는 사진식각 등을 용이하게 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 기판 상에 실리사이드막을 형성하는 방법을 설명하기 위한 공정도이다.
도 1를 참조하면, 최상부에 폴리실리콘막이 형성되어 있는 반도체 기판을 챔버(chamber) 내에 위치시킨다.(S10 단계) 상기 폴리실리콘막은 게이트 전극을 구성하는 구조물 또는 비트 라인을 구성하는 구조물로 사용된다. 상기 챔버는 플라즈마 화학 기상 증착을 수행하는 챔버로서, 냉벽 타입(cold wall type)의 챔버로 구성된다.
상기 챔버를 포함하는 화학 기상 증착을 위한 장치를 살펴보면 다음과 같다.
상기 장치는 상기 기판이 놓여지는 서셉터(susceptor)를 갖는다. 상기 장치는 상기 챔버를 가열하여 상기 기판을 일정 온도로 유지시키는 히터를 갖는다. 상기 히터는 상기 서셉터의 아래에 설치된다. 이에 따라 상기 히터를 사용하여 챔버를 가열하는 구성은 상기 서셉터를 가열하는 구성이다. 상기 장치는 상기 챔버에 압력을 가하고, 상기 압력을 제어하는 압력 제어부를 갖는다. 상기 압력 제어부는 진공 펌프를 포함한다. 그리고, 상기 장치는 공정을 수행할 때 상기 챔버에 가스들을 제공할 수 있는 제공 라인과 상기 제공 라인에 설치되는 밸브들을 갖는다. 상기 가스들은 상기 챔버 내에 설치되는 샤워 헤드를 통하여 상기 챔버 내에 제공된다. 상기 장치는 무선 주파수를 갖는 전원이 인가되는 전극들을 갖는다.
이에 따라, 상기 챔버 내에 제공되는 가스들이 상기 전원에 의해 해리되어 플라즈마로 형성되는 구성을 갖는다. 그리고, 상기 플라즈마에 의한 결합에 의해 상기 기판 상에 막들이 형성된다. 상기 챔버 내에 제공되는 가스 중에서 미반응 가스는 챔버와 연결되는 배기 라인을 통하여 배기된다. 이때 상기 배기 라인에는 상기 미반응 가스를 강제로 배기할 수 있는 블로우가 설치된다.
상기 챔버 내에 기판을 위치시킨 다음 상기 챔버를 가열하고, 상기 챔버에 압력을 가한다.(S12 단계) 상기 챔버는 상기 기판을 450 내지 700℃의 온도로 유지할 수 있도록 가열한다. 그리고, 상기 챔버는 1,000 내지 1,500mtorr의 압력을 갖는다.
상기 챔버에 무선 주파수(radio frequency : RF)를 갖는 전원이 인가되고, 혼합 가스가 제공된다. 이때 상기 혼합 가스는 디크로로실란 가스, 텅스텐헥사플로우라이드 가스 및 암모니아 가스가 1.5 내지 40 : 0.05 내지 4 : 1의 비율로 제공된다.(S14 단계) 이에 따라, 상기 혼합 가스는 해리되고, 플라즈마로 형성된다.
상기 플라즈마에 의해 상기 기판 상의 폴리실리콘막의 일부가 텅스텐 실리사이드 물질로 형성되고, 상기 텅스텐 실리사이드 물질이 텅스텐 실리사이드막으로 형성된다.
상기 챔버에 암모니아 가스가 제공된다.(S16 단계) 상기 암모니아 가스에 의해 상기 텅스텐 실리사이드막을 형성할 때 생성되는 염소가 제거된다.
이에 따라, 상기 텅스텐 실리사이드막은 염소에 의한 영향 및 염화실리콘의 결정 이상으로 인한 영향을 거의 받지 않는다.
상기 장치를 사용하여 텅스텐 실리사이드막을 형성하는 방법을 구체적으로 살펴보면 다음과 같다.
먼저, 최상부에 폴리실리콘막을 갖는 기판을 챔버 내의 서셉터에 올려 놓는다. 그리고, 상기 기판이 600℃의 온도를 갖도록 가열한다. 이때 상기 기판의 온도는 상기 기판 상에 형성할 막들의 균일도 및 상기 막들이 형성되는 속도 등에 영향을 끼친다. 특히, 상기 텅스텐 실리사이드막을 형성할 경우에는 상기 온도의 영향에 의해 상기 염소의 함량이 결정된다. 즉, 상기 온도가 높을수록 상기 텅스텐 실리사이드막에 상기 염소가 많이 포함된다.
이러한 염소는 상기 텅스텐 실리사이드막의 표면 장력 등에 영향을 끼치는데, 상기 표면 장력이 약할 경우 상기 텅스텐 실리사이드막을 형성할 때 단차에 영향을 끼친다. 이에 따라 상기 기판이 정확하게 600℃의 온도를 갖도록 제어한다. 또한 상기 챔버는 1,000mTorr의 압력을 유지한다.
이어서, 상기 챔버에 디크로로실란 가스, 텅스텐 헥사플루오라이드 가스 및 암모니아 가스로 구성되는 혼합 가스가 제공된다. 상기 디크로로실란 가스는 200sccm으로 제공되고, 상기 텅스텐 헥사플루오라이드 가스는 15sccm으로 제공되고, 상기 암모니아 가스는 50sccm으로 제공된다. 이때 상기 챔버에는 아르곤 가스, 헬륨 가스 등과 같은 불활성 가스가 캐리어 가스로서 제공된다.
여기서, 상기 디크로로실란 가스는 상기 기판 상에 형성하는 텅스텐 실리사이드막의 구성 성분 중에서 실리콘 성분을 제공하고, 상기 텅스텐 헥사플루오라이드 가스는 텅스텐 성분을 제공한다. 이때, 상기 온도 조건에 의해 상기 디크로로실란 가스는 조성비가 X=2(WSix)를 갖도록 제공된다.
이에 따라, 상기 텅스텐 실리사이드막의 저항이 낮아진다. 그리고, 상기 암모니아 가스는 상기 텅스텐 실리사이드막을 형성하는 도중에 상기 디크로로실란 가스에 포함되어 있는 염소를 염화수소로 환원시킨다. 이에 따라, 상기 염소에 의하여 발생하는 불량을 최소화한다.
상기 챔버에 무선 주파수를 갖는 전원을 인가하여 상기 혼합 가스를 해리시켜 플라즈마로 형성한다. 그리고, 상기 플라즈마의 반응에 의해 상기 기판 상에 텅스텐 실리사이드 물질이 형성되고, 상기 텅스텐 실리사이드 물질은 텅스텐 실리사이드막으로 형성된다.
상기 텅스텐 실리사이드막을 형성하는 공정은 70 내지 120초 동안 수행되고, 이에 따라 상기 기판 상에는 100nm의 두께를 갖는 텅스텐 실리사이드막이 형성된다. 그리고, 상기 텅스텐 실리사이드막을 형성한 다음 계속해서 상기 챔버에 암모니아 가스를 제공한다. 상기 암모니아 가스는 50sccm으로 제공된다. 상기 암모니아 가스에 의해 상기 텅스텐 실리사이드막이 상기 염소와 반응하는 것을 방지한다. 즉, 상기 암모니아는 상기 염소를 염화수소로 환원시킨다.
이에 따라, 상기 텅스텐 실리사이드막은 염소에 의한 영향 및 염화실리콘의 결정 이상으로 인한 영향을 거의 받지 않는다.
따라서, 본 발명에 의하면 상기 텅스텐 실리사이드막을 형성할 때 발생하는 비주얼 불량을 최소화할 수 있다. 상기 비주얼 불량의 최소화는 후속되는 사진식각을 용이하게 수행할 수 있는 소스를 제공한다. 그리고, 상기 텅스텐 실리사이드막의 형성은 하부에 형성되어 있는 폴리실리콘막의 이상 성장을 최소화하고, 전기적인 특성을 향상시키는 소스를 제공한다.
이에 따라, 상기 텅스텐 실리사이드막의 형성은 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 플라즈마 화학 기상 증착을 수행하기 위한 챔버에 최상부에 폴리실리콘막이 형성되어 있는 반도체 기판을 위치시키는 단계;
    가열 수단에 의해 상기 챔버를 가열하여 상기 기판을 450 내지 700℃의 온도로 유지시키고, 진공 펌프에 의해 상기 챔버에 압력을 가하여 상기 챔버를 1,000 내지 1,500mTorr로 유지시키는 단계;
    상기 챔버에 무선 주파수(radio frequency : RF)를 갖는 전원을 인가하고, 디크로로실란(SiH2Cl2) 가스, 텅스텐헥사플루오라이드(WF6) 가스 및 암모니아(NH3) 가스가 혼합되는 혼합 가스를 제공하여 상기 혼합 가스를 플라즈마로 형성하여 상기 플라즈마에 의해 상기 폴리실리콘막의 일부를 텅스텐 실리사이드막으로 형성하는 단계; 및
    상기 챔버에 암모니아 가스를 제공하여 상기 텅스텐 실리사이드막을 형성하는 도중에 생성되는 염소를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 상에 실리사이드막을 형성하는 방법.
  2. 제1항에 있어서, 상기 챔버는 냉벽 타입의 챔버를 포함하는 것을 특징으로 하는 반도체 기판 상에 실리사이드막을 형성하는 방법.
  3. 제1항에 있어서, 상기 혼합 가스는 상기 디크로로실란 가스, 텅스텐헥사플로우라이드 가스 및 암모니아 가스가 1.5 내지 40 : 0.05 내지 4 : 1의 비율로 제공되는 것을 특징으로 하는 반도체 기판 상에 실리사이드막을 형성하는 방법.
  4. 제3항에 있어서, 상기 혼합 가스는 150 내지 200sccm으로 제공되는 상기 디크로로실란 가스, 5 내지 20sccm으로 제공되는 상기 텅스텐헥사플루오라이드 가스 및 5 내지 100sccm으로 제공되는 암모니아 가스가 혼합되는 것을 특징으로 하는 반도체 기판 상에 실리사이드막을 형성하는 방법.
  5. 제1 항에 있어서, 상기 염소를 제거하기 위한 암모니아 가스는 5 내지 100sccm으로 제공되는 것을 특징으로 하는 반도체 기판 상에 실리사이드막을 형성하는 방법.
KR1020010002219A 2001-01-15 2001-01-15 반도체 기판 상에 실리사이드막을 형성하는 방법 KR20020061261A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010002219A KR20020061261A (ko) 2001-01-15 2001-01-15 반도체 기판 상에 실리사이드막을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010002219A KR20020061261A (ko) 2001-01-15 2001-01-15 반도체 기판 상에 실리사이드막을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20020061261A true KR20020061261A (ko) 2002-07-24

Family

ID=27691732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002219A KR20020061261A (ko) 2001-01-15 2001-01-15 반도체 기판 상에 실리사이드막을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20020061261A (ko)

Similar Documents

Publication Publication Date Title
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US5306666A (en) Process for forming a thin metal film by chemical vapor deposition
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
EP0493002B1 (en) Process for forming deposition film
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR19980702877A (ko) 암모니아를 사용하는 티타늄 질화물의 플라즈마 여기 화학 기상증착
JPH1187341A (ja) 成膜方法及び成膜装置
US20020096115A1 (en) Method for manufacturing semiconductor device
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US6335277B2 (en) Method for forming metal nitride film
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP4151308B2 (ja) 処理装置のガス導入方法
JP2611466B2 (ja) 容量絶縁膜の形成方法
JPH06283453A (ja) 半導体装置製造方法
US20010041442A1 (en) Fabrication process of semiconductor device with titanium film.
JP3951976B2 (ja) プラズマ処理方法
US11664229B2 (en) Nitride capping of titanium material to improve barrier properties
KR20020061261A (ko) 반도체 기판 상에 실리사이드막을 형성하는 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
KR20040016696A (ko) 반도체장치의 전극형성방법 및 장치
JPH05114581A (ja) 薄膜の形成方法
JP4650440B2 (ja) 成膜方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination