KR20020059775A - 휘도 신호 처리 장치 - Google Patents

휘도 신호 처리 장치 Download PDF

Info

Publication number
KR20020059775A
KR20020059775A KR1020027006578A KR20027006578A KR20020059775A KR 20020059775 A KR20020059775 A KR 20020059775A KR 1020027006578 A KR1020027006578 A KR 1020027006578A KR 20027006578 A KR20027006578 A KR 20027006578A KR 20020059775 A KR20020059775 A KR 20020059775A
Authority
KR
South Korea
Prior art keywords
signal
period
luminance
value
bit
Prior art date
Application number
KR1020027006578A
Other languages
English (en)
Other versions
KR100434632B1 (ko
Inventor
가쿠야유키
가게야마아츠히사
오카다노부타카
이토게이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020059775A publication Critical patent/KR20020059775A/ko
Application granted granted Critical
Publication of KR100434632B1 publication Critical patent/KR100434632B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

여러 가지 영상 방식에 대응한 평균 휘도 레벨의 검출을 행하는 휘도 신호 처리 장치를 제공하는 것을 목적으로 한다. 입력 영상 신호의 휘도 신호를 샘플링하는 기간을 나타내는 윈도우 펄스 신호 S110을 발생하는 윈도우 펄스 발생부(101)와, 윈도우 펄스 신호 S110이 나타내는 기간 내의 휘도 신호의 휘도값의 총합을 구하는 휘도값 가산부(102)와, 윈도우 펄스 신호 S110이 나타내는 기간 내의 화소수를 구하는 화소수 가산부(103)와, 휘도값 가산부(102)의 출력 신호와 화소수 가산부(103)의 출력 신호를 각각 비트 시프트하는 비트 시프트부(104)와, 비트 시프트한 휘도값 가산부(102)의 출력 신호를 비트 시프트한 화소수 가산부(103)의 출력 신호로 제산하고, 평균 휘도 레벨을 구하는 제산부(105)를 구비한다.

Description

휘도 신호 처리 장치{APPARATUS FOR PROCESSING LUMINANCE SIGNAL}
종래 영상 신호의 평균 휘도 레벨을 검출하는 장치로는, 일본 특허 공개 평성 제8-202319호 공보에 개시되어 있는 영상 신호 레벨 검출 장치가 알려져 있다.
도 8은 상기 종래의 영상 신호 레벨 검출 장치의 블럭도이다. 상기 영상 신호 레벨 검출 장치는 영상 신호로부터 분리한 휘도 신호 데이터를 입력하는 입력 단자(1001)와, 입력 휘도 신호 데이터에 대하여 n개마다의 화소 데이터의 평균값을 산출하는 평균값 산출부(1002)와, 평균값 산출부(1002)에서 산출된 데이터를 1화면마다 적산하는 데이터 적산부(1003)와, 적산부(1003)에 의해 적산된 데이터를 1화면의 표시 화소수를 n으로 나눈 정수로 제산하여 평균 휘도 레벨을 검출하는 제산부(1004)와, 평균 휘도 레벨을 출력하는 디코더를 구비하고 있다.
평균값 산출부(1002)는 휘도 신호 데이터를 래치하는 제 1 플립플롭 회로와, 휘도 신호의 화소 데이터를 가산하는 가산기와, 가산 데이터 래치용 제 2 플립플롭회로와, 가산기로부터의 출력 데이터의 최상위 비트(Most Signification Bit, 이하 MSB로 약칭함)로부터 소정의 비트수를 취출하여 데이터 적산부(1003)로 출력하는 제 3 플립플롭을 구비하고 있다.
평균값 산출부(1002)는 휘도 신호 데이터가 입력되면, 가산기와 제 2 플립플롭 회로에 의해 휘도 신호의 화소 데이터를 n개마다 가산하여, 가산기로부터의 출력 데이터의 MSB에서 소정수의 비트를 취출하여 제 3 플립플롭 회로에서 래치하여 휘도 신호의 화소 데이터의 n개마다 평균 휘도 레벨을 산출한다. 적산부(1003)는 평균값 산출부(1002)에서 산출된 데이터를 1화면마다 적산한다. 제산부(1004)는 데이터 적산부(1003)에서 적산된 데이터를 1화면의 표시 화소수를 n으로 나눈 정수로 제산하여 영상 신호의 평균 휘도 레벨을 검출한다.
이상과 같이 구성되는 영상 신호 레벨 검출 장치에 따르면, 휘도 신호의 화소 데이터 n개마다 평균 휘도 레벨을 산출할 수 있고, 이 평균 휘도 레벨에 근거해서 표시 화면 전체의 평균 휘도 레벨을 산출하도록 하고 있기 때문에, 모든 화소 데이터로부터 평균 휘도 레벨의 검출을 소규모 회로로 실행할 수 있다.
영상 신호의 평균 휘도 레벨은 화질 보정을 행할 때의 보정 효과 제어값으로서 이용되는 경우가 많다. 또한 방송 기술의 진보에 의해, 예컨대 480i, 480p, 720p, 1080i 등이 올려지도록 영상 신호 방식의 다양화가 진행되고 있어, 각 영상 신호 방식에 대응하면서, 영상 신호의 평균 휘도 레벨을, 회로 규모를 크게 하는 일없이, 고정밀도로 검출하는 것이 요구되고 있다.
그러나, 상기 종래의 영상 신호 레벨 검출 장치와 같이, 휘도 신호의 화소데이터를 n개마다 가산하여, 가산 결과의 신호의 MSB로부터 소정수의 비트를 취출하고, 휘도 신호의 화소 데이터 n개마다 평균 휘도 레벨을 산출하여, 이 평균 휘도 레벨에 근거해서 표시 화면 전체의 평균 휘도 레벨을 검출하도록 하면, 영상 신호의 유효 화소수는 영상 신호 방식에 따라 다르게 되기 때문에, 영상 신호 방식에 따라서는, 영상 신호 방식의 유효 화소수가 적을수록, 데이터가 하위에 집중하여 상위 비트가 남기 때문에 유효값인 하위 비트가 누락되거나, 라운딩 에러(rounding error)가 커지고, 그 결과, 평균 휘도 레벨의 정밀도가 낮아진다고 하는 문제가 있었다.
또한, 상기 공보에 개시되어 있는 장치 외에도, 회로 규모를 작게 하기 위해서, 휘도 신호를 선별 추출하여 평균 휘도 레벨을 검출하는 방식이 일반적으로 알려져 있다. 그러나, 그 방식에서는, 추출하는 위치를 각 주사선과 같은 위치, 예컨대, 주사선의 화소를 1/8마다 추출하도록 하고 있기 때문에, 고정 패턴이나 반복 패턴의 무늬가 나타나는 것과 같은 표시 화면일 때에는 정확한 평균 휘도 레벨을 검출할 수 없다고 하는 문제가 있었다.
따라서, 본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 여러 가지 영상 신호 방식에 대응한 평균 휘도 레벨의 검출을, 소규모 회로에서 양호한 정밀도로 실행할 수 있는 휘도 신호 검출 장치를 제공한다.
본 발명은 영상 신호의 휘도 신호의 평균 휘도 레벨 검출을 실행하는 기술에 관한 것이다.
도 1은 본 발명의 실시예 1에 따른 휘도 신호 처리 장치의 블럭도,
도 2는 본 발명의 실시예 1에 따른 윈도우 펄스 발생부의 상세한 블럭도,
도 3은 본 발명의 실시예 1에 따른 비트 시프트부의 상세한 블럭도,
도 4는 본 발명의 실시예 1에 따른 비트 시프트부의 동작을 설명하는 도면,
도 5는 본 발명의 실시예 2에 따른 윈도우 펄스 발생부의 상세한 블럭도,
도 6은 본 발명의 실시예 2에 따른 추출 기준값 설정부의 상세한 블럭도,
도 7(a)는 본 발명의 실시예 2에 따른 추출 기준값을 표시 화면에 대응시켰을 때의 모식도,
도 7(b)는 본 발명의 실시예 2에 따른 윈도우 펄스 신호의 모식도,
도 7(c)는 본 발명의 실시예 2에 따른 윈도우 펄스 신호를 표시 화면에 대응시켰을 때의 모식도,
도 8은 종래의 영상 신호 레벨 검출 장치의 블럭도이다.
본 발명의 청구항 1에 기재된 휘도 신호 처리 장치는 입력 영상 신호의 휘도신호를 샘플링하는 기간을 나타내는 윈도우 펄스 신호를 발생하는 윈도우 펄스 발생 수단과, 상기 윈도우 펄스 신호가 나타내는 기간 내의 상기 휘도 신호의 휘도값의 총합을 구하는 휘도값 가산 수단과, 상기 윈도우 펄스 신호가 나타내는 기간 내의 화소수를 구하는 화소수 가산 수단과, 상기 화소수 가산 수단의 출력 신호로부터 유효 비트를 검출하여, 그 유효 비트에 근거해서, 상기 화소수 가산 수단의 출력 신호와 상기 휘도값 가산 수단의 출력 신호를 각각 비트 시프트하는 비트 시프트 수단과, 상기 비트 시프트한 상기 휘도값 가산 수단의 출력 신호를 상기 비트 시프트한 상기 화소수 가산 수단의 출력 신호로 제산하여, 상기 샘플링하는 기간에 있어서의 평균 휘도 레벨을 구하는 제산 수단을 구비하는 것이다.
본 발명에 따르면, 유효 화소수가 다른 복수의 영상 신호 방식에 대응한 평균 휘도 레벨을, 소규모 회로에서, 라운딩 에러를 최소한으로 하여, 양호한 정밀도로 검출할 수 있다.
또한, 본 발명의 청구항 2 기재의 휘도 신호 처리 장치는, 청구항 1 기재의 휘도 신호 처리 장치에 있어서, 상기 비트 시프트 수단은, 상기 화소수 가산 수단의 출력 신호를, 그 최상위 비트로부터 순서대로 시프트하여 유효 비트를 검출하는 유효 비트 검출 수단과, 상기 유효 비트 검출 수단의 출력 신호에 근거해서 상기 화소수 가산 수단의 출력 신호로부터 소정의 비트수를 취출하는 화소수 비트 시프트 수단과, 상기 유효 비트 검출 수단의 출력 신호에 근거해서 상기 휘도값 가산 수단의 출력 신호로부터 소정의 비트수를 취출하는 휘도값 비트 시프트 수단을 구비하는 것이다.
본 발명에 따르면, 유효 화소수가 다른 복수의 영상 신호 방식에 대응한 평균 휘도 레벨을, 소규모 회로에서, 라운딩 에러를 최소한으로 하여, 양호한 정밀도로 검출할 수 있다.
본 발명의 청구항 3 기재의 휘도 신호 처리 장치는, 청구항 1 기재의 휘도 신호 처리 장치에 있어서, 상기 윈도우 펄스 발생 수단은 입력 영상 신호의 수평 동기 신호 및 수직 동기 신호의 상승 또는 하강 에지를 검출하여 미분하고, 수평 미분 신호 및 수직 미분 신호를 출력하는 미분 수단과, 상기 수직 미분 신호로 리셋을 걸어, 상기 수평 미분 신호로 로딩한 값을 카운팅하는 것으로, 라인 수를 카운팅하는 제 1 카운터와, 상기 수평 미분 신호로 리셋을 걸어, 상기 제 1 카운터의 출력을 로딩한 값으로부터 취출한 하위 n비트의 값을 초기값으로서, 기준 클럭을 카운팅하는 n비트의 제 2 카운터를 갖고, 라인마다 값이 하나씩 어긋나 카운팅되는 값을 샘플링하는 휘도 신호의 값을 추출할 때의 추출 기준값으로서 출력하는 추출 기준값 설정 수단과, 수직 기간 시점 신호, 수직 기간 종점 신호, 수평 기간 시점 신호 및 수평 기간 종점 신호를 입력으로 하고, 상기 수직 미분 신호로 리셋을 걸어, 상기 수평 미분 신호로 로딩한 값을 카운팅하는 것에 의해 얻어지는 수직 기간 중, 상기 수직 기간 시점 신호 및 상기 수직 기간 종점 신호가 나타내는 기간을 제 1 유효 기간으로서 구하고, 상기 수평 미분 신호로 리셋을 걸어, 기준 클럭을 카운팅하는 것에 의해 얻어지는 수평 기간 중, 상기 수평 기간 시점 신호 및 상기 수평 기간 종점 신호가 나타내는 기간을 제 2 유효 기간으로서 구하며, 상기 추출 기준값과 임의 소정값이 일치할 때에 추출 펄스를 생성하여, 상기 제 1 유효 기간과 상기 제 2 유효 기간과 상기 추출 펄스의 공통 기간을 나타내는 윈도우 펄스 신호를 발생하는 샘플링 수단을 구비하는 것이다.
본 발명에 따르면, 평균 휘도 레벨을 구할 때에, 가산하는 휘도값 및 화소수의 총합을 감소시킬 수 있어, 회로 규모를 축소할 수 있게 된다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 휘도 신호 처리 장치의 블럭도이다.
휘도 신호 처리 장치(100)는 처리 대상이 되는 입력 영상 신호로부터 취출한, 휘도 신호 S101과 수평 동기 신호 S102와 수직 동기 신호 S103과 함께, 외부로부터 임의로 설정하는 신호인, 수평 기간 시점 신호 S104와 수평 기간 종점 신호 S105와 수직 기간 시점 신호 S106과 수직 기간 종점 신호 S107을 입력하여, 평균 휘도 레벨 S108을 검출한다. 또, 휘도 신호 처리 장치(100)의 모든 회로는 기준 클럭에 근거해서 동작하고 있다.
수평 기간 시점 신호 S104, 수평 기간 종점 신호 S105는 각각 휘도 신호를 샘플링할 때의 수평 측에 대한 시점값과 종점값을 나타내는 신호이며, 또한 수직 기간 시점 신호 S106, 수직 기간 종점 신호 S107은 각각 휘도 신호를 샘플링할 때의 수직 측에 대한 시점값과 종점값을 나타내는 신호이다.
윈도우 펄스 발생부(101)는 수평 동기 신호 S102, 수직 동기 신호 S103, 수평 기간 시점 신호 S104, 수평 기간 종점 신호 S105, 수직 기간 시점 신호 S106 및 수직 기간 종점 신호 S107을 입력하여, 휘도 신호를 샘플링하는 기간을 나타내는 윈도우 펄스 신호 S110을 발생한다.
휘도값 가산부(102)는 윈도우 펄스 신호 S110과 처리 대상이 되는 휘도 신호 S101을 입력하고, 윈도우 펄스 신호 S110이 나타내는 기간 내의 휘도값을 가산해서 총합을 구하여, 휘도값 총합 신호 S111을 출력한다.
화소수 가산부(103)는 윈도우 펄스 신호 S110을 입력하고, 윈도우 펄스 신호 S110이 나타내는 기간 내의 화소수를 가산해서 총합을 구하여, 화소수 총합 신호 S112를 출력한다.
비트 시프트부(104)는 화소수 총합 신호 S112의 MSB로부터 순서대로 시프트하여 최초에 「1」이 나타나는 비트를 견출하여, MSB로부터 몇 비트 째가 유효한지를 나타내는 유효 비트를 검출한다. 그리고, 그 유효 비트에 근거해서, 휘도값 총합 신호 S111로부터 필요로 하는 비트수만큼 취출한 시프트 총휘도합 신호 S113을 출력하고, 또한 상기 유효 비트에 근거해서, 화소수 총합 신호 S112로부터 필요로 하는 비트수만큼을 취출한 시프트 총화소합 신호 S114를 출력한다.
제산부(105)는 시프트 총휘도합 신호 S113과 시프트 총화소합 신호 S114를 입력하여, 시프트 총휘도합 신호 S113을 시프트 총화소합 신호 S114로 제산함으로써, 평균 휘도 레벨 S108을 출력한다.
도 2에, 윈도우 펄스 발생부(101)의 상세한 블럭도를 나타내고, 이하에 설명한다.
미분 연산부(201)는 영상 신호로부터 취출한 수평 동기 신호 S102와 수직 동기 신호 S103을 입력으로 해서, 수평 동기 신호 S102의 상승 또는 하강 에지를 검출하여, 미분한 신호인 수평 미분 신호 S210을 출력한다. 또한, 수직 동기 신호 S103의 상승 또는 하강 에지를 검출하여, 미분한 신호인 수직 미분 신호 S211을 출력한다.
샘플링부(202)는 수평 기간 시점 신호 S104, 수평 기간 종점 신호 S105, 수직 기간 시점 신호 S106, 수직 기간 종점 신호 S107, 수평 미분 신호 S210 및 수직 미분 신호 S211을 입력하여, 휘도 신호를 샘플링하기 위한 기간을 나타내는 윈도우 펄스 신호 S110을 설정한다. 샘플링부(202)에서는, 수평 미분 신호 S210으로 리셋을 걸어, 기준이 되는 클럭을 카운팅하는 것에 의해, 수평 기간을 계수한다. 그리고, 그 수평 기간 중 수평 기간 시점 신호 S104 및 수평 기간 종점 신호 S105가 나타내는 유효 기간을 수평 윈도우라고 한다. 또한, 수직 미분 신호 S211로 리셋을 걸어, 수평 미분 신호 S210으로 로딩한 값을 카운팅하는 것에 의해, 수직 기간을 계수한다. 그리고, 그 수직 기간 중 수직 기간 시점 신호 S106 및 수직 기간 종점 신호 S107이 나타내는 유효 기간을 수직 윈도우라고 한다.
그리고, 상기 수평 윈도우 신호와 상기 수직 윈도우 신호의 공통 기간을 나타내는 신호가 윈도우 펄스 신호 S110이 된다. 즉, 이 공통 기간이 휘도 신호를 샘플링하는 기간이 된다.
도 3에, 비트 시프트부(104)의 상세한 블럭도를 나타내고, 이하에 설명한다.
유효 비트 검출부(301)는 화소수 총합 신호 S112를 입력으로 하여, 화소수 총합 신호 S112의 MSB로부터 하위 비트로 순서대로 시프트하고, 최초에 「1」이 나타나는 비트, 즉 유효 비트를 검출하고, 그 유효 비트가 MSB로부터 몇 번째 비트에 위치하는지를 나타내는 유효 비트 신호 S310을 출력한다고 한다.
휘도값 비트 시프트부(302)는 휘도값 총합 신호 S111과 유효 비트 신호 S310을 입력으로 하고, 유효 비트 신호 S310에 근거하여 휘도값 총합 신호 S111로부터 필요로 하는 비트수를 취출한 시프트 총휘도합 신호 S113을 출력한다.
화소수 비트 시프트부(303)는, 화소수 총합 신호 S112와 유효 비트 신호 S310을 입력으로 하고, 유효 비트 신호 S310에 근거해서, 화소수 총합 신호 S112로부터 필요로 하는 비트수를 취출한 시프트 총화소합 신호 S114를 출력한다.
도 4에 비트 시프트부(104)의 구체적인 동작 예를 나타내고, 이하에 설명한다.
또, 여기서는, 휘도값 총합 신호 S111을 10비트의 데이터로 하고, 16진수로 1A6이라고 한다. 또한, 화소수 총합 신호 S112를 10비트의 데이터로 하고, 16진수로 9C라고 한다.
먼저, 유효 비트 검출부(301)는 화소수 총합 신호 S112를 입력하고, 화소수 총합 신호 S112의 MSB로부터 하위 비트에 순서대로 시프트한다. 도 4에 있어서, 먼저, MSB는 「0」이므로, 다음의 상위로부터 2비트 째로 시프트한다. 다음에 상위 2비트 째가 「1」이기 때문에, 유효 비트 검출부(301)는 유효한 데이터가 상위 2비트 째(검은색 테두리로 둘러싸인 비트)부터 시작하는 것을 나타내는 유효 비트 신호 S310을 출력한다.
다음에, 휘도값 비트 시프트부(302)는 휘도값 총합 신호 S111과 유효 비트 신호 S310을 입력으로 한다. 입력된 유효 비트 신호 S310에 의해 유효한 데이터는 상위 2비트 째부터 시작하는 것이 나타내어져 있기 때문에, 휘도값 비트 시프트부(302)는, 예컨대, 평균 휘도 레벨의 검출에 필요한 비트 수가 8비트인 경우, 휘도값 총합 신호 S111의 상위 2비트 째부터 8비트만큼의 유효 데이터부(10)를 취출한다. 그리고, 취출한 유효 데이터부(10)는 16진수로 4E가 되어, 이것이 시프트 총휘도합 신호 S113이 된다.
화소수 비트 시프트부(303)에서는 화소수 총합 신호 S112와 유효 비트 신호 S310을 입력으로 하고, 평균 휘도 레벨의 검출에 필요한 비트수가 8비트인 경우, 화소수 총합 신호 S112의 상위 2비트 째부터 8비트 분량의 유효 데이터부(20)를 취출한다. 그리고 취출한 유효 데이터부(20)는 16진수로 D3이 되어, 이것이 시프트 총화소합 신호 S114가 된다.
이상과 같이, 본 실시예 1에 따른 휘도 신호 처리 장치에 의하면, 휘도값 총합 신호 S111과 화소수 총합 신호 S112를 비트 시프트시켜, 최적의 유효 비트를 갖는 데이터가 되는 시프트 총휘도합 신호 S113과 시프트 총화소합 신호 S114로부터 평균 휘도 레벨을 검출하는 것이기 때문에, 720p, 1080i, 525i, 525p 등 유효 화소수가 다른 복수의 영상 신호 방식에 대응한 평균 휘도 레벨을, 소규모인 회로로, 라운딩 오차를 최소한으로 하여, 양호한 정밀도로 검출할 수 있다.
또, 본 실시예 1에서는, 휘도값 총합 신호 S111을 10비트의 데이터로 하고, 또한 16진수로 1A6이라고 했지만, 몇 비트나 몇 진수의 데이터에 대해서도 마찬가지로 실시할 수 있다. 또한 화소수 총합 신호 S112를 10비트의 데이터라고 하고, 16진수로 9C라고 했지만, 몇 비트나 몇 진수의 데이터에 대해서도 마찬가지로 실시할 수 있다.
또한, 본 실시예 1에서는, 휘도값 비트 시프트부(302)와 화소수 비트 시프트부(303)에서는 필요로 하는 비트수를 8비트라고 했지만, 비트수는 8비트에 한정되는 것이 아니고, 몇 비트라도 마찬가지로 실시할 수 있다.
또한, 본 실시예 1에서는, 휘도 신호 S101을 휘도값 가산부(102)에 입력하고 있었지만, 휘도 신호 S101을 로우패스 필터에 통과시킨 후, 휘도값 가산부(102)에 입력하는 것도 가능하고, 이 경우, 휘도 신호 S101이 로우패스 필터를 통과하는 것에 의해 노이즈가 제거되고, 또한 고정밀도의 평균 휘도 레벨을 검출할 수 있게 된다.
(실시예 2)
본 발명의 실시예 2에 따른 휘도 신호 처리 장치에 대하여, 이하에 설명한다. 본 실시예 2가 실시예 1과 다른 점은 윈도우 펄스 발생부(101)의 구성뿐이다. 따라서, 이하, 도 5를 이용하여 윈도우 펄스 발생부(101)를 설명한다.
도 5는 본 실시예 2에 따른 윈도우 펄스 발생부(101)의 블럭도이다.
윈도우 펄스 발생부(101)는 영상 신호로부터 취출한 수평 동기 신호 S102와 수직 동기 신호 S103과 수평 기간 시점 신호 S104와 수평 기간 종점 신호 S105와 수직 기간 시점 신호 S106과 수직 기간 종점 신호 S107을 입력으로 해서, 윈도우 펄스 신호 S410을 출력하는 것이다.
미분 연산부(201)는 영상 신호로부터 취출한 수평 동기 신호 S102와 수직 동기 신호 S103을 입력으로 하고, 수평 동기 신호 S102의 상승 또는 하강 에지를 검출하여, 미분한 신호인 수평 미분 신호 S210을 출력한다. 또한, 수직 동기 신호 S103의 상승 또는 하강 에지를 검출하여, 미분한 신호인 수직 미분 신호 S211을 출력한다.
추출 기준값 설정부(401)는 수평 미분 신호 S210과 수직 미분 신호 S211을 입력으로 하여, 추출 기준값 S411을 출력한다. 이하, 도 6을 이용하여 추출 기준값 설정부(401)에 대하여 설명한다.
추출 기준값 설정부(401)는 우선, 카운터(501)에 의해, 수직 미분 신호 S211로 리셋을 걸어, 로드홀드 수단(503)에서, 수평 미분 신호 S210에 의해서 로딩을 실행하여, 그 값을 카운터(501)의 입력으로서 카운팅하는 것에 의해, 라인 수를 계수할 수 있다. 다음에, 로드홀드 수단(503)의 출력인 라인 수로부터 추출하고자 하는 비트수, n비트를 하위 비트로부터 취출한다. 또, 여기서, 하위 비트는, 로드홀드 수단(503)의 출력으로부터 취출하기 때문에, 라인 수가 변할 때마다, 취출하는 비트 n비트만큼, 예컨대, n=2비트라고 하면, 0, 1, 2, 3, 0, 1, 2, 3, 0, …으로 취출시키는 값이 변화된다. 다음에, 취출한 하위 비트를 카운터(502)의 초기값으로서, 수평 미분 신호 S210으로 리셋을 걸어, 기준이 되는 클럭을 카운터(502)로 카운트한다. 이 경우, 카운터(502)는 로드홀드 수단(503)의 출력의 하위 n비트를 초기값으로서 기준 클럭을 카운트하기 때문에, 라인마다 카운트를 개시하는 값이 다르다. 그리고, 카운터(502)의 출력이 추출 기준값 S411로 된다. 또, 여기서는, 추출하려는 비트수, n비트의 카운터를 카운터(502)로서 구비하는 것으로 한다.
또한, 추출하려는 비트수 n비트의 카운터를 카운터(501)로서 구비하여도 마찬가지로 실시 가능하다.
예컨대, 카운터(501)로부터 취출하는 하위 비트가 2비트이고, 1라인 째의 값이 2진수의 00인 경우의 추출 기준값 S411을 도 7(a)에 나타낸다. 도 7(a)는 추출기준값 S411을 표시 화면에 대응시켰을 때의 도면이다. 하나의 사각이 표시 화면의 1 화소에 대응하고, 세로의 방향은 라인에 대응하고 있다. 도 7(a)에 있어서, 추출 기준값 S411은 2라인 째의 값이 2진수인 01, 3라인 째의 값이 2진수인 10, 4라인 째의 값이 2진수인 11, 5라인 째의 값이 2진수인 00이며, 라인마다 카운트를 개시하는 값이 다르다.
샘플링부(402)는 수평 기간 시점 신호 S104와, 수평 기간 종점 신호 S105와, 수직 기간 시점 신호 S106과, 수직 기간 종점 신호 S107과, 수평 미분 신호 S210과, 수직 미분 신호 S211과, 추출 기준값 S411을 입력하여, 휘도 신호를 샘플링하기 위한 기간을 나타내는 윈도우 펄스 신호 S410을 발생시킨다.
샘플링부(402)에서는, 수평 미분 신호 S210으로 리셋을 걸어, 기준이 되는 클럭을 카운팅하는 것에 의해, 수평 기간을 계수한다. 그리고, 그 수평 기간 중 수평 기간 시점 신호 S104 및 수평 기간 종점 신호 S105가 나타내는 유효 기간을 수평 윈도우라고 한다. 또한, 수직 미분 신호 S211로 리셋을 걸어, 수평 미분 신호 S210으로 로딩한 값을 카운팅하는 것에 의해, 수직 기간을 계수한다. 그리고, 그 수직 기간 중 수직 기간 시점 신호 S106 및 수직 기간 종점 신호 S107이 나타내는 유효 기간을 수직 윈도우라고 한다.
또한, 본 실시예 2에서는, 휘도 신호를 샘플링하는 값을 추출하기 위해서, 샘플링부(402)에서 추출 기준값 S411에 근거해서 추출 펄스를 발생시킨다. 또, 이 경우, 추출 기준값 S411과 임의 소정값이 일치했을 때에 펄스를 발생시키도록 하여, 그 발생시킨 펄스를 추출 펄스라고 한다. 여기서 임의의 소정값이란,카운터(501)의 출력으로부터 취출한 하위 비트 폭의 값, 즉 추출하고자 하는 비트수가 가질 수 있는 값 중 하나이다. 예컨대, 카운터(501)의 출력으로부터 취출한 하위 비트가 2비트이면, 0 내지 3까지가 추출하고자 하는 비트수가 가질 수 있는 값이고, 그 중 하나의 값과 추출 기준값 S411이 일치할 때에 펄스를 발생시키기 때문에, 추출하고자 하는 비트마다 추출 펄스를 발생시킬 수 있다.
이상과 같이 발생시킨 추출 펄스와, 상기 수평 윈도우와, 상기 수직 윈도우의 공통 기간을 나타내는 신호를 윈도우 펄스 신호 S410으로 한다. 즉, 이 공통 기간이 휘도 신호를 샘플링하는 기간이 된다.
이하, 윈도우 펄스 신호 S410을 발생시키는 구체예를 도 7(a) 내지 도 7(c)를 이용하여 설명한다.
도 7(a)는, 상술한 바와 같이, 추출 기준값 S411을 표시 화면에 대응시켰을 때의 도면이다. 여기서, 예컨대 추출 기준값 S411이 2진수 01일 때에 추출 펄스를 발생시키는 것으로 하면, 그 추출 펄스와, 상기 수평 윈도우와, 상기 수직 윈도우의 공통 기간을 나타내는 윈도우 펄스 신호 S410은, 도 7(b)에 도시하는 바와 같이 된다. 도 7(c)는 도 7(b)에 나타내는 윈도우 펄스 신호 S410을 표시 화면에 대응시켰을 때의 도면이다. 이 경우, 사선 부분에 대응하는 화소가, 윈도우 펄스 신호 S410이 나타내는 휘도 신호를 샘플링하는 기간의 화소이다.
본 실시예 2에서는, 이상과 같이 하여 구한 윈도우 펄스 신호 S410이 나타내는 기간의 휘도 신호의 휘도값을 가산하여, 평균 휘도 레벨을 검출한다.
이상과 같이, 본 실시예 2에 따르면, 윈도우 펄스 발생부(101)에서, 추출 기준값 설정부(401)로부터 출력되는 추출 기준값 S411에 근거해서 추출 펄스를 발생시키고, 또한 수평 미분 신호 S210, 수평 기간 시점 신호 S104 및 수평 기간 종점 신호 S105로부터 구한 수평 윈도우와, 수평 미분 신호 S210, 수직 미분 신호 S211, 수직 기간 시점 신호 S106 및 수직 기간 종점 신호 S107로부터 구한 수직 윈도우와, 추출 펄스의 공통 기간을 나타내는 윈도우 펄스 신호 S410을 발생시켜, 그 윈도우 펄스 신호 S410이 나타내는 기간 내의 휘도값을, 휘도값 가산부(102)에서 가산하고, 또한 윈도우 펄스 신호 S410이 나타내는 기간 내의 화소수를, 화소수 가산부(103)에서 가산하도록 했기 때문에, 평균 휘도 레벨을 검출할 때에, 가산하는 휘도값 및 화소수의 총합을 감소시킬 수 있어, 회로 규모를 축소하는 것이 가능해진다.
또, 본 실시예 2에서는, 추출 기준값이 2비트인 경우에 대하여 설명했지만, 비트수는 2비트로 한정되는 것이 아니라, 추출하고자 하는 비트수이면 몇 비트라도 좋다.
이상과 같이, 본 발명에 따른 휘도 신호 처리 장치는 720p, 1080i, 525i, 525p 등 유효 화소수가 다른 여러 가지 영상 신호 방식에 대응한 영상 신호의 평균 휘도 레벨을 검출하는데 적합하다.

Claims (3)

  1. 입력 영상 신호의 휘도 신호를 샘플링하는 기간을 나타내는 윈도우 펄스 신호를 발생하는 윈도우 펄스 발생 수단과,
    상기 윈도우 펄스 신호가 나타내는 기간 내의 상기 휘도 신호의 휘도값의 총합을 구하는 휘도값 가산 수단과,
    상기 윈도우 펄스 신호가 나타내는 기간 내의 화소수를 구하는 화소수 가산 수단과,
    상기 화소수 가산 수단의 출력 신호로부터 유효 비트를 검출하여, 그 유효 비트에 근거해서, 상기 화소수 가산 수단의 출력 신호와 상기 휘도값 가산 수단의 출력 신호를 각각 비트 시프트하는 비트 시프트 수단과,
    상기 비트 시프트한 상기 휘도값 가산 수단의 출력 신호를 상기 비트 시프트한 상기 화소수 가산 수단의 출력 신호로 제산하여, 상기 샘플링하는 기간에 있어서의 평균 휘도 레벨을 구하는 제산 수단을 구비하는 것을 특징으로 하는 휘도 신호 처리 장치.
  2. 제 1 항에 있어서,
    상기 비트 시프트 수단은,
    상기 화소수 가산 수단의 출력 신호를, 그 최상위 비트로부터 순서대로 시프트하여 유효 비트를 검출하는 유효 비트 검출 수단과,
    상기 유효 비트 검출 수단의 출력 신호에 근거해서 상기 화소수 가산 수단의 출력 신호로부터 소정의 비트수를 취출하는 화소수 비트 시프트 수단과,
    상기 유효 비트 검출 수단의 출력 신호에 근거해서 상기 휘도값 가산 수단의 출력 신호로부터 소정의 비트수를 취출하는 휘도값 비트 시프트 수단을 구비하는 것을 특징으로 하는 휘도 신호 처리 장치.
  3. 제 1 항에 있어서,
    상기 윈도우 펄스 발생 수단은,
    입력 영상 신호의 수평 동기 신호 및 수직 동기 신호의 상승 또는 하강 에지를 검출해서 미분하여, 수평 미분 신호 및 수직 미분 신호를 출력하는 미분 수단과,
    상기 수직 미분 신호로 리셋을 걸어, 상기 수평 미분 신호로 로딩한 값을 카운팅하는 것에 의해, 라인 수를 카운팅하는 제 1 카운터와, 상기 수평 미분 신호로 리셋을 걸어, 상기 제 1 카운터의 출력을 로딩한 값으로부터 취출한 하위 n비트의 값을 초기값으로서, 기준 클럭을 카운팅하는 n비트의 제 2 카운터를 갖고, 라인마다 값이 하나씩 어긋나 카운팅되는 값을, 샘플링하는 휘도 신호의 값을 추출할 때의 추출 기준값으로서 출력하는 추출 기준값 설정 수단과, 수직 기간 시점 신호, 수직 기간 종점 신호, 수평 기간 시점 신호 및 수평 기간 종점 신호를 입력으로 하여, 상기 수직 미분 신호로 리셋을 걸어, 상기 수평 미분 신호로 로딩한 값을 카운팅하는 것에 의해 얻어지는 수직 기간 중, 상기 수직 기간 시점 신호 및 상기 수직 기간 종점 신호가 나타내는 기간을 제 1 유효 기간으로서 구하고, 상기 수평 미분 신호로 리셋을 걸어, 기준 클럭을 카운팅하는 것에 의해 얻어지는 수평 기간 중, 상기 수평 기간 시점 신호 및 상기 수평 기간 종점 신호가 나타내는 기간을 제 2 유효 기간으로서 구하며, 상기 추출 기준값과 임의 소정값이 일치할 때에 추출 펄스를 생성하여, 상기 제 1 유효 기간과, 상기 제 2 유효 기간과, 상기 추출 펄스의 공통 기간을 나타내는 윈도우 펄스 신호를 발생하는 샘플링 수단을 구비하는 것을 특징으로 하는 휘도 신호 처리 장치.
KR10-2002-7006578A 1999-11-25 2000-11-24 휘도 신호 처리 장치 KR100434632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00333881 1999-11-25
JP33388199 1999-11-25

Publications (2)

Publication Number Publication Date
KR20020059775A true KR20020059775A (ko) 2002-07-13
KR100434632B1 KR100434632B1 (ko) 2004-06-04

Family

ID=18271005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7006578A KR100434632B1 (ko) 1999-11-25 2000-11-24 휘도 신호 처리 장치

Country Status (7)

Country Link
US (1) US6967692B1 (ko)
EP (1) EP1235425A4 (ko)
JP (1) JP3712976B2 (ko)
KR (1) KR100434632B1 (ko)
CN (1) CN1165157C (ko)
TW (1) TW502528B (ko)
WO (1) WO2001039489A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031462B2 (ja) * 2004-04-23 2008-01-09 松下電器産業株式会社 輝度信号処理装置、信号処理装置および輝度信号処理方法
IL165852A (en) * 2004-12-19 2010-12-30 Rafael Advanced Defense Sys System and method for image display enhancement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575885B1 (fr) 1985-01-04 1987-02-20 Thomson Csf Renforcateur de contraste pour images video
JPH089196A (ja) 1994-06-20 1996-01-12 Fujitsu General Ltd 平均輝度算出回路
KR0142262B1 (ko) * 1994-08-31 1998-06-15 김광호 자동 고휘도 압축회로
TW344931B (en) * 1994-12-08 1998-11-11 Matsushita Electric Ind Co Ltd Average luminance level detection apparatus and aspect ratio auto-discrimination apparatus for a television signal using the same
JPH08202319A (ja) 1995-01-20 1996-08-09 Fujitsu General Ltd 映像信号レベル検出装置
JP2964923B2 (ja) 1995-08-16 1999-10-18 日本電気株式会社 画像処理装置および画像処理方法
US5805238A (en) * 1996-05-14 1998-09-08 Raytheon Company Adaptive notch filter for removing residual subcarrier from component video
US6313883B1 (en) * 1999-09-22 2001-11-06 Vista Medical Technologies, Inc. Method and apparatus for finite local enhancement of a video display reproduction of images

Also Published As

Publication number Publication date
EP1235425A4 (en) 2006-01-11
KR100434632B1 (ko) 2004-06-04
JP3712976B2 (ja) 2005-11-02
CN1399842A (zh) 2003-02-26
EP1235425A1 (en) 2002-08-28
CN1165157C (zh) 2004-09-01
US6967692B1 (en) 2005-11-22
TW502528B (en) 2002-09-11
WO2001039489A1 (fr) 2001-05-31

Similar Documents

Publication Publication Date Title
US6313881B1 (en) Signal processing for a picture signal
US6310618B1 (en) Clock generation for sampling analong video
EP0310032B1 (en) Motion detection circuit
US8169542B2 (en) Automatic format identification of analog video input signals
US20070104385A1 (en) Block distortion detection apparatus, block distortion detection method and video signal processing apparatus
US5686970A (en) Average luminance level detection apparatus and aspect ratio auto-discrimination apparatus for a television signal using the same
KR100434632B1 (ko) 휘도 신호 처리 장치
US20040218835A1 (en) Method and circuit for scaling raster images
US20020105583A1 (en) Method of removing noise from image signal
CA1313221C (en) Apparatus for detecting frequency of input signal with a digital scanning g-converter
US20050093855A1 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US7190739B2 (en) Regenerator circuit of serial data and method of regenerating the same
EP0575995A2 (en) Noise reduction apparatus
KR100531382B1 (ko) Ａｄｃ 샘플링 위상 결정 장치 및 방법
KR100332340B1 (ko) 영상 노이즈 검출방법 및 장치
KR100219642B1 (ko) 액티브 비디오 영역 검출장치
KR0173734B1 (ko) 와이드 스크린 디스플레이장치에서 영상의 수직 크기 자동조정회로
JPH08202319A (ja) 映像信号レベル検出装置
KR100866571B1 (ko) 동기신호 보정 장치 및 방법
JP3619642B2 (ja) 画像合成処理回路
JP2636951B2 (ja) 画像処理装置の動画領域判定装置
JPH05236376A (ja) 映像領域検出回路
KR0156940B1 (ko) 잡음 및 수직 상관도 검출 회로
JPH08195919A (ja) 画面サイズ調整装置
JPH0740742B2 (ja) テレビジヨン信号の動き検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee