KR20020059490A - 평판표시장치 및 그 구동방법 - Google Patents

평판표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20020059490A
KR20020059490A KR1020010000872A KR20010000872A KR20020059490A KR 20020059490 A KR20020059490 A KR 20020059490A KR 1020010000872 A KR1020010000872 A KR 1020010000872A KR 20010000872 A KR20010000872 A KR 20010000872A KR 20020059490 A KR20020059490 A KR 20020059490A
Authority
KR
South Korea
Prior art keywords
gray scale
gray
grayscale
pulse
value
Prior art date
Application number
KR1020010000872A
Other languages
English (en)
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010000872A priority Critical patent/KR20020059490A/ko
Publication of KR20020059490A publication Critical patent/KR20020059490A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 선형적인 계조를 표현할 수 있도록 한 평판표시장치 및 그 구동방법에 관한 것이다
본 발명의 평판표시장치의 구동방법은 제 1 계조 이하의 화상을 표시할 때 펄스 폭 변조를 이용하여 계조를 구현하는 단계와, 제 2 계조 이상의 화상을 표시할 때 펄스 진폭 변조 및 펄스 폭 변조를 이용하여 계조를 구현하는 단계를 포함한다.

Description

평판표시장치 및 그 구동방법{Flat Display Panel and Driving Method thereof}
본 발명은 평판표시장치 및 그 구동방법에 관한 것으로 특히, 선형적인 계조를 표현할 수 있도록 한 평판표시장치 및 그 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : 이하 "PDP"라 함), 일렉트로 루미네센스(Electro-luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.
이러한 평판표시장치의 계조를 표현하기 위하여 펄스 진폭 변조(Pulse Amplitude Modulation : 이하 "PAM" 이라 함) 및 펄스 폭 변조(Pulse Width Modulation : 이하 "PWM" 이라 함)가 이용되고 있다.
PAM은 도 1a 및 도 1b와 같이 계조에 따라 펄스의 진폭을 변화시킴으로써 화상의 계조를 표현하게 된다. 즉, 낮은 계조를 표현할 때(예를 들어 10계조) 도 1a와 같이 낮은 진폭을 가지는 펄스를 인가하고, 높은 계조를 표현할 때(예를 들어 256계조) 도 1b와 같이 높은 진폭을 가지는 펄스를 인가한다. 따라서, 이와 같은 PAM 방식에서 높은 계조(256 계조)를 표현할 때 높은 전압을 가지는 펄스가 인가되어야 하지만, 소비전력의 문제등에 의해 소정 이상의 전압을 공급할 수 없다. 따라서, 소정 이하의 전압을 256 등분하여 계조를 표현하였기 때문에 선형적인 계조를 표현할 수 없었다.
PWM은 도 2a 및 도 2b와 같이 계조에 따라 펄스의 폭을 변화시킴으로써 화상의 계조를 표현하게 된다. 즉, 낮은 계조를 표현할 때(예를 들어 10계조) 도 2a와 같이 좁은 펄스 폭을 가지는 펄스를 인가하고, 높은 계조를 표현할 때(예를 들어 256계조) 도 2b와 같이 넓은 펄스 폭을 가지는 펄스를 인가한다. 다시 말하여, PWM은 높은 계조를 표현할 때 많은 시간을 할당하고, 낮은 계조를 표현할 때 적은 시간을 할당하여 계조를 표현하게 된다. 이와 같은 PWM에서는 낮은 계조(예를 들어 128 이하의 계조)를 표현할 때 충분한 시간을 할당할 수 있기 때문에 선형적인 계조를 표현할 수 있다. 하지만, 높은 계조(예를 들어 128 내지 256 계조)를 표현할 때는 할당되는 시간이 부족하여 선형적인 계조를 표현하기가 곤란했다.
한편, 대한민국 특허 등록번호 1994-0004736 에서는 도 3과 같은 계조표현방법이 제안되었다.
도 3을 참조하면, 대한민국 특허 등록번호 1994-0004736 에서는 홀수번째 애노드전극(A1, A3, … , Ak-1)에 연결된 전압비교기(8)와, 전압비교기(8)의 입력측에 연결되고 진폭(Va)을 가지고 하위비트 데이터(D3~D0)를 입력하여 휘도제어신호(A)에 의해서 진폭(Va)을 가지는 K그레이레벨의 신호를 인가하는 하위비트홀수 애노우드 드라이버(9)와, 전압비교기(8)의 입력측에 연결되고 진폭(Vb)을 가지고 상위비트 데이터(D7~D4)를 입력하여 휘도제어신호(B)에 의해서 진폭(Vb)을 가지는 K그레이레벨의 신호를 인가하는 상위비트홀수 애노우드 드라이버(10)와, 짝수번째 애노우드전극(A2,A4, … , Ak)에 연결된 전압 비교기(11)와, 전압비교기(11)의 입력측에 연결되고 진폭(Va)을 가지고 하위비트 데이터(D3~D0)를 입력하여 휘도제어신호(A)에 의해서 진폭(Va)을 가지는 K그레이레벨의 신호를 인가하는 하위비트짝수 애노우드 드라이버(12)와, 전압비교기(11)의 입력측에 연결되고 진폭(Vb)을 가지고 상위비트 데이터(D7~D4)를 입력하여 휘도제어신호(B)에 의해서 진폭(Vb)을 가지는 K그레이레벨의 신호를 인가하는 상위비트짝수 애노우드 드라이버(13)를 구비한다.
캐소드전극에는 도 4와 같이 펄스(Cm)가 인가된다. 만일 홀수번째 애노우드 드라이버(9)로부터 진폭(Va)이고, 애노우드 온타임(t1)을 가진 펄스(Va)가 발생되고, 홀수번째 애노우드 드라이버(10)로부터 진폭(Vb)이고 애노우드 온타임(t2)을 가진 펄스(Vb)가 발생되어 전압 비교기(8)에 입력되면, 전압 비교기(6)는전압(Va,Vb)을 비교하여 기간(t1)에는 진폭(Va)의 펄스를 인가하고, 기간(t3)에는 진폭(Vb)의 펄스를 출력한다. 이와 같이 하여 하나의 캐소오드 전극과 하나의 애노우드 전극에 입력되는 비트수가 8비트 까지의 그레이 레벨로 표현이 가능하다.
하지만, 도 1과 같은 종래의 평판표시장치에서 8비트의 경우 Va는 16 계조에 해당하는 펄스 폭을 가지고, Vb는 239 계조에 해당하는 펄스 폭을 가진다. 이와 같은 종래의 방법에서는 낮은 계조(16계조 이하)를 표현할 때 높은 전압을 공급하고, 높은 계조(17계조 이상)를 표현할 때 낮은 전압을 공급한다. 하지만, 이러한 방법에서도 계조를 표현하기 위해서는 PWM 방식으로 구동된다. 따라서, 이러한 방법으로는 선형적인 계조를 표현할 수 없다.
따라서, 본 발명의 목적은 선형적인 계조를 표현할 수 있도록 한 평판표시장치 및 그 구동방법을 제공하는데 있다.
도 1a 및 1b는 펄스 진폭 변조방식을 나타내는 도면.
도 2a 및 2b는 펄스 폭 변조방식을 나타내는 도면.
도 3은 종래의 평판표시장치를 나타내는 도면.
도 4는 도 3에 도시된 평판표시장치에 동작과정을 나타내는 파형도.
도 5는 본 발명의 제 1 실시예에 의한 계조 표현방법을 나타내는 도면.
도 6은 도 5에 도시된 계조를 구현하는 과정을 나타내는 방법.
도 7은 본 발명의 제 2 실시예에 의한 계조 표현방법을 나타내는 도면.
도 8은 도 7에 도시된 계조를 구현하는 과정을 나타내는 방법.
도 9는 본 발명의 실시예에 의한 계조 구현방법을 이용하여 계조를 표현하는 평판표시장치를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
8,11 : 전압 비교기9,10,12,13 : 애노우드 드라이버
20 : 분리부22 : 메모리
24 : 판별부26 : 구동부
28 : 신호처리부30 : 데이터 구동부
32 : 타이밍 제어부34 : 스캔 구동부
36 : 평판 표시 패널38 : 하위 비트 저장부
40 : 메모리42 : 계조값 판별부
44 : 계조 제어부46 : 펄스폴 변조 구동부
48 : 펄스진폭 변조 구동부
상기 목적을 달성하기 위하여 본 발명의 평판표시장치의 구동방법은 제 1 계조 이하의 화상을 표시할 때 펄스 폭 변조를 이용하여 계조를 구현하는 단계와, 제 2 계조 이상의 화상을 표시할 때 펄스 진폭 변조 및 펄스 폭 변조를 이용하여 계조를 구현하는 단계를 포함한다.
본 발명의 평판표시장치는 외부로부터 특정 계조값을 갖는 영상신호를 입력받고, 영상신호를 상위비트와 하위비트로 분리하는 분리부와; 상위비트 및 하위비트를 저장하기 위한 메모리와; 메모리에 저장된 상위비트 및 하위비트를 이용하여 계조값을 판별하기 위한 판별부와; 판별부에서 판별된 계조값에 따라 펄스 폭 변조 및 펄스 진폭 변조 중 적어도 하나 이상의 변조방법을 이용하여 계조를 표현하는 구동부와; 구동부에서 출력된 펄스 폭 변조 및 펄스 진폭 변조 중 적어도 하나 이상의 변조방법에 의해 표현된 계조값을 이용하여 특정 계조값을 표현하기 위한 신호 처리부와; 특정 계조값으로 표현된 신호를 표시장치로 공급하기 위한 구동부를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5 및 도 6은 본 발명의 제 1 실시예에 의한 평판표시장치의 계조표현방법을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 제 1 실시예에서는 PWM 방식 및 PAM 방식을 이용하여 계조를 표현한다. 본 발명에서는 낮은 계조(예를 들면 128계조 이하)를 구현할 때는 PWM 방식을 이용하여 계조를 표현한다. 이와같이 낮은 계조를 구현할 때 PWM 방식을 이용하여 계조를 표현하게 되면 선형적인 계조를 표현할 수 있다. 또한, 높은 계조(예를 들면 129계조 이상)를 표현할 때는 PWM 및 PAM 방식을 이용하여 계조를 표현한다. 예를 들어, 256의 계조를 표현할 때 PWM 방식으로으로 128 계조를 표현하고, PAM 방식으로 128 계조를 표현하여 이 계조값을 합하여 256 계조를 표현한다. 즉, 소정전압(Va)을 가지는 PWM 방식의 펄스 상에 PAM 방식으로 계조를 표현하여 256 계조를 표현한다. 다시말하여, 본 발명에서는 정해진 시간(PWM 방식으로 128 계조를 표현하는 시간) 안에서 소정의 진폭을 이용하여 256 계조를 표현할 수 있다. 따라서, 본 발명에서는 선형적인 256 계조를 표현할 수 있다. 예를 들어, 본 발명에서 240의 계조를 표현할 때 PWM 방식으로 128 계조를 표현하고, 이 표현된 PWM 펄스 상에서 PAM 방식으로 112 계조를 표현함으로써 선형적인 240의 계조를 구현할 수 있다.
도 7 및 도 8은 본 발명의 제 2 실시예에 의한 평판표시장치의 계조표현방법을 나타내는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 제 2 실시예에서는 PWM 방식 및 PAM 방식을 이용하여 계조를 표현한다. 본 발명에서는 낮은 계조(예를 들면 128계조 이하)를 구현할 때는 PWM 방식을 이용하여 계조를 표현한다. 이와 같이 낮은 계조를 구현할 때는 PWM 방식을 이용하여 계조를 표현하게 되면 선형적인 계조를 표현할 수 있다. 또한, 높은 계조(예를 들면 129 계조 이상)를 표현할 때는 PWM 및 PAM 방식을 이용하여 계조를 표현한다. 예를 들어, 240의 계조를 표현할 때는 도 6과 같이 소정전압(Va)을 가지는 펄스를 이용하여 PWM 방식으로 128 계조를 표현하고, 이 전압(Va) 위에서 PAM 방식으로 128 계조를 표현하여 256 계조를 표현한다. 이와 같이 256 계조를 표현한 후 PAM 계조로 표현된 값 중 15의 계조에 해당하는 전압을 감하면 240의 계조를 표현할 수 있다. 본 발명의 제 2 실시예에서는 129이상의 계조를 표현할 때 먼저, PWM 및 PAM 방식으로 256 계조를 표현하고 여기서 소정계조를 제하여 원하는 계조를 표현할 수 있다.
도 9는 본 발명의 실시예에 의한 평판표시패널의 계조구현 장치를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 실시예에 의한 계조구현 장치는 외부로부터 아날로그 적색(R), 녹색(G) 및 청색(B)의 영상신호를 입력받아 신호비트 별로 분리 저장하기 위한 분리부(20)와, 비트별로 분리된 적색(R), 녹색(G) 및 청색(B) 신호를 저장하기 위한 메모리(22)와, 계조를 판별하기 위한 판별부(24)와, 계조에 따라 PAM 및/또는 PWM 변조 하기 위한 구동부(26)와, PAM 및 PWM 방식으로 변환된 펄스를 계조에 따라 신호처리하기 위한 신호 처리부(28)와, 평판 표시 패널(36)에 계조값에 따른 펼스를 공급하기 위한 데이터 구동부(30)와, 데이터 구동부(30)로부터 계조값에 따른 펼스가 공급될 때 스캔펄스를 공급하기 위한 스캔 구동부(34)와, 분리부(20), 메모리(22), 판별부(24), 구동부(26), 신호처리부(28), 데이터 구동부(30) 및 스캔 구동부(34)를 제어하기 위한 타이밍 제어부(32)를 구비한다.
분리부(20)는 외부로부터 입력되는 아날로그의 영상신호를 입력받아 신호 비트별로 분리한다. 이때, 아날로그 영신신호는 디지털 영상신호로 변환된다. 분리부(20)에서 비트별로 분리된 디지털 영상신호는 메모리(22)로 이동된다. 메모리(22)는 하위비트 저장부(38)와 상위비트 저장부(40)로 분리되고, 하위비트 저장부(38)에는 하위비트의 디지털 영상신호가 입력되며 상위비트 저장부(40)에는 상위비트의 디지털 영상신호가 입력된다. 예를 들어, 하위비트 저장부(38)에는128 계조값을 표현할 수 있는 제 1 내지 7 비트의 값이 저장되고, 상위비트 저장부(40)에는 256 계조값을 표현할 수 있는 제 8 비트의 값이 저장될 수 있다. 메모리(22)에 저장된 하위비트 및 상위비트 신호는 판별부(24)로 이동된다. 판별부(24)는 계조값 판별부(42)와 계조 제어부(44)로 나뉘어진다. 계조값 판별부(42)는 메모리(22)로부터 입력되는 비트값에 따라 계조를 판별하게 된다. 예를 들어, 메모리(22)로부터 제 1 내지 제 7 비트의 값이 입력되면 128 계조로 판별하고, 제 1 내지 제 8 비트의 값이 입력되면 256 계조로 판별한다. 계조 제어부(44)는 계조값 판별부(42)를 제어하게 된다. 구동부(26)는 판별부(24)에서 입력된 계조값에 따라 PAM 및/또는 PWM 변조를 하게된다. 이를 위해 구동부(26)는 PAM 구동부(46)와 PWM 구동부(48)로 나뉘어진다. PWM 구동부(48)는 판별부(24)로부터 128 계조의 이하의 계조값이 입력될 때 구동되어 128 계조내에서 어느 하나를 계조를 PWM 방식으로 표시하게 된다. 이러한 PWM 구동부(48)는 제 1 및 제 2 방식으로 구동된다. PWM 구동부(48)가 제 1 방식으로 구동될 때 PWM 구동부(48)는 129 이상의 계조값이 입력될 때 항상 128 계조를 표현하게 된다. PWM 구동부(48)가 제 2 방식으로 구동될 때 PWM 구동부(48)는 129 이상의 계조값이 입력될 때 128 계조값의 2배의 진폭, 즉 256 계조를 표현하게 된다. 또한, PAM 구동부(46)는 제 1 및 제2 방식으로 구동된다. PAM 구동부(46)가 제 1 방식으로 구동될 때 PAM 구동부(46)는 판별부로부터 129 이상의 계조가 입력되었을 때 128 계조 이상의 값만을 PAM 방식으로 표현하게 된다. 예를 들어, 판별부(24)로부터 240의 계조가 입력된다면, PAM 구동부(46)는 112의 계조값을(128+112) 표현하게 된다. PAM 구동부(46)가 제 2 방식으로 구동될 때 PAM 구동부(46)는 256 계조에서 입력되는 계조값을 뺀 값만을 PAM 구동방식으로 표현하게 된다. 예를 들어, 판별부(24)로부터 240의 계조가 입력된다면, PAM 구동부(46)는 16의 계조값을(256-240=16) 표현하게 된다. 신호 처리부(28)는 구동부(26)로부터 128 이하의 계조값이 입력될 때 PWM 방식을 표현된 계조값을 데이터 구동부(30)로 전송하고, 데이터 구동부(30)는 이 값을 평판 표시 패널(36)로 공급하여 계조값에 따른 화상을 표시하게 된다. 신호처리부(28)는 구동부(26)가 제 1 방식으로 구동되고 있을 때 구동부(26)로부터 129 이상의 계조값이 입력되면 PAM 및 PWM 값을 합쳐서 계조값을 구현하고, 구현된 계조값을 데이터 구동부(30)로 전송한다. 데이터 구동부(30)는 신호 처리부(28)로부터 입력되는 계조에 따른 펄스값을 평판 표시 패널(36)로 공급하여 계조값에 따른 화상을 표시하게 된다. 신호 처리부(28)는 구동부(26)가 제 2 방식으로 구동되고 있을 때 구동부(26)로부터 129 이상의 계조값이 입력되면 PWM 펄스로부터 PAM 펄스를 감하여 계조값을 구현하고, 구현된 계조값을 데이터 구동부(30)로 전송한다. 데이터 구동부(30)는 신호 처리부(28)로부터 입력되는 계조에 따른 펄스값을 평판 표시 패널(36)로 공급하여 계조값에 따른 화상을 표시하게 된다.
상술한 바와 같이, 본 발명에 따른 평판표시장치 및 그 구동방법에 의하면 펄스 폭 변조 방식 및 펄스 진폭 변조를 이용하여 선형적인 계조를 표현할 수 있다. 즉, 낮은 계조를 표현할 때는 펄스 폭 변조방식으로 계조를 구현하고, 높은계조를 표현할 때는 펄스 폭 변조방식 및 폴스 진폭 변조방식을 이용하여 선형적인 계조를 표현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (13)

  1. 소정의 계조를 표현하는 평판표시장치의 구동방법에 있어서,
    제 1 계조 이하의 화상을 표시할 때 펄스 폭 변조를 이용하여 계조를 구현하는 단계와,
    제 2 계조 이상의 화상을 표시할 때 펄스 진폭 변조 및 펄스 폭 변조를 이용하여 계조를 구현하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 2 계조값이 상기 제 1 계조값보다 큰 것을 특징으로 하는 평판표시장치의 구동방법.
  3. 제 2 항에 있어서,
    상기 제 1 계조는 128 이하의 계조를 포함하고, 상기 제 2 계조는 129 이상의 계조를 포함하는 것을 특징으로 하는 평판표시장치의 구동방법.
  4. 제 2 항에 있어서,
    상기 제 2 계조에 포함된 특정 계조를 구현할 때 특정 계조에 포함된 상기 제 1 계조는 펄스 폭 변조를 이용하여 계조를 표현하고, 그 이외의 계조값은 펄스진폭 변조를 이용하여 계조를 구현한 후 상기 제 1 계조값 합하여 특정 계조를 구현하는 것을 특징으로 하는 평판표시장치의 구동방법.
  5. 제 2 항에 있어서,
    상기 제 2 계조에 포함된 특정 계조를 구현할 때 상기 펄스 폭 변조된 상기 제 1 계조의 2배의 진폭을 가지는 펄스를 이용하여 상기 평판표시장치의 최상의 계조를 구현하고, 상기 최상의 계조에서 상기 특정계조를 감한 계조를 펄스 진폭 변조를 이용하여 구현한후 상기 최상의 계조 값에서 상기 펄스 진폭 변조한 값을 감하여 특정 계조를 구현하는 것을 특징으로 하는 평판표시장치의 구동방법.
  6. 외부로부터 특정 계조값을 갖는 영상신호를 입력받고, 상기 영상신호를 상위비트와 하위비트로 분리하는 분리부와;
    상기 상위비트 및 하위비트를 저장하기 위한 메모리와;
    상기 메모리에 저장된 상위비트 및 하위비트를 이용하여 계조값을 판별하기 위한 판별부와;
    상기 판별부에서 판별된 계조값에 따라 펄스 폭 변조 및 펄스 진폭 변조 중 적어도 하나 이상의 변조방법을 이용하여 계조를 표현하는 구동부와;
    상기 구동부에서 출력된 펄스 폭 변조 및 펄스 진폭 변조 중 적어도 하나 이상의 변조방법에 의해 표현된 계조값을 이용하여 상기 특정 계조값을 표현하기 위한 신호 처리부와;
    상기 특정 계조값으로 표현된 신호를 표시장치로 공급하기 위한 구동부를 구비하는 것을 특징으로 하는 평판표시장치.
  7. 제 6 항에 있어서,
    상기 구동부는 상기 판별부에서 판별된 계조값이 제 1 계조이하의 계조를 갖는다면 상기 구동부에 포함되어 있는 펄스 폭 구동부를 이용하여 계조를 표현하고,
    상기 신호 처리부는 상기 구동부로부터 상기 제 1 계조 이하의 계조값이 입력되면 상기 계조값을 상기 구동부로 중계하는 것을 특징으로 하는 평판표시장치.
  8. 제 7항에 있어서,
    상기 구동부는 상기 판별부에서 판별된 계조값이 상기 제 1 계조보다 큰 값인 제 2 계조를 갖는다면 상기 구동부에 포함되어 있는 펄스 폭 구동부를 이용하여 상기 제 1 계조를 구현하고, 상기 제 2 계조에서 상기 제 1 계조를 감한 제 3 계조값을 상기 구동부에 포함되어 있는 펄스 진폭 구동부를 이용하여 구현하는 것을 특징으로 하는 평판표시장치.
  9. 제 8 항에 있어서,
    상기 신호 처리부는 상기 구동부로부터 입력되는 제 1 계조값 및 제 3 계조값을 합하여 제 2 계조를 구현하는 것을 특징으로 하는 평판표시장치.
  10. 제 7 항에 있어서,
    상기 구동부는 상기 판별부에서 판별된 계조값이 상기 제 1 계조보다 큰 값인 제 2 계조를 갖는다면 상기 상기 구동부에 포함되어 있는 상기 펄스 폭 구동부를 이용하여 상기 제 1 계조의 2배의 진폭을 가지는 제 3 계조값을 구현하고, 상기 제 3 계조에서 상기 제 2 계조를 감한 제 4 계조값을 상기 구동부에 포함되어 있는 펄스 진폭 구동부를 이용하여 구현하는 것을 특징으로 하는 평판표시장치.
  11. 제 10 항에 있어서,
    상기 신호 처리부는 상기 제 3 계조값에서 상기 제 4 계조값을 감하여 상기 제 2 계조를 구현하는 것을 특징으로 하는 평판표시장치.
  12. 제 6 항에 있어서,
    상기 메모리는 상기 하위비트를 저장하기 위한 하위비트 저장부와,
    상기 상위비트를 저장하기 위한 상위비트 저장부를 구비하는 것을 특징으로 하는 평판표시장치.
  13. 제 6 항에 있어서,
    상기 분리부, 메모리, 판별부, 구동부, 신호 처리부 및 구동부를 제어하기 우한 타이밍 제어부를 구비하는 것을 특징으로 하는 평판표시장치.
KR1020010000872A 2001-01-06 2001-01-06 평판표시장치 및 그 구동방법 KR20020059490A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000872A KR20020059490A (ko) 2001-01-06 2001-01-06 평판표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000872A KR20020059490A (ko) 2001-01-06 2001-01-06 평판표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20020059490A true KR20020059490A (ko) 2002-07-13

Family

ID=27691010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000872A KR20020059490A (ko) 2001-01-06 2001-01-06 평판표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20020059490A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765253B1 (ko) * 2004-06-30 2007-10-09 캐논 가부시끼가이샤 변조 회로, 구동 회로 및 출력 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353062A (en) * 1979-05-04 1982-10-05 U.S. Philips Corporation Modulator circuit for a matrix display device
KR930010705A (ko) * 1991-11-20 1993-06-23 김정배 평판형 표시장치의 구동장치 및 방법
EP0381479B1 (en) * 1989-01-31 1994-10-26 Sharp Kabushiki Kaisha Method and apparatus for driving capacitive display device
KR19990087926A (ko) * 1998-05-06 1999-12-27 브릭크만 게오르그 디스플레이를하기위해시간변조를사용한매트릭스디스플레이를위한비디오신호처리방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353062A (en) * 1979-05-04 1982-10-05 U.S. Philips Corporation Modulator circuit for a matrix display device
EP0381479B1 (en) * 1989-01-31 1994-10-26 Sharp Kabushiki Kaisha Method and apparatus for driving capacitive display device
KR930010705A (ko) * 1991-11-20 1993-06-23 김정배 평판형 표시장치의 구동장치 및 방법
KR19990087926A (ko) * 1998-05-06 1999-12-27 브릭크만 게오르그 디스플레이를하기위해시간변조를사용한매트릭스디스플레이를위한비디오신호처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765253B1 (ko) * 2004-06-30 2007-10-09 캐논 가부시끼가이샤 변조 회로, 구동 회로 및 출력 방법

Similar Documents

Publication Publication Date Title
CN104882065B (zh) 显示装置及其驱动方法
KR100965202B1 (ko) 비디오 화상 처리를 위한 방법 및 장치
US9013519B2 (en) Organic light emitting display and method of driving the same
KR100445731B1 (ko) 표시장치의구동회로
US8564511B2 (en) Method and device for displaying an image on an organic light emitting display where a frame is divided into two groups of subframes
KR20010062092A (ko) 디지털 표시를 위한 동적 저-레벨의 향상 및 동화상외란의 감소
EP1717785A1 (en) Driving apparatus and driving method for electron emission device
KR20070092856A (ko) 평판표시장치 및 데이터신호 형성방법
JP2000221945A (ja) マトリクス型表示装置
JP2020201483A (ja) 発光表示装置及びその駆動方法
US7277105B2 (en) Drive control apparatus and method for matrix panel
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20090021740A (ko) 전자방출표시장치의 영상신호 보정방법
JP2002323872A (ja) プラズマディスプレイパネルの駆動方法及びプラズマ表示装置
KR20210099241A (ko) 표시 장치 및 그 구동 방법
KR101327837B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20020059490A (ko) 평판표시장치 및 그 구동방법
KR101922072B1 (ko) 데이터 변환 장치 및 방법, 평판 표시 장치의 구동 장치 및 구동 방법
KR20170124790A (ko) 서브프레임에 기반한 디지털 구동 장치 및 이를 포함하는 표시장치
KR20110095958A (ko) 샘플 홀드 멀티스캔 디스플레이의 아날로그 서브필드
KR101761413B1 (ko) 화질 향상 방법과 이를 이용한 표시장치
KR20030008692A (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR100430087B1 (ko) 평판 디스플레이 패널의 구동장치 및 그 구동방법
KR100727304B1 (ko) 전계방출표시소자의 구동방법
KR20170124809A (ko) 시간분할 구동 방법 및 이를 구현하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application