KR20020057574A - 원칩으로 구현되며 고속으로 동작하는 광 수신 장치 - Google Patents

원칩으로 구현되며 고속으로 동작하는 광 수신 장치 Download PDF

Info

Publication number
KR20020057574A
KR20020057574A KR1020010000672A KR20010000672A KR20020057574A KR 20020057574 A KR20020057574 A KR 20020057574A KR 1020010000672 A KR1020010000672 A KR 1020010000672A KR 20010000672 A KR20010000672 A KR 20010000672A KR 20020057574 A KR20020057574 A KR 20020057574A
Authority
KR
South Korea
Prior art keywords
signal
current
voltage
unit
level
Prior art date
Application number
KR1020010000672A
Other languages
English (en)
Other versions
KR100389921B1 (ko
Inventor
김용섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2001-0000672A priority Critical patent/KR100389921B1/ko
Priority to US09/949,701 priority patent/US6832054B2/en
Publication of KR20020057574A publication Critical patent/KR20020057574A/ko
Application granted granted Critical
Publication of KR100389921B1 publication Critical patent/KR100389921B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6933—Offset control of the differential preamplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

원칩으로 구현되며 고속으로 동작하는 광 수신 장치가 개시된다. 본 발명의 광 수신 장치는 광 신호를 수신하여 전류 신호로 변환하는 광 수신 다이오드로부터 전류 신호를 수신하여 데이터를 추출하는 장치로서, 전류/전압 변환부, DC 제거부, 증폭부 및 레벨 변환부를 구비한다. 전류/전압 변환부는 전류 신호를 차동의 전압 신호로 변환하여 변환 전압 신호로서 출력한다. DC 제거부는 변환 전압 신호의 DC 성분을 제거한다. 증폭부는 DC 제거부의 출력 신호를 증폭하여 출력한다. 레벨 변환부는 증폭부의 출력 신호를 씨모스 레벨로 변환하여 데이터로서 출력한다. 상기의 전류/전압 변환부, DC 제거부, 증폭부 및 레벨 변환부는 하나의 칩으로 구현된다. 그리고, 전류/전압 변환부는 전류 신호를 하나의 입력 단자로 수신하는 단일 입력 구조를 가진다. 본 발명의 광 수신 장치는 단일 칩으로 구현되어, 집적도가 향상되고 사용의 편의성이 제고된다. 또한 본 발명의 광 수신 장치는 잡음에 덜 민감하여 오류 발생 가능성이 감소되며 고속으로 동작할 수 있다.

Description

원칩으로 구현되며 고속으로 동작하는 광 수신 장치{High speed optical receiver implemented in one chip}
본 발명은 광 전송 시스템에 관한 것으로서, 특히 고속으로 동작하는 광 수신 장치에 관한 것이다.
통상의 광 전송 시스템은 도 1에 도시된 바와 같이, 전기적 신호를 광 신호로 변환하여 전송하는 광 송신단(10)과 광 전송로(20)를 통해 수신되는 광 신호를 전기적 신호로 변환하는 광 수신단(30)으로 구성된다. 광 송신단(10)은 일반적으로 전류 신호를 광 신호로 변환하여 출력하는 레이저 다이오드부(120)와 레이저 다이오드부(120)에 공급되는 전류를 조절하여 레이저 다이오드부(120)의 광 출력 전력을 조절하는 송신 드라이버(110)로 구성된다. 광 전송로(20)는 플라스틱 광 파이버(Plastic Optical Fiber, POF) 또는 글래스 광 파이버(Glass Optical Fiber) 등으로 구성된다. 그리고, 광 수신단(30)은 포토 다이오드부(310), 변환 증폭부(320) 및 레벨 변환부(330)로 구성된다.
포토 다이오드(Photo Diode)부(310)는 수신된 광 신호를 전류 신호로 변환하여 출력한다. 변환 증폭부(320)는 포토 다이오드부(310)로부터 입력되는 전류 신호를 전압 신호로 변환하고 DC 성분을 제거하며 신호를 증폭하는 회로로서, 아날로그 신호 처리 부분이다. 레벨 변환부(330)는 변환 증폭부(320)로부터 출력되는 아날로그 신호 레벨을 디지털 신호 레벨, 예를 들어, 씨모스(CMOS) 레벨로 변환하는 회로로서 디지털 신호 처리 부분이다. 그런데, 아날로그 신호를 처리하는 변환 증폭부(320)는 잡음에 민감하다. 구체적으로 도시되지는 않았지만, 변환 증폭부(320) 내에서도 비교적 큰 레벨로 증폭되기 전의 레벨이 작은 신호를 처리하는 회로는 특히 잡음에 약하다. 따라서, 변환 증폭부(320)는 스위칭 잡음 등이 많이 발생하는 레벨 변환부(330)와 함께 동일한 칩에 구현하기가 힘들다. 그러므로,종래에는 변환 증폭부(320)와 레벨 변환부(330)가 각각 다른 칩으로 구현되어, 집적도도 떨어지고 사용의 편의 측면에서도 불편한 단점이 있다.
또한, 종래 기술에 따른 광 수신단(30)의 변환 증폭부(320)는 일반적으로 두 개의 신호를 입력받는 구조로 되어 있다. 즉, 종래의 변환 증폭부(30)는 차동의(differential) 입력 신호를 수신하여 차동의 출력 신호를 발생하는 차동 입력-차동 출력 구조이다. 따라서, 포토 다이오드와 특성을 맞추기 위하여, 구체적으로 도시되지는 않았으나, 내부의 차동 입력단에 더미(dummy) 커패시터를 추가하여 포토 다이오드의 실제 커패시턴스를 구현한다. 그러나, 포토 다이오드의 커패시턴스는 제조 공정 및 포토 다이오드에 걸리는 역 바이어스 전압(reverse bias voltage)에 따라 가변되므로, 실제 더미 커패시턴스는 포토 다이오드의 커패시턴스와 달라지게 된다. 이로 인하여, 변환 증폭부(320)로 입력되는 잡음의 양 및 위상의 달라 오류가 발생할 가능성이 높아진다.
그리고, 종래 기술에 따른 광 수신단(30)에서는 포토 다이오드의 커패시턴스가 커, 이로 인해 동작 속도가 저하되는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 단일 칩으로 구현할 수 있어, 집적도가 향상되고 사용의 편의성이 제고된 광 수신 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 잡음의 영향을 줄이고, 오류 발생 가능성을 감소시키며 고속으로 동작하는 광 수신 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 통상의 광 전송 시스템을 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 광 수신 장치를 개략적으로 나타내는 블록도이다.
도 3은 도 1의 광 전송 시스템에서의 송신 구동 전류를 나타내는 파형도이다.
도 4는 도 2에 도시된 본 발명의 일 실시예에 따른 광 수신 장치를 구체적으로 보여주는 회로도이다.
도 5a 내지 도 5f는 도 4에 도시된 광 수신 장치에서 선택된 일부 신호들의 파형도이다.
상기 기술적 과제를 이루기 위한 본 발명의 광 신호를 수신하여 전류 신호로 변환하는 광 수신 다이오드로부터 상기 전류 신호를 수신하여 데이터를 추출하는 광 수신 장치에 관한 것이다. 본 발명의 광 수신 장치는 상기 전류 신호를 차동의 전압 신호로 변환하고, 상기 변환된 전압 신호를 변환 전압 신호로서 출력하는 전류/전압 변환부; 상기 변환 전압 신호의 DC 성분을 제거하는 DC 제거부: 상기 DC 제거부의 출력 신호를 증폭하여 출력하는 증폭부; 및 상기 증폭부의 출력 신호를 씨모스 레벨로 변환하여 상기 데이터로서 출력하는 레벨 변환부를 구비한다. 상기 전류/전압 변환부, 상기 DC 제거부, 상기 증폭부 및 상기 레벨 변환부는 하나의 칩으로 구현되는 것을 특징으로 한다.
바람직하기로는 상기 전류/전압 변환부, 상기 DC 제거부, 상기 증폭부 및 상기 레벨 변환부는 상호 분리된 전원선을 통하여 소정의 전원 전압을 공급받아, 상기 전원선에 의한 잡음의 영향이 최소화되게 한다.
상기 다른 기술적 과제를 이루기 위한 본 발명의 광 신호를 수신하여 전류 신호로 변환하는 광 수신 다이오드로부터 상기 전류 신호를 수신하여 데이터를 추출하는 광 수신 장치에 관한 것이다. 본 발명의 광 수신 장치는 상기 전류 신호를 차동의 전압 신호로 변환하고, 상기 변환된 전압 신호를 변환 전압 신호로서 출력하는 전류/전압 변환부; 상기 변환 전압 신호의 DC 성분을 제거하는 DC 제거부: 상기 DC 제거부의 출력 신호를 증폭하여 출력하는 증폭부; 및 상기 증폭부의 출력 신호를 씨모스 레벨로 변환하는 레벨 변환부를 구비한다. 상기 전류/전압 변환부는 상기 전류 신호를 하나의 입력 단자로 수신하는 단일 입력 구조를 가지는 것을 특징으로 한다.
바람직하기로는 상기 전류/전압 변환부는 상기 전류 신호를 그 에미터로 입력받고, 그 콜렉터로 전압 신호를 출력하는 베이스 공통 구조의 제1 바이폴라 트랜지스터를 포함한다.
본 발명의 광 수신 장치는 단일 칩으로 구현되어, 집적도가 향상되고 사용의 편의성이 제고된다. 또한 본 발명의 광 수신 장치는 잡음에 덜 민감하여 오류 발생 가능성이 감소되며 고속으로 동작할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그리고 본 명세서에서는 설명의 편의상 각 도면을 통하여 동일한 역할을 수행하는 신호는 동일한 참조 부호로 나타낸다.
도 2는 본 발명의 일 실시예에 따른 광 수신 장치를 개략적으로 보여주는 블록도이다. 이를 참조하면, 본 발명의 일 실시예에 따른 광 수신 장치(100)는 전류/전압 변환부(50), DC 제거부(60), 증폭부(70) 및 레벨 변환부(80)를 구비한다. 그리고, 설명의 편의를 위하여, 수신용 광 다이오드인 포토 다이오드(40)가 함께 도시된다.
포토 다이오드(40)는 수신된 광 신호를 전기적인 전류 신호로 변환하여 출력한다. 포토 다이오드(40)의 물리적인 커패시턴스는 포토 다이오드(40)에 걸리는 역 바이어스의 전압(VPD)에 따라 변하며, 역 바이어스 전압(VPD)이 크면 커패시턴스가 작아지는 특성이 있다. 따라서, 포토 다이오드(40)의 역 바이어스 전압(VPD)이 크면커패시턴스가 줄어, 고속 동작에 유리하다.
전류/전압 변환부(50)는 포토 다이오드(40)로부터 입력되는 전류 신호(IPD)를 전압 신호(VIV)로 변환하는 역할을 한다.
DC 제거부(60)는 광 송신단(도 1의 10)에서 광 신호의 송신을 위해 발생하는 송신 구동 전류의 바이어스 전류 및 기타 DC 오프셋(offset)을 제거하여 순수한 신호를 얻기 위한 블록이다. DC 제거부(60)는 전류/전압 변환부(50)에서 출력되는 전압 신호(VIV)를 수신하여 DC 성분이 제거된 차동의 전압 신호(VDC1, VDC2)를 출력한다. 광 송신단에서 광 신호의 송신을 위해 사용되는 송신 구동 전류의 특성에 대해간단히 살펴보기 위해 도 3을 참조한다.
도 3은 송신 구동 전류를 보여주는 파형도이다. 전술한 바와 같이, 송신 드라이버(도 1의 110)는 레이저 다이오드부(도1의 120)에 공급되는 송신 구동 전류(ILASER)를 조절하여 레이저 다이오드의 광 출력 전력을 조절한다. 이 때, 송신 구동 전류(ILASER)는 바이어스 전류(bias current)(IBAIS)와 변조 전류(modulation current)(IMOD)로 공급된다. 바이어스 전류(IBAIS)는 레이저 다이오드의 턴온/턴오프에 따른 데이터 전송 속도의 저하를 방지하기 위한 것으로, 송신 구동 전류(ILASER)의 변화량이 레이저 다이오드의 턴온/턴오프 경계 위에서 형성되도록 한다.
변조 전류(IMOD)는 실제 전송되는 데이터의 '하이레벨'/'로우레벨'을 나타내기 위해 변화되는 전류이다. 변조 전류(IMOD)는 바이어스 전류(IBAIS)를 기준으로 더 높은 레벨에서 스윙하므로, 데이터 전송 속도가 빨라진다.
다시 도 2를 참조하면, 증폭부(70)는 DC 제거부(60)로부터 입력되는 전압 신호(VDC1, VDC2)를 증폭하여 안정된 증폭 신호(VLA1, VLA2)를 레벨 변환부(80)에 공급하는 역할을 한다. 포토 다이오드(40)로부터 출력되는 전류 신호(IPD)는 매우 작다. 따라서, 전류 신호(IPD)가 변환된 전압 신호(VIV) 또한 매우 작으므로, 이를 원하는 레벨의 신호로 만들기 위하여, 직렬로 연결되는 하나 이상의 증폭기로 구성되는 증폭부(70)가 필요하다.
레벨 변환부(80)는 증폭부(70)로부터 입력되는 증폭된 신호(VLA1, VLA2)를 후단의 로직부(미도시)를 구동하기 위한 CMOS(Complementary MOS) 레벨로 변환하여, 변환된 신호를 데이터(OUT)로서 출력한다.
본 발명의 일 실시예에 따른 광 수신 장치(100)의 상세한 구성 및 동작은 도 4 및 도 5a 내지 도 5f를 참조하여 설명한다. 도 4는 도 2에 도시된 본 발명의 일 실시예에 따른 광 수신 장치(100)를 구체적으로 보여주는 회로도이다. 그리고, 도 5A 내지 도 5F는 도 4에 도시된 광 수신 장치(100)에서 선택된 일부 신호들의 파형도이다.
먼저 도 4를 참조하면, 전류/전압 변환부(50)는 포토 다이오드(40)로부터 입력되는 전류 신호(IPD)를 전압 신호(VIV)로 변환한다. 이를 위해, 전류/전압변환부(50)는 트랜지스터들(Q0~Q1,Q34, Q66~Q67)과 저항들(R0~R2, R33, R65)을 포함한다. 트랜지스터들(Q0~Q1,Q34, Q66~Q67)은 NPN 바이폴라(bipolar) 트랜지스터들이다.
입력 트랜지스터(Q0)는 그 에미터로 전류 신호(IPD)가 입력되고, 그 콜렉터는 출력 저항(R0)에 접속되어, 콜렉터로 전압이 출력되는 베이스 공통(common base) 구조이다. 참고로, 종래의 광 수신 장치를 언급하면, 종래의 광 수신 장치의 전류/전압 변환부는 에미터 공통(common emitter) 구조의 입력 트랜지스터- 그 베이스가 포토 다이오드(40)의 일측(N1)과 접속되고, 그 콜렉터로 전압을 출력하는 구조의 입력 트랜지스터-를 사용하므로, 포토 다이오드(40)의 일측(N1)의 전압이 비교적 높다. 그리하여, 포토 다이오드(40)의 역 바이어스 전압(VPD)이 낮아진다.
이에 반해, 본 발명의 광 수신 장치(100)의 전류/전압 변환부(50)에서는 입력 트랜지스터(Q0)의 에미터가 포토 다이오드(40)의 일측(N1)과 접속되므로, 포토 다이오드(40)의 일측(N1)은 낮은 전압 레벨을 가진다. 포토 다이오드(40)의 다른 일측 단자는 전원 전압(VCC)에 접속되므로, 포토 다이오드(40)에 걸리는 역 바이어스 전압(VPD)이 매우 크다. 포토 다이오드(40)에 걸리는 역 바이어스 전압(VPD)은 다음 수학식 1과 같다.
VPD= VCC - IE* R1 = VCC - VBE1- (IR65* R65)
여기서, VBE1은 트랜지스터(Q1)의 베이스-에미터간 전압이고, IR65는 저항(R65)에 흐르는 전류이다.
포토 다이오드(40)의 역 바이어스 전압(VPD)이 커지면, 커패시턴스는 감소한다. 그러므로, 전류/전압 변환부(50)의 주파수 특성이 개선되어, 광 수신 장치(100)는 고속으로 동작이 가능하다.
그리고, 전류/전압 변환부(50)는 전류 신호(IPD)를 하나의 입력 단자로 수신하는 단일 입력 구조를 가진다. 단일 입력 구조의 전류/전압 변환부(50)는 종래의 차동 입력 구조와는 달리, 포토 다이오드(40)의 특성을 맞추기 위한 더미 커패시터를 필요로 하지 않는다. 따라서, 더미 커패시턴스와 포토 다이오드(40)의 실제 커패시턴스와의 미스 매칭 등으로 인한 오류 발생 가능성이 줄어든다. 또한, 전류/전압 변환부(50)는 잡음에 의한 영향을 적게 받는다.
전류/전압 변환부(50)의 일부 트랜지스터들(Q1, Q66~Q67) 및 저항들(R2, R65)은 바이어스부(510)를 형성한다. 바이어스부(510)는 입력 트랜지스터(Q0)의 베이스 전압이 소정의 DC 전압이 되도록 바이어스한다. 이에 따라, 입력 트랜지스터(Q0)의 에미터 전류(IE)가 소정의 DC 전류로 바이어스된다. 포토 다이오드(40)로부터 인가되는 전류 신호(IPD)는 입력 트랜지스터(Q0)의 에미터로 인가되므로, 결국 입력 트랜지스터(Q0)의 에미터 전류(IE)는 바이어스된 DC 전류에 포토 다이오드(40)로부터 인가되는 전류 신호(IPD)의 변화분이 반영된 전류이다.
입력 트랜지스터(Q0)의 에미터 전류(IE)에 의해, 입력 트랜지스터(Q0)의 콜렉터 전류도 가변되고, 입력 트랜지스터(Q0)의 콜렉터 저항(R0)에 걸리는 전압, 즉 콜렉터 전압도 가변된다. 입력 트랜지스터(Q0)의 콜렉터 전압은 출력 트랜지스터(Q34)를 통해 DC 전압 레벨이 쉬프트되어 변환 전압 신호(VIV)로서 출력된다. 입력 트랜지스터(Q0)의 콜렉터 전압이 변환 전압 신호(VIV)로 사용될 수도 있다. 그러나, 입력 트랜지스터(Q0)의 콜렉터 전압은 DC 레벨이 높을 수 있으므로, 출력 트랜지스터(Q34)의 에미터에서 변환 전압 신호(VIV)가 출력되도록 하는 것이 바람직하다.
입력되는 전류 신호(IPD) 대 출력되는 변환 전압 신호(VIV)와의 관계를 수식으로 표현하면, 다음의 수학식 2와 같다.
ZIV= VIV/ IPD
VIV= (IPDH- IPDL)* R0
여기서, ZIV는 트랜스-임피던스(trans-impedance) 이득이다. IPDH, IPDL는 각각 IPD의 최저값과 최고값이며, R0는 입력 트랜지스터(Q0)의 콜렉터 저항(R0)이다.
포토 다이오드(40)로부터 출력되는 전류 신호(IPD)와 전류/전압 변환부(50)의 출력 전압인 변환 전압 신호(VIV)가 각각 도 5a 및 도5b에 도시되어 있다. 도 5a를참조하면, 전류 신호(IPD)는 피크 대 피크(peak-to-peak) 값이 약 20㎂ 인 매우 작은 신호이다. 그리고, 전류 신호(IPD)의 주파수는 2㎓ 이다. 도 5b를 참조하면, 변환 전압 신호(VIV)는 단일 전압 신호로서, 전류 신호(IPD)에 비하여 고주파수 성분이 적다.
DC 제거부(60)는 차동 증폭기 형태로 구현되어, 입력되는 변환 전압 신호(VIV)에서 DC를 제거하여 출력한다. 이를 위하여, DC 제거부(60)는 트랜지스터(Q8,Q9,Q73,Q6,Q7), 저항(R9~R15) 및 커패시터(C0)를 포함한다.
전류/전압 변환부(50)로부터 출력되는 변환 전압 신호(VIV)는 차동 트랜지스터들(Q8,Q9)의 베이스로 입력되는데, 제1 차동 트랜지스터(Q8)의 베이스로는 저항(R15)을 통하여 입력되고, 제2 차동 트랜지스터(Q9)의 베이스로는 저역 통과 필터를 거쳐 입력된다. 여기서, 저역 통과 필터는 저항(R12)과 커패시터(C0)로 구성된다. 즉, 저항(R12)과 커패시터(C0)가 저역 통과 필터 역할을 하여, 제2 차동 트랜지스터(Q9)의 베이스로는 변환 전압 신호(VIV)의 평균치가 입력된다. 따라서, DC가 제거된 전압 신호가 차동 증폭기로부터 출력된다. 차동 증폭기의 출력저항들(R9, R10)에 걸리는 전압 신호는 출력 트랜지스터들(Q7,Q6)을 각각 거쳐, 차동의 전압 신호(VDC1, VDC2)로서 출력된다.
DC 제거부(60)에서는 로우 컷오프 주파수(low cutoff frequency)가 생기는데, 그 주파수는 다음 식과 같다.
FLC= 1/(2π*R12*C0)
여기서, FLC는 DC 제거부(60)의 로우 컷오프 주파수이다.
도 5c는 DC 제거부(60)의 차동 트랜지스터들(Q8, Q9)로 입력되는 신호를 보여준다. 도 5c에서, 그래프 VI1은 제1 차동 트랜지스터(Q8)의 베이스로 입력되는 신호이고, 그래프 VI2는 제2 차동 트랜지스터(Q9)의 베이스로 입력되는 신호이다. VI1은 변환 전압 신호(VIV)와 유사한 신호이며, VI2는 변환 전압 신호(VIV)의 평균치로서 거의 일정한 레벨을 가지는 신호이다.
도 5d는 DC 제거부(60)의 출력 신호(VDC1, VDC2)를 보여준다. 차동의 출력 신호(VDC1, VDC2)는 서로 위상은 반대이고, 형태는 동일한 신호이다.
증폭부(70)는 3단의 증폭단(710, 720, 730)으로 구성되며, 각 증폭단(710,720,730)은 에미터 공통의 차동 증폭기 형태로 구현된다. 제1 증폭단(710)은 트랜지스터들(Q10~Q14) 및 저항들(R16~R19)로 구성된다. 동일한 특성을 가지는 차동 트랜지스터들(Q10, Q11)의 베이스로 각각 DC 제거부(60)의 출력 신호(VDC1, VDC2)가 입력된다. 그리고, 두 차동 트랜지스터들(Q10, Q11)의 콜렉터 저항들(R16, R17)에 걸리는 전압이 각각 출력 트랜지스터들(Q14, Q13)을 거쳐 DC 레벨 쉬프트되어, 제1 증폭단(710)의 출력 전압으로서 발생된다. 제1 증폭단(710)의 차동의 출력 전압은 제2 증폭단(720)의 차동 트랜지스터들(Q46, Q47)의 베이스로각각 입력된다.
제1 증폭단(710)의 차동 트랜지스터들(Q10, Q11)의 에미터는 공통으로 접속된다. 그리고, 트랜지스터(Q12) 및 저항들(R18, R19)은 차동 트랜지스터들(Q10, Q11)의 공통 에미터에 흐르는 전류(IES1)의 소오스 역할을 한다. 공통 에미터 전류(IES1)는 증폭 바이어스부(740)에 의해 조절된다. 증폭 바이어스부(740)는 바이폴라 트랜지스터들(Q15~Q21), 저항(R22~R24) 및 커패시터들(C1, C2)로 구성된다.
제2 증폭단(720) 및 제3 증폭단(730)의 구성은 제1 증폭단(710)의 구성과 동일하므로, 상세한 설명은 생략하기로 한다. 제2 증폭단(720) 및 제3 증폭단(730)의 공통 에미터 전류들(IES2, IES3) 또한 증폭 바이어스부(740)에 의해 조절된다. 다만, 제1 내지 제3 증폭단(710,720,730)의 전류 소스 역할을 보조하는 저항들(R18와 R19, R51과 R52, R27과 R28)의 값을 달리 함으로써, 각 공통 에미터 전류들(IES1, IES2, IES3) 의 값이 달라질 수 있다.
포토 다이오드(40)로부터 출력되는 전류 신호(IPD)는 전술한 바와 같이 피크-대-피크치가 수 ㎂에 불과하므로, 이와 같은 미세한 신호를 검출하기 위해서는 증폭부(70)의 이득이 충분히 커야 한다.
증폭부(70)의 이득은 다음의 수학식 4와 같이 표현된다.
GA = A1 * A2 * A3
= (R17//ro11)/(2*re11) * (R49//ro47)/(2*re47) * (R26//ro23)/(2*re23)
여기서, GA 는 증폭부(70)의 이득, A1, A2, A3은 각각 제1 증폭단(710), 제2 증폭단(720) 및 제3 증폭단(730)의 이득이다. 그리고, ro11, ro47 및 ro23 는 각각 차동 트랜지스터 Q11, Q47 및 Q23의 얼리 저항(early resistance)이고, re11, re47 및 re23 는 각각 차동 트랜지스터 Q11, Q47 및 Q23의 에미터 내부 저항이다.
증폭부(70)는 주파수 특성을 보상하기 위하여 신호 파형을 쉐이핑(shaping)하는 역할 및 후단에 안정된 신호를 공급하는 역할도 한다. 도 5e는 증폭부(70)의 출력 신호(VLA1, VLA2)를 보여준다. 이를 참조하면, 증폭된 신호(VLA1, VLA2)는 증폭되기 전의 신호인 DC 제거부(60)의 출력 신호(VDC1, VDC2)의 파형에 비하여 상승 및 하강 슬로프가 급격함을 알 수 있다. 즉, 주파수 특성이 보상되었음을 알 수 있다.
레벨 변환부(80)는 증폭부(70)의 출력 신호(VLA1, VLA2)를 디지털 신호 레벨인 CMOS 레벨로 변환하는 회로로서, 푸쉬-풀(push-pull) 구조로 구성된다. 증폭부(70)의 출력 신호(VLA1, VLA2)는 ECL(Emitter-Coupled Logic) 신호로서, 아날로그 신호이다.
구성을 구체적으로 살펴보면, 레벨 변환부(80)는 엔모스 트랜지스터들(MN0, MN1)과 피모스 트랜지스터들(MP0, MP1)을 포함한다. 엔모스 트랜지스터들(MN0, MN1) 게이트로 증폭부(70)의 출력 신호(VLA1, VLA2)가 각각 입력된다. 제1 엔모스 트랜지스터(MN0)의 게이트로 입력되는 전압이 높고, 제2 트랜지스터(MN1)의 게이트로입력되는 전압이 낮으면, 제1 트랜지스터(MN0)가 턴온되어 피모스 트랜지스터들(MP0, MP1)의 게이트의 전압이 낮아져, 피모스 트랜지스터들(MP0, MP1)이 턴온된다. 이 때, 제2 엔모스 트랜지스터(MN1)은 턴오프이므로, 출력 데이터(OUT)는 전원 전압(VCC) 레벨에 가까운 하이레벨이 된다. 반대로, 제1 엔모스 트랜지스터(MN0)의 게이트로 입력되는 전압이 낮고, 제2 엔모스 트랜지스터(MN1)의 게이트로 입력되는 전압이 높으면, 피모스 트랜지스터들(MP0, MP1)의 게이트의 전압이 높아져, 피모스 트랜지스터들(MP0, MP1)이 턴오프된다. 이 때, 제2 엔모스 트랜지스터(MN1)는 턴온이므로, 출력 데이터(OUT)는 접지 전압(GND) 레벨에 가까운 로우레벨이 된다.
도 5f는 레벨 변환부(80)의 출력 데이터(OUT)를 보여준다. 도 5f를 참조하면, 레벨 변환부(80)의 출력 데이터(OUT)는 하이레벨과 로우레벨 사이의 트랜지션 기간이 짧고, 하이레벨과 로우레벨이 각각 거의 일정한 레벨을 가지는 디지털 신호임을 알 수 있다.
본 발명의 일 실시예에 따른 광 수신 장치(100)는 하나의 칩으로 구현된다. 본 발명의 광 수신 장치(100)는 전술한 바와 같이, 단일 입력 구조의 전류/전압 변환부(50)를 가진다. 따라서, 잡음에 덜 영향을 받는다. 도 4에서는, 도면 작성의 편의상, 전류/전압 변환부(50), DC 제거부(60), 증폭부(70) 및 레벨 변환부(80)로 인가되는 전원 전압(VCC)을 위한 전원선이 상호 연결되는 것으로 도시되고 있다. 그러나, 실제 칩으로 구현시에는 전류/전압 변환부(50), DC 제거부(60), 증폭부(70) 및 레벨 변환부(80)로 인가되는 전원 전압(VCC)을 위한 전원선이 상호분리되도록 하는 것이 바람직하다. 따라서, 전원선에 의한 잡음이 최소화된다. 종래에는 전류/전압 변환부(50), DC 제거부(60)가 잡음에 민감하여 스위칭 잡음 등이 많이 발생하는 레벨 변환부(80)와 같은 칩에 구현할 수 없었다. 그런데, 본 발명에서는 전술한 바와 같이, 전원선에 의한 잡음을 최소화하고 전류/전압 변환부(50)를 잡음에 덜 민감하도록 구성함으로써, 광 수신 장치(100)를 하나의 칩으로 구현하는 것이 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 광 수신 장치는 단일 칩으로 구현되어, 집적도가 향상되고 사용의 편의성이 제고되는 효과가 있다. 또한 본 발명의 광 수신 장치는 잡음에 덜 민감하여 오류 발생 가능성이 감소되며 고속으로 동작할 수 있다.

Claims (9)

  1. 광 신호를 수신하여 전류 신호로 변환하는 광 수신 다이오드로부터 상기 전류 신호를 수신하여 데이터를 추출하는 광 수신 장치에 있어서,
    상기 전류 신호를 차동의 전압 신호로 변환하고, 상기 변환된 전압 신호를 변환 전압 신호로서 출력하는 전류/전압 변환부;
    상기 변환 전압 신호의 DC 성분을 제거하는 DC 제거부:
    상기 DC 제거부의 출력 신호를 증폭하여 출력하는 증폭부; 및
    상기 증폭부의 출력 신호를 씨모스 레벨로 변환하여 상기 데이터로서 출력하는 레벨 변환부를 구비하며,
    상기 전류/전압 변환부, 상기 DC 제거부, 상기 증폭부 및 상기 레벨 변환부는 하나의 칩으로 구현되는 것을 특징으로 하는 광 수신 장치.
  2. 제1항에 있어서, 상기 전류/전압 변환부, 상기 DC 제거부, 상기 증폭부 및 상기 레벨 변환부는
    상호 분리된 전원선을 통하여 소정의 전원 전압을 공급받아, 상기 전원선에 의한 잡음의 영향이 최소화되게 하는 것을 특징으로 하는 광 수신 장치.
  3. 광 신호를 수신하여 전류 신호로 변환하는 광 수신 다이오드로부터 상기 전류 신호를 수신하여 데이터를 추출하는 광 수신 장치에 있어서,
    상기 전류 신호를 차동의 전압 신호로 변환하고, 상기 변환된 전압 신호를 변환 전압 신호로서 출력하는 전류/전압 변환부;
    상기 변환 전압 신호의 DC 성분을 제거하는 DC 제거부:
    상기 DC 제거부의 출력 신호를 증폭하여 출력하는 증폭부; 및
    상기 증폭부의 출력 신호를 씨모스 레벨로 변환하는 레벨 변환부를 구비하며,
    상기 전류/전압 변환부는 상기 전류 신호를 하나의 입력 단자로 수신하는 단일 입력 구조를 가지는 것을 특징으로 하는 광 수신 장치.
  4. 제3 항에 있어서, 상기 전류/전압 변환부는
    상기 전류 신호를 그 에미터로 입력받고, 그 콜렉터로 전압 신호를 출력하는 베이스 공통 구조의 제1 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 광 수신 장치.
  5. 제4 항에 있어서, 상기 전류/전압 변환부는
    상기 바이폴라 트랜지스터의 에미터에 흐르는 DC 전류를 소정의 값으로 바이어스하기 위한 바이어스부를 더 포함하는 것을 특징으로 하는 광 수신 회로.
  6. 제4 항에 있어서, 상기 전류/전압 변환부는
    상기 제1 바이폴라 트랜지스터의 콜렉터에 그 베이스가 접속되고, 그 에미터로 상기 변환 전압 신호를 출력하는 제2 바이폴라 트랜지스터로서, 상기 제1 바이폴라 트랜지스터의 콜렉터 전압 신호의 DC 레벨을 쉬프트하는 상기 제2 바이폴라 트랜지스터를 더 포함하는 것을 특징으로 하는 광 수신 장치.
  7. 제3 항에 있어서, 상기 DC 제거부는
    상기 변환 전압 신호를 소정의 저항을 통해 일 단자로 입력받고 상기 변환전압 신호의 저대역 필터링된 신호를 다른 일 단자로 입력받아, 차동의 전압 신호를 출력하는 에미터 공통의 차동 증폭기를 포함하는 것을 특징으로 하는 광 수신 장치.
  8. 제3 항에 있어서, 상기 증폭부는
    차동의 입력 신호를 수신하여, 소정의 증폭 이득으로 증폭하여 차동의 출력 신호로서 각각 출력하는 적어도 하나의 에미터 공통 차동 증폭기를 포함하는 것을 특징으로 하는 광 수신 장치.
  9. 제3 항에 있어서, 상기 전류/전압 변환부, 상기 DC 제거부, 상기 증폭부 및 상기 레벨 변환부는
    하나의 칩으로 구현되는 것을 특징으로 하는 광 수신 장치.
KR10-2001-0000672A 2001-01-05 2001-01-05 원칩으로 구현되며 고속으로 동작하는 광 수신 장치 KR100389921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0000672A KR100389921B1 (ko) 2001-01-05 2001-01-05 원칩으로 구현되며 고속으로 동작하는 광 수신 장치
US09/949,701 US6832054B2 (en) 2001-01-05 2001-09-10 High speed optical receiver implemented in one chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0000672A KR100389921B1 (ko) 2001-01-05 2001-01-05 원칩으로 구현되며 고속으로 동작하는 광 수신 장치

Publications (2)

Publication Number Publication Date
KR20020057574A true KR20020057574A (ko) 2002-07-11
KR100389921B1 KR100389921B1 (ko) 2003-07-04

Family

ID=19704316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0000672A KR100389921B1 (ko) 2001-01-05 2001-01-05 원칩으로 구현되며 고속으로 동작하는 광 수신 장치

Country Status (2)

Country Link
US (1) US6832054B2 (ko)
KR (1) KR100389921B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940616B2 (ja) * 2002-02-25 2007-07-04 松下電器産業株式会社 光受信回路
KR100703428B1 (ko) * 2002-04-26 2007-04-03 삼성전자주식회사 버스트모드 광 수신기 및 그의 신호 크기 검출 장치
US6876233B1 (en) 2003-02-15 2005-04-05 Medtronics, Inc. DC cancellation apparatus and method
KR100866091B1 (ko) * 2007-02-28 2008-10-31 고려대학교 산학협력단 문턱 전압을 수렴시키는 광수신 장치, 이를 이용하는광수신 오디오 장치 및 광통신 장치
US8687981B2 (en) * 2007-10-02 2014-04-01 Luxtera, Inc. Method and system for split voltage domain transmitter circuits
US8787774B2 (en) 2007-10-10 2014-07-22 Luxtera, Inc. Method and system for a narrowband, non-linear optoelectronic receiver
JP5459103B2 (ja) * 2010-06-25 2014-04-02 住友電気工業株式会社 増幅回路
US9806813B2 (en) * 2014-10-01 2017-10-31 Futurewei Technologies, Inc. Optical receiver with optical transmitter-specific dispersion post-compensation
US9843297B2 (en) * 2015-04-03 2017-12-12 Cosemi Technologies, Inc. Balanced differential transimpedance amplifier with single ended input and balancing method
JP6507980B2 (ja) * 2015-10-07 2019-05-08 富士通株式会社 光受信回路、光トランシーバ、および光受信回路の制御方法
US10505509B2 (en) * 2017-10-31 2019-12-10 Cisco Technology, Inc. Process and temperature insensitive linear circuit
US10944486B2 (en) * 2017-12-06 2021-03-09 Elenion Technologies, Llc DC current cancellation scheme for an optical receiver
CN109270026B (zh) * 2018-12-14 2023-11-03 河北大学 一种近红外接收与发射控制装置
US11249499B2 (en) 2020-03-04 2022-02-15 Cisco Technology, Inc. Linear transimpedance amplifier dual regulator architecture and tuning

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008579A (ko) 1994-08-31 1996-03-22 배순훈 다이얼 기능을 갖는 전자수첩

Also Published As

Publication number Publication date
KR100389921B1 (ko) 2003-07-04
US6832054B2 (en) 2004-12-14
US20020089728A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100389921B1 (ko) 원칩으로 구현되며 고속으로 동작하는 광 수신 장치
US7391265B2 (en) Amplifier unit and optical disc drive
US8009709B2 (en) DC coupled driver with active termination
EP1156603A2 (en) LED driving circuit and optical transmitting module
US6031855A (en) Light emitting element driving circuit and light emitting device having the same
JP2007110021A (ja) 受光回路
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
JP5459424B2 (ja) 光受信回路用信号増幅器
US4701720A (en) Capacitive feedback to boost amplifier slew rate
US6472908B1 (en) Differential output driver circuit and method for same
JPH10290127A (ja) 電流／電圧変換ｉｃ及び光電気変換ｉｃ
US6778569B2 (en) Optical source driver with improved input stage
US7929241B1 (en) Signal conversion system and method
JP3470797B2 (ja) バッファ回路
JP3116884B2 (ja) 光受信器用トランスインピーダンスアンプ
US6313667B1 (en) Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset
JP6973353B2 (ja) 線形増幅器
JP2765257B2 (ja) 増幅回路
JPH1065274A (ja) 発光素子駆動装置
US5382786A (en) Integrated photodetector with moving destination circuit
JP3583359B2 (ja) 論理レベル変換回路
JP4837585B2 (ja) 受光回路
JPH09252224A (ja) 電流／電圧変換回路
US20080197920A1 (en) Arrangement For Carrying Out Current-To-Voltage Conversion
Yang et al. A High Speed CMOS Arrayed Optical Transmitter for WPON Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee