KR20020056374A - 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치 - Google Patents

아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치 Download PDF

Info

Publication number
KR20020056374A
KR20020056374A KR1020000085722A KR20000085722A KR20020056374A KR 20020056374 A KR20020056374 A KR 20020056374A KR 1020000085722 A KR1020000085722 A KR 1020000085722A KR 20000085722 A KR20000085722 A KR 20000085722A KR 20020056374 A KR20020056374 A KR 20020056374A
Authority
KR
South Korea
Prior art keywords
frequency
signal
filter
multiplier
analog multiplier
Prior art date
Application number
KR1020000085722A
Other languages
English (en)
Inventor
유경봉
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000085722A priority Critical patent/KR20020056374A/ko
Publication of KR20020056374A publication Critical patent/KR20020056374A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator

Landscapes

  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치에 관한 것으로 특히, 기존의 믹서를 아날로그 곱셈기로 대체하여 주파수/위상 보상 및 비선형 보상이 되도록 함에 목적이 있다. 이러한 목적의 본 발명은 입력신호와 로컬 신호의 합 및 차 성분을 출력하는 제1 곱셈기(411)와, 이 제1 곱셈기(411)에서의 합 성분을 제거하기 위한 제1 주파수 제거 필터(412)와, 입력 신호와 90도 위상 지연된 로컬 신호의 합 및 차 신호를 출력하는 제2 곱셈기(418)와, 이 제2 곱셈기(418)에서의 합 성분을 제거하여 기저대역의 Q 신호를 출력하기 위한 제2 주파수 제거 필터(419)와, 상기 제1 주파수 제거 필터(412)에서의 차 성분에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시키는 AFC 필터(413)와, 이 AFC 필터(413)의 출력 신호를 사각파형으로 변환하는 리미터(414)와, 이 리미터(414)의 출력 신호와 상기 제2 주파수 제거 필터(419)의 기저대역의 Q신호를 합성하는 제3 곱셈기(415)와, 이 제3 곱셈기(415)의 출력 신호를 입력으로 비트 주파수의 값에 따라 신호 형태를 가변하는 루프 필터(416)와, 이 루프 필터(416)의 출력신호에 포함된 비트 주파수값에 따른 DC값에 따라 서로 90도의 위상차가 있는 2개의 로컬 신호를 발생시키는 전압제어발진기(417)로 구성된다.

Description

아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치{FREQUENCY/PHASE AUTO COMPREHENSION APPARATUS USING ANALOG MULTIPLIER}
본 발명은 주파수 및 위상 보상에 관한 것으로 특히, 자체 왜곡 신호 보상용 전용 수신기(Self Calibration and Correction Pro-Demodulator)에 있어서 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치에 관한 것이다.
도1은 종래 기술에서의 주파수/위상 보상 장치의 구성도로서 이에 도시된 바와 같이, 입력신호와 로컬 신호의 합 및 차 성분을 출력하는 제1 믹서(111)와, 이 제1 믹서(111)에서의 합 성분을 제거하여 차 성분만을 외부로 출력하기 위한 제1 주파수 제거 필터(112)와, 입력 신호와 90도 위상 지연된 로컬 신호의 합 및 차 신호를 출력하는 제2 믹서(118)와, 이 제2 믹서(118)에서의 합 성분을 제거하여 기저대역의 Q 신호를 출력하기 위한 제2 주파수 제거 필터(119)와, 상기 제1 주파수 제거 필터(112)에서의 차 성분에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시키는 AFC 필터(113)와, 이 AFC 필터(113)의 출력 신호를 사각파형으로 변환하는 리미터(114)와, 이 리미터(114)의 출력 신호와 상기 제2 주파수 제거 필터(119)의 기저대역의 Q신호를 합성하는 제3 믹서(115)와, 이 제3 믹서(115)의 출력 신호를 입력으로 비트 주파수의 값에 따라 신호 형태를 가변하는 루프 필터(116)와, 이 루프 필터(116)의 출력신호에 포함된 비트 주파수값에 따른 DC값에 따라 로컬 신호를 제1 믹서(111)로 입력시킴과 동시에 90도 위상 반전된 로컬 신호를 상기 제2 믹서(118)로 입력시키는 전압제어발진기(117)로 구성된다.
상기에서 제1 믹서(111)는 I 믹서이고, 제2 믹서(118)는 Q 믹서이며, 제3 믹서(115)는 Low Frequency Analog Double Balanced Mixer이다.
또한, 상기에서 리미터(114)는 Zero-Crossing Detector이고, 루프 필터(116)는 APC 필터(LPF)로 구성한다.
이와같은 종래 기술에 대한 동작 과정을 도2 및 도3의 파형도를 참조하여 설명하면 다음과 같다.
도2는 AFC 필터(113)에서의 위상 대 주파수 특성을 나타낸 파형도이고, 도3은 루프 필터(116)에서의 입출력 신호 형태를 나타낸 파형도이다.
우선, 중간주파수(IF) 대역의 실제 신호와 캐리어(Pilot) 신호가 합쳐진 형태 신호는 동시에 제1,제2 믹서(111)(118)로 입력된다.
상기 제1 믹서(111)는 I Mixer로서, 중간주파수(IF) 대역의 실제 신호와 전압제어 발진기(117)에서 발생된 로컬(Local) 신호를 혼합하여 합과 차 성분의 신호를 생성하고 합 성분을 제거하기 위해 제1 주파수 제거 필터(112)에 입력시키게 된다.
상기 제1 주파수 제거 필터(112)는 I 신호용 Sum Frequency Rejection Filter이다.
상기 제1 주파수 제거 필터(112)에서 출력된 중간주파수 대역의 실제신호중 캐리어 신호(Pilot)와 로컬 신호의 주파수 차에 해당하는 비트 주파수(Beat Frequency)는 AFC 필터(113)으로 입력되면서 일부는 다음 단계의 타이밍 복구(Timing Recovery)를 위해 AD 콘버터(도면 미도시)로 입력된다.
상기 AFC 필터(113)의 위상 대 주파수 특성은 도2의 파형도와 같으며, 중간주파수 대역의 실제신호중 캐리어 신호(Pilot)와 로컬 신호의 주파수 차에 해당하는 비트주파수(Beat Frequency)의 크기에 따라 위상만을 변화시켜 리미터(114)로 입력시킨다.
상기 리미터(114)는 Zero-Crossing Detector로서, 비트 주파수의 값에 따라 위상만이 변화된 동일 주파수의 입력 신호에 대해 '0'보다 큰 신호인 경우 '+1'로 세팅하고 '0'보다 작은 신호인 경우 '-1'로 세팅하여 사각파(Rectangular Wave)로 만들게 된다.
그리고, 제2 믹서(118)는 Q Mixer로서, 제1 믹서(111)에 인가된 로컬 신호와 정확히 90도 위상이 지연된 다른 로컬 신호와 중간주파수 대역의 실제 신호를 혼합하여 합과 차 성분의 신호를 생성하고 합 성분을 제거하기 위해 제2 주파수 제거 필터(119)에 입력시키게 된다.
상기 제2 주파수 제거 필터(119)는 제1 주파수 제거 필터(112)와 동일한 특성을 가지는 Q 신호용 Sum Frequency Rejection Filter이다.
상기의 과정이 진행되면서 제3 믹서(115)는 리미터(114)와 제2 주파수 제거 필터(119)의 출력 신호를 혼합하여 루프 필터(116)로 입력시키게 된다.
여기서, 상기 제3 믹서(115)는 Low Frequency Analog Double Balanced Mixer로서, 리미터(114)에서 출력되는 매우 낮은 주파수(사각 파형으로 신호 스펙트럼은 고주파 성분)의 출력 신호와 제2 주파수 제거 필터(119)에서 출력되는 비트 주파수와 복잡한 형태의 기저 대역(BaseBand) Q 신호의 합성 신호를 합성하여야 함으로 매우 고성능이 요구된다.
상기 루프 필터(116)는 APC LPF로서, 제3 믹서(115)의 출력 신호에 대해 주파수만을 변화시켜 전압제어 발진기(117)로 입력시키게 된다.
여기서, 루프 필터(116)에서의 입출력 신호의 형태는 비트 주파수의 값에 따라 여러 형태를 띨 수 있는데, 크게 도3의 예시도와 같이 3가지 형태로 나타낼 수 있다.
상기 전압제어 발진기(117)는 루프 필터(116)에서 출력되는 비트 주파수 값에 따른 DC 레벨에 따라 전압제어 발진(VC0) 동작을 수행하여 제1 믹서(111)로는 로컬 신호를 입력시키고 제2 믹서(118)로는 상기 로컬 신호와 90도의 위상 지연된 다른 로컬 신호를 입력시키게 된다.
따라서, 전압제어 발진기(117)에서의 출력 주파수가 중간주파수 대역의 입력 신호의 캐리어 신호와 동일한 주파수 및 위상을 가질 때까지 상기 과정을 계속 반복 수행함으로써 캐리어를 복구하게 된다.
그러나, 현재 I,Q 복조기는 고주파수에 대한 제품이 대부분으로 DC 근처에서 동작하는 칩(IC)이 드물어 수급이 원활치 않다.
따라서, 종래에는 DC 근처에서 동작하는 회로를 구성하기 위해서는 고효율, 고성능의 I,Q 복조기를 필요로 하며 이러한 이유로 인해 세번째 Double Balanced Mixer를 설계하여야 함으로 회로의 크기가 너무 커짐은 물론 품질이 저하되는 문제점이 있다.
이러한 문제점을 개선하기 위하여 본 발명은 기존의 믹서를 아날로그 곱셈기로 대체하여 주파수/위상을 보상 및 비선형 보상이 되도록 창안한 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치를 제공함에 목적이 있다.
도1은 종래의 주파수/위상 보상 장치의 구성도.
도2는 도1에서 AFC 필터의 특성을 보인 파형도.
도3은 도1에서 루프 필터의 입출력 신호를 보인 파형도.
도4는 본 발명의 실시예를 위한 주파수/위상 자동 보상 장치의 구성도.
도5는 도4에서 루프 필터의 입출력 신호를 보인 파형도.
* 도면의 주요부분에 대한 부호 설명 *
411,415,418 : 아날로그 곱셈기412,419 : 주파수 제거 필터
413 : AFC 필터414 : 리미터
416 : 루프필터417 : 전압제어 발진기
본 발명은 상기의 목적을 달성하기 위하여 도1의 주파수/위상 보상 장치에 있어서, 믹서(111)(115)(118)를 아날로그 곱셈기로 대체하여 구성함을 특징으로 한다.
즉, 본 발명은 입력 신호와 제1 로컬 신호를 입력으로 합과 차 성분을 생성하기 위한 제1 아날로그 곱셈기와, 이 제1 아날로그 곱셈기에서의 합 성분을 제거하기 위한 제1 주파수 제거 필터와, 이 제1 주파수 제거 필터에서의 비트 주파수의 크기에 따라 위상을 변화시키는 AFC 필터와, 이 AFC 필터의 출력 신호를 사각파형으로 변환하는 리미터와, 입력 신호와 상기 제1 로컬 신호의 90도 위상 지연된 제2 로컬 신호를 입력으로 합과 차 성분을 생성하기 위한 제2 아날로그 곱셈기와, 이 제2 아날로그 곱셈기에서의 합 성분을 제거하기 위한 제2 주파수 제거 필터와, 상기 리미터의 출력 신호와 상기 제2 주파수 제거 필터의 기저대역의 Q신호를 합성하는 제3 아날로그 곱셈기와, 이 제3 아날로그 곱셈기의 출력 신호를 입력으로 비트 주파수의 값에 따라 신호 형태를 가변하는 루프 필터와, 이 루프 필터에서의 비트 주파수값에 해당하는 DC값에 따라 제1,제2 로컬 신호를 발생시키는 전압제어 발진기로 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도4는 본 발명의 실시예를 위한 주파수/위상 자동 보상 장치의 구성도로서 이에 도시한 바와 같이, 입력신호와 로컬 신호의 합 및 차 성분을 출력하는 제1 곱셈기(411)와, 이 제1 곱셈기(411)에서의 합 성분을 제거하여 차 성분만을 외부로 출력하기 위한 제1 주파수 제거 필터(412)와, 입력 신호와 90도 위상 지연된 로컬신호의 합 및 차 신호를 출력하는 제2 곱셈기(418)와, 이 제2 곱셈기(418)에서의 합 성분을 제거하여 기저대역의 Q 신호를 출력하기 위한 제2 주파수 제거 필터(419)와, 상기 제1 주파수 제거 필터(412)에서의 차 성분에 해당하는 비트 주파수의 크기에 따라 위상만을 변화시키는 AFC 필터(413)와, 이 AFC 필터(413)의 출력 신호를 사각파형으로 변환하는 리미터(414)와, 이 리미터(414)의 출력 신호와 상기 제2 주파수 제거 필터(419)의 기저대역의 Q신호를 합성하는 제3 곱셈기(415)와, 이 제3 곱셈기(415)의 출력 신호를 입력으로 비트 주파수의 값에 따라 신호 형태를 가변하는 루프 필터(416)와, 이 루프 필터(416)의 출력신호에 포함된 비트 주파수값에 따른 DC값에 따라 발진 동작을 수행하여 로컬 신호를 제1 곱셈기(411)로 입력시킴과 동시에 90도 위상 반전된 로컬 신호를 상기 제2 곱셈기(418)로 입력시키는 전압제어발진기(417)로 구성된다.
상기 제1 곱셈기(411)는 I 신호용 아날로그 곱셈기이고, 제2 곱셈기(418)는 Q 신호용 아날로그 곱셈기이다.
상기 제3 곱셈기(415)는 크기가 작은 길버트 셀로 구성된 Low Frequency Analog Multiplier로서, 신호의 합성을 위한 Phase Detector이다.
또한, 상기에서 리미터(414)와 루프 필터(416)는 도1의 종래 기술과 마찬가지로 각기 Zero-Crossing Detector와 APC 필터(LPF)이다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 도5의 파형도를 참조하여 설명하면 다음과 같다.
여기서, 도5는 루프 필터(416)에서의 입출력 신호 형태를 나타낸 파형도이다.
우선, 중간주파수(IF) 대역의 실제 신호와 캐리어(Pilot) 신호가 합쳐진 형태 신호는 동시에 제1,제2 곱셈기(411)(418)로 입력된다.
상기 제1 곱셈기(411)는 I Mixer로서, 중간주파수(IF) 대역의 실제 신호와 전압제어 발진기(417)에서 발생된 로컬(Local) 신호를 혼합하여 합과 차 성분의 신호를 생성하고 합 성분을 제거하기 위해 제1 주파수 제거 필터(412)에 입력시키게 된다.
상기 제1 주파수 제거 필터(412)는 I 신호용 Sum Frequency Rejection Filter이다.
상기 제1 주파수 제거 필터(412)에서 출력된 중간주파수 대역의 실제신호중 캐리어 신호(Pilot)와 로컬 신호의 주파수 차에 해당하는 비트 주파수(Beat Frequency)는 AFC 필터(413)으로 입력되면서 일부는 다음 단계의 타이밍 복구(Timing Recovery)를 위해 AD 콘버터(도면 미도시)로 입력된다.
상기 AFC 필터(413)는 중간주파수 대역의 실제신호중 캐리어 신호(Pilot)와 로컬 신호의 주파수 차에 해당하는 비트 주파수(Beat Frequency)의 크기에 따라 위상만을 변화시켜 리미터(414)로 입력시킨다.
여기서, AFC 필터(413)의 위상 대 주파수 특성은 종래 기술과 마찬가지로 도2의 파형도와 같다.
상기 리미터(414)는 Zero-Crossing Detector로서, 비트 주파수의 값에 따라 위상만이 변화된 동일 주파수의 입력 신호에 대해 '0'보다 큰 신호인 경우 '+1'로 세팅하고 '0'보다 작은 신호인 경우 '-1'로 세팅하여 사각파(Rectangular Wave)로 만들게 된다.
그리고, 제2 곱셈기(418)는 Q Mixer로서, 제1 곱셈기(411)에 인가된 로컬 신호와정확히 90도 위상이 지연된 다른 로컬 신호와 중간주파수 대역의 실제 신호를 혼합하여 합과 차 성분의 신호를 생성하고 합 성분을 제거하기 위해 제2 주파수 제거 필터(419)에 입력시키게 된다.
상기 제2 주파수 제거 필터(419)는 제1 주파수 제거 필터(412)와 동일한 특성을 가지는 Q 신호용 Sum Frequency Rejection Filter로서, 제2 곱셈기(418)에서의 차성분 신호를 제3 곱셈기(415)로 입력시키면서 일부 신호는 다음 단계의 타이밍 복구(Timing Recovery)를 위해 AD 콘버터(도면 미도시)로 입력시키게 된다.
상기의 과정이 진행되면서 제3 곱셈기(415)는 리미터(414)와 제2 주파수 제거 필터(419)의 출력 신호를 혼합하여 루프 필터(416)로 입력시키게 된다.
여기서, 제3 곱셈기(415)는 크기가 매우 작은 길버트 셀로 구성되는 Low Frequency Analog Multiplier로서, 리미터(414)에서 출력되는 매우 낮은 주파수(사각 파형으로 신호 스펙트럼은 매우 고주파 성분)의 출력 신호와 제2 주파수 제거 필터(419)에서 출력되는 비트 주파수와 복잡한 형태의 기저 대역(BaseBand) Q 신호의 합성 신호를 합성하여 루프 필터(416)으로 입력시키게 된다.
즉, 제3 곱셈기(415)는 신호의 합성을 위한 고성능의 Phase Detector이다.
상기 루프 필터(416)는 APC LPF로서, 제3 곱셈기(415)의 출력 신호에 대해 주파수만을 변화시켜 전압제어 발진기(417)로 입력시키게 된다.
여기서, 루프 필터(416)에서의 입출력 신호의 형태는 비트 주파수의 값에 따라 여러 형태를 띨 수 있는데, 예를 들면 도5와 같은 형태로 나타날 수 있다.
상기 전압제어 발진기(417)는 루프 필터(416)에서 출력되는 비트 주파수 값에 따른DC 레벨에 따라 전압제어 발진(VC0) 동작을 수행하여 제1 곱셈기(411)로는 로컬 신호를 입력시키고 제2 곱셈기(418)로는 상기 로컬 신호와 90도의 위상 지연된 다른 로컬 신호를 입력시키게 된다.
따라서, 전압제어 발진기(417)에서의 출력 주파수가 중간주파수 대역의 입력 신호의 캐리어 신호와 동일한 주파수 및 위상을 가질 때까지 상기 과정을 계속 반복 수행함으로써 캐리어를 복구하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 기존의 믹서를 크기가 작은 길버트 셀로 구현한 아날로그 곱셈기로 대체함으로써 회로의 크기를 줄일 수 있는 효과가 있다.

Claims (3)

  1. 입력 신호와 제1 로컬 신호를 입력으로 합과 차 성분을 생성하기 위한 제1 아날로그 곱셈기와, 이 제1 아날로그 곱셈기에서의 합 성분을 제거하기 위한 제1 주파수 제거 필터와, 이 제1 주파수 제거 필터에서의 비트 주파수의 크기에 따라 위상을 변화시키는 AFC 필터와, 이 AFC 필터의 출력 신호를 사각파형으로 변환하는 리미터와, 입력 신호와 상기 제1 로컬 신호의 90도 위상 지연된 제2 로컬 신호를 입력으로 합과 차 성분을 생성하기 위한 제2 아날로그 곱셈기와, 이 제2 아날로그 곱셈기에서의 합 성분을 제거하기 위한 제2 주파수 제거 필터와, 상기 리미터의 출력 신호와 상기 제2 주파수 제거 필터의 기저대역의 Q신호를 합성하는 제3 아날로그 곱셈기와, 이 제3 아날로그 곱셈기의 출력 신호를 입력으로 비트 주파수의 값에 따라 신호 형태를 가변하는 루프 필터와, 이 루프 필터에서의 비트 주파수값에 해당하는 DC값에 따라 제1,제2 로컬 신호를 발생시키는 전압제어 발진기로 구성함을 특징으로 하는 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치.
  2. 제1항에 있어서, 제3 아날로그 곱셈기는 신호 합성을 위한 Phase Detector임을 특징으로 하는 아날로그 곱셈기를 이용한 주파수/위상 자동 보정 장치.
  3. 제2항에 있어서, 제3 아날로그 곱셈기는 길버트 셀로 구성함을 특징으로 하는 아날로그 곱셈기를 이용한 주파수/위상 자동 보정 장치.
KR1020000085722A 2000-12-29 2000-12-29 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치 KR20020056374A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085722A KR20020056374A (ko) 2000-12-29 2000-12-29 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085722A KR20020056374A (ko) 2000-12-29 2000-12-29 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치

Publications (1)

Publication Number Publication Date
KR20020056374A true KR20020056374A (ko) 2002-07-10

Family

ID=27688871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085722A KR20020056374A (ko) 2000-12-29 2000-12-29 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치

Country Status (1)

Country Link
KR (1) KR20020056374A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177924A (ja) * 1992-10-13 1994-06-24 Nec Corp 位相同期検出回路
JPH09198458A (ja) * 1996-01-17 1997-07-31 Nippon Telegr & Teleph Corp <Ntt> アナログ乗算器
JPH10200592A (ja) * 1997-01-13 1998-07-31 Fujitsu Ten Ltd 差動位相変調方式の受信装置
KR0166877B1 (ko) * 1995-08-28 1999-02-01 구자홍 큐피에스케이 위상복조장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177924A (ja) * 1992-10-13 1994-06-24 Nec Corp 位相同期検出回路
KR0166877B1 (ko) * 1995-08-28 1999-02-01 구자홍 큐피에스케이 위상복조장치
JPH09198458A (ja) * 1996-01-17 1997-07-31 Nippon Telegr & Teleph Corp <Ntt> アナログ乗算器
JPH10200592A (ja) * 1997-01-13 1998-07-31 Fujitsu Ten Ltd 差動位相変調方式の受信装置

Similar Documents

Publication Publication Date Title
US7123103B1 (en) Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JPH01212108A (ja) Ｓｓｂ信号発生器
US6308057B1 (en) Radio receiver having compensation for direct current offset
US20060068748A1 (en) Communication semiconductor integrated circuit and radio communication system
US8275817B2 (en) Broadband low noise complex frequency multipliers
US20070001882A1 (en) Method and circuit for producing spread spectrum and/or over clock signal
US7177609B1 (en) Chopper-direct-conversion (CDC) radio architecture
US8369820B2 (en) Frequency multiplier device
US20050148310A1 (en) Harmonic image-reject converter
US8155615B2 (en) Generation of a composite mitigation signal with a desired spectral energy distrubution
KR20020056374A (ko) 아날로그 곱셈기를 이용한 주파수/위상 자동 보상 장치
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
US7224755B2 (en) Method and apparatus for generating a frequency control signal
JP3999640B2 (ja) 周波数制御装置
JP3259100B2 (ja) 変調器
CA2625334C (en) Circuit for signal conditioning with a shared oscillator
JP2007215039A (ja) 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
JPH10303776A (ja) 受信装置
KR100379393B1 (ko) 디지털 ｔｖ 수신기의 캐리어 신호 복구 방법 및 이를위한 주파수 및 위상 동기 회로
JP2010109716A (ja) 信号生成回路及びその信号生成方法
KR100218667B1 (ko) 고주파 디지탈 주파수 합성기
KR100662999B1 (ko) 위상 오차 보상 회로
JPH11284536A (ja) 周波数変換装置
JP4521959B2 (ja) ミキサ回路
KR200329734Y1 (ko) 디지털 위성방송 수신용 튜너

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application