KR20020055255A - Sensing circuit for code addressable memory cell - Google Patents

Sensing circuit for code addressable memory cell Download PDF

Info

Publication number
KR20020055255A
KR20020055255A KR1020000084672A KR20000084672A KR20020055255A KR 20020055255 A KR20020055255 A KR 20020055255A KR 1020000084672 A KR1020000084672 A KR 1020000084672A KR 20000084672 A KR20000084672 A KR 20000084672A KR 20020055255 A KR20020055255 A KR 20020055255A
Authority
KR
South Korea
Prior art keywords
circuit
enable signal
signal
sensing
voltage
Prior art date
Application number
KR1020000084672A
Other languages
Korean (ko)
Other versions
KR100519536B1 (en
Inventor
주영동
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0084672A priority Critical patent/KR100519536B1/en
Publication of KR20020055255A publication Critical patent/KR20020055255A/en
Application granted granted Critical
Publication of KR100519536B1 publication Critical patent/KR100519536B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Abstract

PURPOSE: A code storage memory cell sensing circuit is provided to sense stably a code storage memory cell under low voltage by using a reset signal. CONSTITUTION: A power-up reset circuit(21) outputs a reset signal to reset a memory chip. The reset signal is inverted to a low state and an enable signal of a high state is inputted into a reference voltage generation circuit(22) to operate a delay circuit(23). The reference voltage generation circuit(22) generates a reference voltage according to the enable signal. The reference voltage is inputted into a supply voltage sense circuit(24). A delay signal of the delay circuit(23) is inputted into the supply voltage sense circuit(24). The supply voltage sense circuit(24) generates a detection enable signal. A pulse generation circuit(25) receives the detection enable signal and outputs a sensing enable signal of a high state. A code storage memory cell control circuit(26) is driven by the sensing enable signal of the high state. The code storage memory cell control circuit(26) applies a predetermined voltage to a word line of a code storage memory cell array(27). A sense amplifier(28) senses the predetermined voltage and outputs data.

Description

코드 저장 메모리 셀 센싱 회로{Sensing circuit for code addressable memory cell}Sensing circuit for code addressable memory cell

본 발명은 코드 저장 메모리(Code Addressable Memory: 이하 "CAM"이라 함) 셀 센싱 회로에 관한 것으로, 특히 기준 전압 발생 회로로 부터 입력되는 기준 전압과 소정의 지연 시간 후에 입력되는 신호에 따라 전원 전압이 소정의 전압으로 상승된 후 인에이블 신호를 발생함으로써 센싱 마진을 확보할 수 있는 CAM 셀 센싱 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a code sensing memory (hereinafter referred to as "CAM") cell sensing circuit. In particular, the power supply voltage is changed according to a reference voltage input from a reference voltage generating circuit and a signal input after a predetermined delay time. The present invention relates to a CAM cell sensing circuit capable of securing a sensing margin by generating an enable signal after rising to a predetermined voltage.

CAM 셀은 플래쉬 메모리 소자에서 불량 셀을 리페어하기 위한 정보를 저장하고 있는 셀로서, 이 CAM 셀에 저장된 정보에 따라 불량 셀을 리페어한다.The CAM cell is a cell that stores information for repairing a defective cell in a flash memory device, and repairs the defective cell according to the information stored in the CAM cell.

이러한 CAM 셀의 상태를 센싱하는 회로 구성을 도 1에 도시하였으며, 이 회로의 동작 타이밍도를 도 2에 도시하였다.A circuit configuration for sensing the state of such a CAM cell is shown in FIG. 1, and an operation timing diagram of this circuit is shown in FIG.

파워업 리셋 회로(11)는 전원 전압(Vcc)이 소정 전압 이상으로 상승되기 이전에 하이 상태의 리셋 신호(RESET)를 출력하여 칩을 리셋킨다. 칩이 리셋된 후 리셋 신호(RESET)는 로우 상태로 천이하고, 펄스 발생 회로(12)가 동작하여 하이 상태의 센싱 인에이블 신호(SAEN)를 출력한다. 센싱 인에이블 신호(SAEN)에 의해 CAM 셀 제어 회로(13)가 동작하며, CAM 셀 제어 회로(13)에서 소정 전압을 CAM 셀 어레이(14)의 워드라인(WL)에 인가하고, 센스 증폭기(15)에서는 이를 센싱하여 데이터를 출력하게 된다.The power-up reset circuit 11 resets the chip by outputting a reset signal RESET in a high state before the power supply voltage Vcc rises above a predetermined voltage. After the chip is reset, the reset signal RESET transitions to a low state, and the pulse generation circuit 12 operates to output a sensing enable signal SAEN of a high state. The CAM cell control circuit 13 operates by the sensing enable signal SAEN, and a predetermined voltage is applied to the word line WL of the CAM cell array 14 by the CAM cell control circuit 13, and a sense amplifier ( In 15), it senses this and outputs the data.

그런데, 종래의 CAM 셀 센싱 회로는 전원 전압(Vcc)이 상승하는 시간에 따라 리셋되는 시점의 전압이 변하게 되므로 낮은 전압에서 CAM 셀을 센싱하기 어렵다. 즉, CAM 셀의 워드라인에 공급되는 전압이 높을수록 센싱 마진은 증가하게 되는데, 전원 전압(Vcc)의 상승 시간이 길수록 리셋되는 시점의 전원 전압(Vcc)이 낮아지게 된다. 따라서, 그때의 CAM 셀의 워드라인 전압은 전원 전압(Vcc)과 마찬가지로 낮아지게 되므로 CAM 셀의 센싱 마진이 줄어들게 되는 것이다. 결과적으로 저전압에서의 CAM 셀 센싱 마진은 더욱더 줄어들게 된다.However, in the conventional CAM cell sensing circuit, it is difficult to sense the CAM cell at a low voltage because the voltage at the time of reset is changed according to the time when the power supply voltage Vcc rises. That is, the higher the voltage supplied to the word line of the CAM cell, the higher the sensing margin. The longer the rise time of the power supply voltage Vcc, the lower the power supply voltage Vcc at the time of reset. Therefore, since the word line voltage of the CAM cell at this time is lowered like the power supply voltage Vcc, the sensing margin of the CAM cell is reduced. As a result, the margin of CAM cell sensing at low voltage is further reduced.

본 발명의 목적은 저전압에서도 CAM 셀을 안정적으로 센싱할 수 있는 CAM 셀 센싱 회로를 제공하는데 있다.It is an object of the present invention to provide a CAM cell sensing circuit capable of stably sensing a CAM cell even at a low voltage.

본 발명이 다른 목적은 전원 전압이 상승할 때 발생되는 리셋 신호를 이용하여 전원 전압 감지 회로를 동작시켜 CAM 셀을 센싱하기 위한 시점의 전압을 원하는 전원 전압에서 센싱하도록 하는 CAM 셀 센싱 회로를 제공하는데 있다.Another object of the present invention is to provide a CAM cell sensing circuit for operating a power supply voltage sensing circuit using a reset signal generated when the power supply voltage increases to sense a voltage at a time for sensing a CAM cell at a desired power supply voltage. have.

상술한 목적을 달성하기 위한 본 발명에 따른 CAM 셀 센싱 회로는 전원 전압이 소정의 전압 이상으로 상승하기 이전에 메모리 칩을 리셋시키기 위한 리셋 신호를 출력하기 위한 파워업 리셋 회로와, 상기 리셋 동작을 실시한 후 인에이블 신호에 따라 기준 전압을 발생시키기 위한 기준 전압 발생 회로와, 상기 리셋 신호에 따라 소정의 신호를 소정 시간 지연시키기 위한 지연 수단과, 상기 기준 전압을 입력하고 소정 시간 지연된 상기 지연 회로의 출력 신호를 입력하여 상기 전원 전압이 소정 전압 이상으로 상승하면 감지 인에이블 신호를 출력하기 위한 전원 전압 감지 회로와, 상기 감지 인에이블 신호에 따라 센싱 인에이블 신호를 출력하기 위한 펄스 발생 회로와, 상기 센싱 인에이블 신호에 따라 CAM 셀 어레이의 워드라인에 소정의 전압을 인가하기 위한 CAM 셀 제어 회로와, 상기 CAM 셀을 센싱하여 데이터를 출력하기 위한 센스 증폭기를 포함하여 이루어진 것을 특징으로 한다.The CAM cell sensing circuit according to the present invention for achieving the above object is a power-up reset circuit for outputting a reset signal for resetting the memory chip before the power supply voltage rises above a predetermined voltage, and the reset operation; A reference voltage generator circuit for generating a reference voltage according to the enable signal after the execution, a delay means for delaying a predetermined signal for a predetermined time according to the reset signal, and a delay of the delay circuit for inputting the reference voltage for a predetermined time delay. A power supply voltage sensing circuit for outputting a sensing enable signal when an input signal is inputted and the power supply voltage rises above a predetermined voltage, a pulse generating circuit for outputting a sensing enable signal according to the sensing enable signal, and Applying a predetermined voltage to the word lines of the CAM cell array in accordance with the sensing enable signal And a sense amplifier for outputting data by sensing the CAM cell.

도 1은 종래의 코드 저장 메모리 셀 센싱 회로의 블럭도.1 is a block diagram of a conventional code storage memory cell sensing circuit.

도 2는 도 1의 동작 타이밍도.2 is an operation timing diagram of FIG. 1.

도 3은 본 발명의 일 실시 예에 따른 코드 저장 메모리 셀 센싱 회로의 블럭도.3 is a block diagram of a code storage memory cell sensing circuit according to an embodiment of the present invention.

도 4는 도 3의 동작 타이밍도.4 is an operation timing diagram of FIG. 3.

도 5는 본 발명의 다른 실시 예에 따른 코드 저장 메모리 셀 센싱 회로의 블럭도.5 is a block diagram of a code storage memory cell sensing circuit according to another embodiment of the present invention.

도 6은 도 5의 동작 타이밍도.6 is an operation timing diagram of FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

21 및 31 : 파워업 리셋 회로22 및 32 : 기준 전압 발생 회로21 and 31: power-up reset circuit 22 and 32: reference voltage generating circuit

23 : 지연 회로24 및 34 : 전원 전압 감지 회로23: delay circuit 24 and 34: power supply voltage detection circuit

25 및 35 : 펄스 발생 회로26 및 36 : CAM 셀 제어 회로25 and 35: pulse generation circuit 26 and 36: CAM cell control circuit

27 및 및 39 : CAM 셀 어레이28 및 40 : 센스 증폭기27 and and 39: CAM cell array 28 and 40: sense amplifier

33 및 37 : 제 1 및 제 2 지연 회로33 and 37: first and second delay circuit

38 : 워드라인 부트스트랩 회로38: wordline bootstrap circuit

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시 예에 따른 CAM 셀 센싱 회로의 구성도이고, 도 4는 이의 타이밍도로서, 이들을 이용하여 본 발명의 일 실시 예를 설명한다.3 is a configuration diagram of a CAM cell sensing circuit according to an embodiment of the present invention, and FIG. 4 is a timing diagram thereof, and an embodiment of the present invention will be described using them.

파워업 리셋 회로(21)는 전원 전압이 소정의 전압 이상으로 상승하기 이전에 하이 상태의 리셋 신호(RESET)를 출력하여 메모리 칩을 리셋시킨다. 리셋 신호가 로우 상태로 반전된 후 인에이블 신호(EN)가 하이 상태로 천이되어 기준 전압 발생 회로(22)에 입력되고, 지연 회로(23)을 동작시킨다. 인에이블 신호(EN)에 따라 기준 전압 발생 회로(22)는 기준 전압(Vref)를 출력하고, 이 기준 전압(Vref)은 전원전압 감지 회로(24)로 입력된다. 기준 전압(Vref)이 입력되고, 지연 회로(23)에 으해 소정 시간 지연된 신호가 전원 전압 감지 회로(24)에 입력된다. 여기서, 지연 회로(23)는 기준 전압(Vref)을 안정화시키기 위한 지연 시간을 결정한다. 전원 전압 감지 회로(24)는 기준 전압(Vref)과 기준 전압(Vref)보다 소정 시간 이후에 지연 회로(23)로부터 입력된 신호에 따라, 즉 전원 전압이 소정 전압 이상으로 상승한 후 감지 인에이블 신호(DetectEN)를 발생시킨다. 펄스 발생 회로(25)는 감지 인에이블 신호(DetectEN)를 입력하고, 감지 인에이블 신호(DetectEN)가 하이 상태를 유지하는 동안 하이 상태의 센싱 인에이블 신호(SAEN)를 출력한다. 하이 상태의 센싱 인에이블 신호(SAEN)에 의해 CAM 셀 제어 회로(26)가 구동되어 소정 전압을 CAM 셀 어레이(27)의 워드라인(WL)에 인가하고, 센스 증폭기(28)는 이를 센싱하여 데이터를 출력하게 된다.The power-up reset circuit 21 resets the memory chip by outputting a high reset signal RESET before the power supply voltage rises above a predetermined voltage. After the reset signal is inverted to the low state, the enable signal EN is transitioned to the high state and input to the reference voltage generation circuit 22 to operate the delay circuit 23. In response to the enable signal EN, the reference voltage generator 22 outputs a reference voltage Vref, and the reference voltage Vref is input to the power supply voltage sensing circuit 24. The reference voltage Vref is input, and the signal delayed for a predetermined time by the delay circuit 23 is input to the power supply voltage sensing circuit 24. Here, the delay circuit 23 determines a delay time for stabilizing the reference voltage Vref. The power supply voltage detection circuit 24 according to the signal input from the delay circuit 23 after a predetermined time after the reference voltage (Vref) and the reference voltage (Vref), that is, the sensing enable signal after the power supply voltage rises above the predetermined voltage. (DetectEN). The pulse generation circuit 25 inputs a sensing enable signal DetectEN, and outputs a sensing enable signal SAEN of a high state while the sensing enable signal DetectEN is maintained in a high state. The CAM cell control circuit 26 is driven by the sensing enable signal SAEN in the high state to apply a predetermined voltage to the word line WL of the CAM cell array 27, and the sense amplifier 28 senses this. Will output the data.

도 5는 본 발명의 다른 실시 예에 따른 워드라인 부트스트랩 회로를 추가 적용한 CAM 셀 센싱 회로의 블럭도이고, 도 6은 이의 동작 타이밍도로서, 이들을 이용하여 본 발명의 다른 실시 예를 설명한다.FIG. 5 is a block diagram of a CAM cell sensing circuit to which a word line bootstrap circuit is additionally applied according to another embodiment of the present invention, and FIG. 6 is an operation timing diagram thereof, illustrating another embodiment of the present invention.

파워업 리셋 회로(31)는 전원 전압이 소정의 전압 이상으로 상승하기 이전에 하이 상태의 리셋 신호(RESET)를 출력하여 메모리 칩을 리셋시킨다. 리셋 신호가 로우 상태로 반전된 후 인에이블 신호(EN)가 하이 상태로 천이되어 기준 전압 발생 회로(32)에 입력되고, 제 1 지연 회로(33)을 동작시킨다. 인에이블 신호(EN)에 따라 기준 전압 발생 회로(32)는 기준 전압(Vref)를 출력하고, 이 기준 전압(Vref)은전원 전압 감지 회로(34)로 입력된다. 기준 전압(Vref)이 입력되고, 제 1 지연 회로(33)에 의해 소정 시간 지연된 신호가 전원 전압 감지 회로(34)에 입력된다. 여기서, 제 1 지연 회로(33)는 기준 전압(Vref)을 안정화시키기 위한 지연 시간을 결정한다. 전원 전압 감지 회로(34)는 기준 전압(Vref)과 기준 전압(Vref)보다 소정 시간 이후에 제 1 지연 회로(33)로부터 입력된 신호에 따라, 즉 전원 전압이 소정 전압 이상으로 상승한 후 감지 인에이블 신호(DetectEN)를 발생시킨다. 펄스 발생 회로(35)는 감지 인에이블 신호(DetectEN)를 입력하고, 감지 인에이블 신호 (DetectEN)가 하이 상태를 유지하는 동안 하이 상태의 센싱 인에이블 신호(SAEN)를 출력한다. 하이 상태의 센싱 인에이블 신호(SAEN)에 의해 CAM 셀 제어 회로(36)가 구동되며, 제 2 지연 회로(37)을 통해 소정 시간 지연된 후 워드라인 부트스트랩 회로(38)을 구동시키기 위한 킥 신호(KICK)를 발생시킨다. 제 2 지연 회로(37)에서 킥 신호(KICK)를 발생시켜 워드라인 부트스트랩 회로(38)에서 부스팅 전압을 생성하는 동안 CAM 셀은 프리차지된다. 킥 신호(KICK)에 의해 소정 전압으로 부스팅된 전압을 CAM 셀 어레이(39)의 워드라인(WL)에 인가하고, 센스 증폭기(40)는 이를 센싱하여 데이터를 출력하게 된다. 이와 같은 워드라인 부트스트랩 회로를 이용하여 워드라인을 전원 전압보다 높은 전압으로 유지시켜 CAM 셀의 센싱 마진을 증가시키게 된다.The power-up reset circuit 31 outputs a reset signal RESET in a high state before the power supply voltage rises above a predetermined voltage to reset the memory chip. After the reset signal is inverted to the low state, the enable signal EN is transitioned to the high state and input to the reference voltage generator circuit 32 to operate the first delay circuit 33. According to the enable signal EN, the reference voltage generating circuit 32 outputs a reference voltage Vref, and the reference voltage Vref is input to the power supply voltage sensing circuit 34. The reference voltage Vref is input, and the signal delayed by the first delay circuit 33 for a predetermined time is input to the power supply voltage sensing circuit 34. Here, the first delay circuit 33 determines a delay time for stabilizing the reference voltage Vref. The power supply voltage detection circuit 34 detects after the power supply voltage rises above the predetermined voltage according to a signal input from the first delay circuit 33 after a predetermined time after the reference voltage Vref and the reference voltage Vref. Generates the enable signal DetectEN. The pulse generation circuit 35 inputs a sensing enable signal DetectEN, and outputs a sensing enable signal SAEN of a high state while the sensing enable signal DetectEN is maintained in a high state. The CAM cell control circuit 36 is driven by the sensing enable signal SAEN in the high state, and a kick signal for driving the wordline bootstrap circuit 38 after a predetermined time delay through the second delay circuit 37. (KICK) is generated. The CAM cell is precharged while generating the kick signal KICK in the second delay circuit 37 to generate the boosting voltage in the wordline bootstrap circuit 38. A voltage boosted to a predetermined voltage by the kick signal KICK is applied to the word line WL of the CAM cell array 39, and the sense amplifier 40 senses this to output data. By using the wordline bootstrap circuit, the wordline is maintained at a voltage higher than the power supply voltage to increase the sensing margin of the CAM cell.

상술한 바와 같이 본 발명에 의하면 전원 전압 감지 회로를 이용하여 원하는전원 전압까지 상승한 후에 CAM 셀을 센싱하도록 함으로써 센싱 마진을 충분히 확보할 수 있다.As described above, according to the present invention, the sensing margin can be sufficiently secured by allowing the CAM cell to be sensed after rising to the desired power supply voltage using the power supply voltage sensing circuit.

Claims (2)

전원 전압이 소정의 전압 이상으로 상승하기 이전에 메모리 칩을 리셋시키기 위한 리셋 신호를 출력하기 위한 파워업 리셋 회로와,A power-up reset circuit for outputting a reset signal for resetting the memory chip before the power supply voltage rises above a predetermined voltage; 상기 리셋 동작을 실시한 후 인에이블 신호에 따라 기준 전압을 발생시키기 위한 기준 전압 발생 회로와,A reference voltage generator circuit for generating a reference voltage according to an enable signal after performing the reset operation; 상기 리셋 신호에 따라 소정의 신호를 소정 시간 지연시키기 위한 지연 수단과,Delay means for delaying a predetermined signal by a predetermined time according to the reset signal; 상기 기준 전압을 입력하고 소정 시간 지연된 상기 지연 회로의 출력 신호를 입력하여 상기 전원 전압이 소정 전압 이상으로 상승하면 감지 인에이블 신호를 출력하기 위한 전원 전압 감지 회로와,A power supply voltage sensing circuit for inputting the reference voltage and inputting an output signal of the delay circuit delayed by a predetermined time and outputting a sensing enable signal when the power supply voltage rises above a predetermined voltage; 상기 감지 인에이블 신호에 따라 센싱 인에이블 신호를 출력하기 위한 펄스 발생 회로와,A pulse generation circuit for outputting a sensing enable signal in accordance with the sense enable signal; 상기 센싱 인에이블 신호에 따라 CAM 셀 어레이의 워드라인에 소정의 전압을 인가하기 위한 CAM 셀 제어 회로와,A CAM cell control circuit for applying a predetermined voltage to a word line of the CAM cell array according to the sensing enable signal; 상기 CAM 셀을 센싱하여 데이터를 출력하기 위한 센스 증폭기를 포함하여 이루어진 것을 특징으로 하는 CAM 셀 센싱 회로.And a sense amplifier for sensing the CAM cell and outputting data. 제 1 항에 있어서, 상기 센싱 인에이블 신호를 소정 시간 지연시켜 킥 신호를 출력하기 위한 지연 수단과,A delay means for outputting a kick signal by delaying the sensing enable signal by a predetermined time; 상기 킥 신호에 따라 부스팅 전압을 발생시켜 상기 CAM 셀 어레이의 워드라인에 인가하기 위한 워드라인 부트스트랩 회로를 더 포함하는 것을 특징으로 하는 CAM 셀 센싱 회로.And a wordline bootstrap circuit for generating a boosting voltage according to the kick signal and applying the boosted voltage to a wordline of the CAM cell array.
KR10-2000-0084672A 2000-12-28 2000-12-28 Sensing circuit for code addressable memory cell KR100519536B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084672A KR100519536B1 (en) 2000-12-28 2000-12-28 Sensing circuit for code addressable memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0084672A KR100519536B1 (en) 2000-12-28 2000-12-28 Sensing circuit for code addressable memory cell

Publications (2)

Publication Number Publication Date
KR20020055255A true KR20020055255A (en) 2002-07-08
KR100519536B1 KR100519536B1 (en) 2005-10-06

Family

ID=27688015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0084672A KR100519536B1 (en) 2000-12-28 2000-12-28 Sensing circuit for code addressable memory cell

Country Status (1)

Country Link
KR (1) KR100519536B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401236B1 (en) * 2001-12-04 2003-10-17 주식회사 하이닉스반도체 Flash memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095785B1 (en) 2009-05-29 2011-12-21 주식회사 하이닉스반도체 Package device and method of operating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213894A (en) * 1988-02-23 1989-08-28 Mitsubishi Electric Corp Contents referring memory
JP3416062B2 (en) * 1998-10-29 2003-06-16 インターナショナル・ビジネス・マシーンズ・コーポレーション Content addressable memory (CAM)
KR20000044959A (en) * 1998-12-30 2000-07-15 김영환 Driving circuit of cam cell sense amplifier
KR20010060582A (en) * 1999-12-27 2001-07-07 박종섭 Sensing circuit for content addressable memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401236B1 (en) * 2001-12-04 2003-10-17 주식회사 하이닉스반도체 Flash memory device

Also Published As

Publication number Publication date
KR100519536B1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP4546333B2 (en) Memory device and operation method thereof
JP4982686B2 (en) Circuit for generating overdriver control signal of semiconductor memory device
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
JP2006309916A (en) Semiconductor memory device and method for driving bit line sensing amplifier of the same
KR100420125B1 (en) Non-volatile semiconductor memory device and power-up to read method thereof
KR19980055748A (en) Flash memory device
JP2006066051A (en) High-voltage switch circuit of semiconductor device
KR20040004813A (en) Word line driving circuit
JP2010061787A (en) Nonvolatile ferroelectric memory control device
US20040013024A1 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
KR100535652B1 (en) Flash memory device
KR20020055255A (en) Sensing circuit for code addressable memory cell
KR100924331B1 (en) Power supply circuit for sense amplifier of semiconductor memory device
KR100798764B1 (en) Semiconductor memory device and internal voltage generating method of it
KR100845781B1 (en) Circuit for Generating Sense Amp Control Signal of Semiconductor Memory Apparatus
US7660186B2 (en) Memory clock generator having multiple clock modes
KR100390954B1 (en) Sensing circuit for code address memory cell
US9196328B2 (en) Semiconductor memory apparatus and operation method using the same
KR20160115484A (en) Power driving device and semiconductor device including the same
KR100903388B1 (en) Internal voltage control circuit and thereof control method
KR100641356B1 (en) Internal voltage generator of a semiconductor memory device
KR100668830B1 (en) Column address controller for memory device
US9542984B2 (en) Semiconductor memory apparatus and operation method using the same
KR100693782B1 (en) Sense amp driver
KR100776761B1 (en) Apparatus for generating precharge voltage of semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee