KR100390954B1 - Sensing circuit for code address memory cell - Google Patents
Sensing circuit for code address memory cell Download PDFInfo
- Publication number
- KR100390954B1 KR100390954B1 KR10-2001-0037175A KR20010037175A KR100390954B1 KR 100390954 B1 KR100390954 B1 KR 100390954B1 KR 20010037175 A KR20010037175 A KR 20010037175A KR 100390954 B1 KR100390954 B1 KR 100390954B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- pumping
- enable signal
- sensing
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Abstract
본 발명은 코드 저장 메모리 셀 센싱 회로에 관한 것으로, 전원 전압이 소정 전압 이상으로 상승하기 이전에 리셋 신호를 출력하여 칩을 초기화시키기고, 상기 전원 전압이 소정 전압 이상으로 상승하면 펌핑 인에이블 신호를 출력하기 위한 파워업 리셋 회로와, 상기 펌핑 인에이블 신호에 따라 펌핑 고전압을 발생시키기 위한 펌핑 회로와, 상기 펌핑 인에이블 신호에 따라 상기 펌핑 회로로부터의 펌핑 고전압을 조절하여 레귤레이션된 고전압을 발생시키는 레귤레이터와, 상기 레귤레이터로부터 발생된 레귤레이션된 고전압에 따라 센싱 인에이블 신호를 발생시키는 펄스 발생 회로와, 상기 센싱 인에이블 신호에 따라 CAM 셀 어레이의 워드라인에 소정 전압을 인가하기 위한 CAM 셀 워드라인 전압 제어 회로와, 상기 센싱 인에이블 신호에 따라 상기 CAM 셀의 상태를 센싱하여 그 상태 데이터를 출력하기 위한 센스 증폭기를 포함하여 이루어진 코드 저장 메모리 셀 센싱 회로가 제시된다.The present invention relates to a code storage memory cell sensing circuit, and outputs a reset signal to initialize a chip before the power supply voltage rises above a predetermined voltage, and generates a pumping enable signal when the power supply voltage rises above a predetermined voltage. A power-up reset circuit for outputting, a pumping circuit for generating a pumping high voltage according to the pumping enable signal, and a regulator for generating a regulated high voltage by adjusting a pumping high voltage from the pumping circuit according to the pumping enable signal. And a pulse generation circuit for generating a sensing enable signal according to a regulated high voltage generated from the regulator, and a CAM cell word line voltage control for applying a predetermined voltage to a word line of a CAM cell array according to the sensing enable signal. A circuit and the CAM according to the sensing enable signal. A code storage memory cell sensing circuit is provided that includes a sense amplifier for sensing a state of a cell and outputting the state data.
Description
본 발명은 코드 저장 메모리(Code Address Memory: 이하, CAM이라 함) 셀 센싱 회로에 관한 것으로, 특히 전원 전압이 상승할 때 발생되는 로우 상태의 리셋 신호를 이용하여 포지티브 차지 펌프 회로를 구동시켜 특정 레귤레이션 전압을 이용하여 CAM 셀을 센싱함으로써 충분한 센싱 마진을 갖도록 하는 CAM 셀 센싱 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code sensing memory (hereinafter referred to as a CAM) cell sensing circuit. In particular, a specific regulation is performed by driving a positive charge pump circuit using a low state reset signal generated when a power supply voltage rises. The present invention relates to a CAM cell sensing circuit that has a sufficient sensing margin by sensing a CAM cell using a voltage.
CAM 셀은 플래쉬 메모리 소자에서 불량 셀을 리페어하기 위한 정보를 저장하고 있는 셀로서, 이 CAM 셀에 저장된 정보를 센싱하여 불량 셀을 리페어한다.A CAM cell stores information for repairing a defective cell in a flash memory device. The CAM cell senses information stored in the CAM cell to repair the defective cell.
이러한 CAM 셀의 상태를 센싱하는 회로 구성을 도 1에 도시하였으며, 이 회로의 동작 타이밍도를 도 2에 도시하였다.A circuit configuration for sensing the state of such a CAM cell is shown in FIG. 1, and an operation timing diagram of this circuit is shown in FIG.
파워업 리셋 회로(11)는 전원 전압(Vcc)이 소정 전압 이상으로 상승되기 이전에 하이 상태의 리셋 신호(RESET)를 출력하여 칩을 리셋시킨다. 칩이 리셋된 후 전원 전압(Vcc)이 소정 전압 이상으로 상승하면 리셋 신호(RESET)는 로우 상태로 천이하고, 펄스 발생 회로(12)가 동작하여 하이 상태의 센싱 인에이블 신호(SAEN)를 출력한다. 센싱 인에이블 신호(SAEN)에 의해 CAM 셀 워드라인 제어 회로(13) 및 센스 증폭기(15)가 동작하며, CAM 셀 워드라인 제어 회로(13)에서 소정 전압을 CAM 셀 어레이(14)의 워드라인(WL)에 인가하고, 센스 증폭기(15)는 CAM 셀의 상태를 센싱하여 상태 데이터를 출력하게 된다.The power-up reset circuit 11 resets the chip by outputting a reset signal RESET in a high state before the power supply voltage Vcc rises above a predetermined voltage. After the chip is reset, when the power supply voltage Vcc rises above the predetermined voltage, the reset signal RESET transitions to a low state, and the pulse generating circuit 12 operates to output the sensing enable signal SAEN of a high state. do. The CAM cell word line control circuit 13 and the sense amplifier 15 operate by the sensing enable signal SAEN, and a predetermined voltage is applied by the CAM cell word line control circuit 13 to the word line of the CAM cell array 14. On the WL, the sense amplifier 15 senses the state of the CAM cell and outputs state data.
그런데, 종래의 CAM 셀 센싱 회로는 전원 전압(Vcc)이 상승하는 시간에 따라 리셋되는 시점의 전압이 변하게 되므로 낮은 전압에서 CAM 셀을 센싱하기 어렵다. 즉, CAM 셀의 워드라인에 공급되는 전압이 높을수록 센싱 마진은 증가하게 되는데, 전원 전압(Vcc)의 상승 시간이 길수록 리셋되는 시점의 전원 전압(Vcc)이 낮아지게 된다. 따라서, 그때의 CAM 셀 워드라인 전압은 전원 전압(Vcc)과 마찬가지로 낮아지게 되므로 CAM 셀의 센싱 마진이 줄어들게 된다. 결과적으로 저전압에서의 CAM 셀 센싱 마진은 더욱더 줄어들게 되어 소거 상태인 CAM 셀의 경우 센싱하기에 충분한 셀 전류를 확보할 수 없게 되어 센싱 오류를 발생시키게 된다.However, in the conventional CAM cell sensing circuit, it is difficult to sense the CAM cell at a low voltage because the voltage at the time of reset is changed according to the time when the power supply voltage Vcc rises. That is, the higher the voltage supplied to the word line of the CAM cell, the higher the sensing margin. The longer the rise time of the power supply voltage Vcc, the lower the power supply voltage Vcc at the time of reset. Therefore, the CAM cell word line voltage at that time is lowered like the power supply voltage Vcc, so that the sensing margin of the CAM cell is reduced. As a result, the margin of CAM cell sensing at low voltage is further reduced, and in the case of an erased CAM cell, a sufficient cell current for sensing cannot be obtained, causing a sensing error.
본 발명의 목적은 저전압에서도 CAM 셀을 안정적으로 센싱할 수 있는 CAM 셀 센싱 회로를 제공하는데 있다.It is an object of the present invention to provide a CAM cell sensing circuit capable of stably sensing a CAM cell even at a low voltage.
본 발명이 다른 목적은 전원 전압이 상승할 때 발생되는 리셋 신호를 이용하여 포지티브 차지 펌프 회로를 구동시켜 특정 레귤레이션 전압으로 CAM 셀을 센싱하여 충분한 센싱 마진을 갖도록 하는 CAM 셀 센싱 회로를 제공하는데 있다.Another object of the present invention is to provide a CAM cell sensing circuit for driving a positive charge pump circuit using a reset signal generated when a power supply voltage increases to sense a CAM cell with a specific regulation voltage to have a sufficient sensing margin.
도 1은 종래의 코드 저장 메모리 셀 센싱 회로의 블럭도.1 is a block diagram of a conventional code storage memory cell sensing circuit.
도 2는 종래의 코드 저장 메모리 셀 센싱 회로의 동작 타이밍도.2 is an operation timing diagram of a conventional code storage memory cell sensing circuit.
도 3은 본 발명에 따른 코드 저장 메모리 셀 센싱 회로의 블럭도.3 is a block diagram of a code storage memory cell sensing circuit in accordance with the present invention.
도 4는 본 발명에 따른 코드 저장 메모리 셀 센싱 회로의 동작 타이밍도.4 is an operation timing diagram of a code storage memory cell sensing circuit in accordance with the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 및 21 : 파워업 리셋 회로 12 및 24 : 펄스 발생 회로11 and 21: power-up reset circuit 12 and 24: pulse generating circuit
13 및 25 : CAM 셀 워드라인 제어 회로13 and 25: CAM cell wordline control circuit
14 및 26 : CAM 셀 어레이 15 및 27 : 센스 증폭기14 and 26: CAM cell array 15 and 27: sense amplifier
22 : 포지티브 차지 펌프 회로 23 : 레귤레이터22: positive charge pump circuit 23: regulator
본 발명에 따른 CMA 셀 센싱 회로는 전원 전압이 소정 전압 이상으로 상승하기 이전에 리셋 신호를 출력하여 칩을 초기화시키기고, 상기 전원 전압이 소정 전압 이상으로 상승하면 펌핑 인에이블 신호를 출력하기 위한 파워업 리셋 회로와,상기 펌핑 인에이블 신호에 따라 펌핑 고전압을 발생시키기 위한 펌핑 회로와, 상기 펌핑 인에이블 신호에 따라 상기 펌핑 회로로부터의 펌핑 고전압을 조절하여 레귤레이션된 고전압을 발생시키는 레귤레이터와, 상기 레귤레이터로부터 발생된 레귤레이션된 고전압에 따라 센싱 인에이블 신호를 발생시키는 펄스 발생 회로와, 상기 센싱 인에이블 신호에 따라 CAM 셀 어레이의 워드라인에 소정 전압을 인가하기 위한 CAM 셀 워드라인 전압 제어 회로와, 상기 센싱 인에이블 신호에 따라 상기 CAM 셀의 상태를 센싱하여 그 상태 데이터를 출력하기 위한 센스 증폭기를 포함하여 이루어진 것을 특징으로 한다.The CMA cell sensing circuit according to the present invention outputs a reset signal to initialize a chip before the power supply voltage rises above a predetermined voltage, and outputs a pumping enable signal when the power supply voltage rises above a predetermined voltage. An up reset circuit, a pumping circuit for generating a pumping high voltage according to the pumping enable signal, a regulator for generating a regulated high voltage by adjusting a pumping high voltage from the pumping circuit according to the pumping enable signal, and the regulator A pulse generation circuit for generating a sensing enable signal in accordance with a regulated high voltage generated from the CAM cell, a CAM cell word line voltage control circuit for applying a predetermined voltage to a word line of a CAM cell array in accordance with the sensing enable signal; Sensing the state of the CAM cell according to a sensing enable signal; It characterized by comprising an sense amplifier for outputting the state data.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3은 본 발명에 따른 CAM 셀 센싱 회로의 블럭도이고, 도 4는 본 발명에 따른 CAM 셀 센싱 회로의 동작 타이밍도이다.3 is a block diagram of a CAM cell sensing circuit according to the present invention, Figure 4 is an operation timing diagram of the CAM cell sensing circuit according to the present invention.
파워업 리셋 회로(21)는 전원 전압(Vcc)이 소정 전압 이상으로 상승되기 이전에 하이 상태의 리셋 신호(RESET)를 출력하여 칩을 리셋시킨다. 칩이 리셋된 후 전원 전압(Vcc)이 소정 전압 이상으로 상승하면 리셋 신호(RESET)는 로우 상태로 천이하고, 로우 상태로 천이된 리셋 신호(RESET)에 의해 펌핑 인에이블 신호 (PUMPEN)가 하이 상태로 출력되어 포지티브 차지 펌프 회로(22)를 구동시킨다. 여기서, 펌핑 인에이블 신호(PUMPEN)에 의해 레귤레이터(23)도 구동된다. 포지티브 차지 펌프 회로(22)는 하이 상태로 인가되는 펌핑 인에이블 신호(PUMPEN)에 따라 구동되어 CAM 셀을 프로그램 또는 소거하기 위한 펌핑 고전압(PUMPOUT)을 출력한다. 레귤레이터(23)는 포지티브 차지 펌프 회로(22)를 구동시키는 펌핑 인에이블 신호(PUMPEN)에 따라 동시에 구동되어 포지티브 차지 펌프 회로(22)로부터 출력되는 펌핑 고전압(PUMPOUT)을 레귤레이션하게 된다. 즉, 레귤레이터(23)는 펌핑 고전압(PUMPOUT)을 입력한 후 소정 전위를 갖도록 조절하여 CAM 셀을 프로그램 또는 소거시키기 위한 레귤레이션된 고전압(HVPP)을 생성한다. 펄스 발생 회로(24)는 레귤레이터(23)로부터 출력되는 고전압(HVPP)에 따라 CAM 셀 워드라인 제어 회로(25) 및 센스 증폭기(27)을 구동시키는 센싱 인에이블 신호(SAEN)를 출력한다. 센싱 인에이블 신호(SAEN)에 따라 CAM 셀 워드라인 제어 회로(25)에서 소정 전압을 CAM 셀 어레이(26)의 워드라인(WL)에 인가하고, 센스 증폭기(27)는 CAM 셀의 상태를 센싱하여 상태 데이터를 출력하게 된다. 또한, 센싱 인에이블 신호(SAEN)에 의해 포지티브 차지 펌프 회로(22)의 구동을 정지시키는 신호로 작용하는데, 센스 증폭기(27)가 CAM 셀의 상태를 센싱한 후 포지티브 차지 펌프 회로(22)의 구동을 정지시켜 초기 상태로 만든다.The power-up reset circuit 21 resets the chip by outputting a reset signal RESET in a high state before the power supply voltage Vcc rises above a predetermined voltage. If the power supply voltage Vcc rises above the predetermined voltage after the chip is reset, the reset signal RESET transitions to a low state, and the pumping enable signal PUMPEN becomes high due to the reset signal RESET transitioned to a low state. Is output in the state to drive the positive charge pump circuit 22. Here, the regulator 23 is also driven by the pumping enable signal PUMPEN. The positive charge pump circuit 22 is driven according to the pumping enable signal PUMPEN applied in a high state to output a pumping high voltage PUMPOUT for programming or erasing the CAM cell. The regulator 23 is driven at the same time according to the pumping enable signal PUMPEN driving the positive charge pump circuit 22 to regulate the pumping high voltage PUMPOUT output from the positive charge pump circuit 22. That is, the regulator 23 inputs the pumping high voltage PUMPOUT and adjusts to have a predetermined potential to generate a regulated high voltage HVPP for programming or erasing the CAM cell. The pulse generating circuit 24 outputs the sensing enable signal SAEN for driving the CAM cell wordline control circuit 25 and the sense amplifier 27 according to the high voltage HVPP output from the regulator 23. The CAM cell word line control circuit 25 applies a predetermined voltage to the word line WL of the CAM cell array 26 according to the sensing enable signal SAEN, and the sense amplifier 27 senses the state of the CAM cell. To output the status data. In addition, the sensing enable signal SAEN serves as a signal for stopping driving of the positive charge pump circuit 22. After the sense amplifier 27 senses the state of the CAM cell, the positive charge pump circuit 22 Stop driving to initial state.
상술한 바와 같이 본 발명에 의하면 포지티브 차지 펌프 회로를 이용하여 일정하게 레귤레이션된 전압을 CAM 셀의 워드라인에 인가함으로써 센싱 마진을 충분히 확보할 수 있게 된다. 이렇게 함으로써 전원 전압의 CAM 셀의 워드라인에는 전원 전압의 상승 시간에 관계없이 항상 일정한 전압을 공급하게 할 수 있어 전원 전압의 상승 시간에 관계없이 충분한 센싱 마진을 확보할 수 있고, 저전압에서도충분히 동작할 수 있는 CAM 셀 센싱 회로를 구현할 수 있다. 또한, 포지티브 차지 펌프 회로를 이용함으로써 저전압에서 사용하는 워드라인 부스팅 회로도 필요없어 레이아웃 면적을 상당히 줄일 수 있게 된다.As described above, according to the present invention, the sensing margin can be sufficiently secured by applying a constant regulated voltage to the word line of the CAM cell using a positive charge pump circuit. This ensures that a constant voltage is always supplied to the word line of the CAM cell at the supply voltage regardless of the rise time of the supply voltage, thus ensuring sufficient sensing margin regardless of the rise time of the supply voltage, A CAM cell sensing circuit can be implemented. In addition, the use of a positive charge pump circuit eliminates the need for a wordline boosting circuit for use at low voltages, thereby significantly reducing layout area.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037175A KR100390954B1 (en) | 2001-06-27 | 2001-06-27 | Sensing circuit for code address memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0037175A KR100390954B1 (en) | 2001-06-27 | 2001-06-27 | Sensing circuit for code address memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030000912A KR20030000912A (en) | 2003-01-06 |
| KR100390954B1 true KR100390954B1 (en) | 2003-07-12 |
Family
ID=27711575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0037175A KR100390954B1 (en) | 2001-06-27 | 2001-06-27 | Sensing circuit for code address memory cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100390954B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401236B1 (en) * | 2001-12-04 | 2003-10-17 | 주식회사 하이닉스반도체 | Flash memory device |
| KR100668498B1 (en) | 2005-11-09 | 2007-01-12 | 주식회사 하이닉스반도체 | Apparatus and method for outputting data of semiconductor memory |
| KR100865327B1 (en) * | 2006-12-28 | 2008-10-27 | 삼성전자주식회사 | High voltage generation circuit and method for reducing overshoot of output voltage |
-
2001
- 2001-06-27 KR KR10-2001-0037175A patent/KR100390954B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030000912A (en) | 2003-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4851143B2 (en) | Semiconductor device generating ripple-free internal voltage | |
| US8363466B2 (en) | Nonvolatile semiconductor memory device and method of reading data from nonvolatile semiconductor memory device | |
| US6041012A (en) | Semiconductor integrated circuit device having a booster circuit and a storage device | |
| US6567309B2 (en) | Semiconductor device | |
| KR102392665B1 (en) | Memory devices, system on chips including the same and methods of operating the same | |
| JP2001229687A (en) | Voltage regulator circuit and semiconductor memory | |
| KR100763331B1 (en) | Semiconductor memory device | |
| JP2006252641A (en) | Semiconductor memory device, and method of driving semiconductor memory device | |
| KR101431758B1 (en) | Flash memory device capable of generating a stable wordline voltage | |
| JP2005141811A (en) | Nonvolatile memory | |
| TWI426527B (en) | Circuit and method of driving a word line of a memory device | |
| US8559245B2 (en) | Internal voltage generating circuit having selectively driven drivers in semiconductor memory apparatus | |
| KR100535652B1 (en) | Flash memory device | |
| US6181637B1 (en) | Memory device | |
| KR100390954B1 (en) | Sensing circuit for code address memory cell | |
| KR20210147202A (en) | Semiconductor apparatus and semiconductor memory apparatus | |
| KR100572332B1 (en) | Non-volatile memory device and program method thereof | |
| US7224616B2 (en) | Circuit and method for generating wordline voltage in nonvolatile semiconductor memory device | |
| JP3836787B2 (en) | Semiconductor device | |
| WO2000029919A1 (en) | Rapid on chip voltage generation for low power integrated circuits | |
| CN101354922B (en) | Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage | |
| KR100728904B1 (en) | Voltage generator and semiconductor memory device with the same | |
| KR100628832B1 (en) | Pumping voltage generating circuit in nonvolatile semiconductor memory device | |
| JP4435203B2 (en) | Semiconductor integrated circuit device | |
| JP4895867B2 (en) | Internal voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |