KR20020052487A - 반도체소자의 미세패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 0.1 ㎛ 디자인룰(design)을 갖는 반도체소자의 고집적화에 의한 식각공정시 감광막패턴의 임계면적 ( critical dimension, 이하에서 CD 라 함 ) 이 변화하는 현상을 방지하기 위하여, 피식각층이 구비되는 반도체기판 상부에 ArF 용 감광막패턴을 형성하고 상기 감광막패턴을 전자빔으로 전면노광시켜 경화시키는 공정으로 대기 시간에 일어나는 감광막패턴의 슬림화를 억제함으로써 예정된 크기에 가까운 감광막패턴을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 미세패턴 형성방법{A method for a fine pattern of a semiconductor device}

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 0.1 ㎛ 디자인룰(design)을 갖는 반도체소자의 고집적화에 의한 식각공정시 감광막패턴의 임계면적 ( critical dimension, 이하에서 CD 라 함 ) 변하는 현상을 방지하는 방법에 관한 것이다.

반도체 소자 제조에 있어 패턴 크기가 작아짐에 따라 더욱 미세한 감광막 마스크 형성이 필요해진다. 반도체 소자의 최소 패턴 크기가 0.1um 이하의 소자 제조시 기존 사용되는 KrF, DUV( +248nm) 파장을 사용하여 미세 패턴을 형성하기가 매우 어려워진다.

상기한 미세 패턴을 형성하기 위해서는 KrF 파장보다 ArF, DUV 파장 ( =193nm)을 사용함으로써 가능해진다. ArF 파장으로 감광막 마스크에 노광 및 현상을 통해 마스크 패턴을 형성하기 위해서는 ArF 파장에 반응하는 ArF 전용의 감광막(PR:Photoresist)을 사용하여야 한다.

상기 ArF 전용 감광막은 KrF 전용 감광막과는 다르게 식각시 내성이 약한 특성이 있다. 즉, 마스크 패턴을 식각하고자 하는 층에 전사하기 위해서는 식각이 진행하는 동안 감광막이 식각 가스, 온도, 압력, 식각 시간 등 식각 조건에 대해 내성을 갖으며 패턴모양을 유지하여야 하는데 KrF 용 감광막 과는 달리 ArF 용 감광막은 식각이 진행하는 동안 식각 조건에 대한 내성이 약하여 마스크 패턴이 모양을 유지하지 못하고 변형되어 결과적으로 전사되는 피식각층의 패턴모양이 변형된다.

또한, 패터닝후 CD를 측정하면 시간이 변화에 따라 CD 크기가 차이를 갖는 슬림 ( slim ) 현상을 갖는다. 그리고, CD 측정방법에 따라 CD 크기가 다르게 나타나게 된다.

예를 들어, ArF 용 감광막을 도포하고 노광 및 현상공정으로 0.13 ㎛ 의 CD를 갖는 감광막패턴을 형성한 다음, 0.5초 간격으로 CD를 측정하게 되면 감광막패턴 형성후에서부터 35초가 경과하는 동안 각각 0.137, 0.134, 0.132, 0.130, 0.129, 0.128, 0.127 및 0.126 ㎛의 CD 가 측정된다. 이때, CD 측정공정은 800 볼트, 10 피코-암페어 ( pico-ampere ) 의 측정조건을 갖는 SEM 장비로 실시한 것이다.

상기 결과에서와 같이, 35 초가 경과한 후 0.011 ㎛ 만큼 CD 가 감소하게 된다.

도 1a 및 도 1b는 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.

도 1a를 참조하면, 상기 반도체기판(11) 상부에 피식각층(13)을 형성하고 그 상부에 감광막패턴(15)을 형성한다.

이때, 상기 감광막패턴(15)은 라인 패턴을 형성할 수 있는 노광 마스크를 이용한 노광 및 현상공정으로 형성한다.

그리고, 상기 감광막패턴(15)은 0.133 ㎛ CD 크기로 패터닝된 것이다.

도 1b를 참조하면, 상기 도 1a의 감광막패턴(15)을 35초의 시간지연후 감광막패턴(17)을 도시한 것이다.

이때, 상기 시간지연후 감광막패턴(17)은 0.133 ㎛ CD 크기에서 0.128 ㎛ 의 CD 크기로 축소된 것이다.

상기한 바와같이 종래기술에 따른 반도체소자의 미세패턴 형성방법은, ArF 용 감광막을 이용하여 라인 패턴을 형성하는 라인패턴의 CD 가 시간이 지남에 따라 슬림화되는 문제점으로 인하여 예정된 패턴을 형성하기 어렵고 그에 따른 소자의 특성이 열화되는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, ArF 용 감광막으로패턴을 형성하고 마스크 없이 전자빔으로 큐어링하여 경화시킴으로써 감광막패턴의 슬림화를 방지하여 소자의 특성 열화를 방지하는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.

도 2 는 본 발명에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 반도체기판13 : 피식각층

15 : 감광막패턴17,19 : 시간지연후 감광막패턴

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세패턴 형성방법은,

피식각층이 구비되는 반도체기판 상부에 ArF 용 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 전자빔으로 전면노광시켜 경화시키는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 설명하면 다음과 같다.

도 2 는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.

도 2를 참조하면, 상기 반도체기판(11) 상부에 피식각층(13)을 형성하고 그 상부에 감광막패턴(도시안됨)을 형성한다. 이때, 상기 감광막패턴은 라인 패턴을 형성할 수 있는 노광 마스크를 이용한 노광 및 현상공정으로 형성한다. 그리고, 상기 감광막패턴은 0.133 ㎛ CD 크기로 패터닝된 것이다.

이때, 상기 감광막패턴은 아실레이트계 ( acylate ) 계 또는 싸이크로 올레핀 말레익 안하이드라이드 ( cyclo-olefin maleic anhydride, 이하에서 COMA 라 함 ) 계 ArF 용 감광막을 2500∼3500 Å 두께로 형성한 것이다.

그 다음, 상기 감광막패턴을 마스크없이 전자빔으로 전면 노광한다. 이때, 상기 전면 노광 공정은 500∼8000 uC/㎠의 전하량으로 1∼10 분간, 1∼10 KeV 의 전압으로 실시한 것이다.

여기서, 상기 노광공정 전, 즉 감광막패턴을 형성한 직후 CD 가 0.133 ㎛ 일 때, 상기 노광공정후 오초 간격으로 측정한 CD를 측정하면 각각 0.132, 0.131, 0.130, 0.129, 0.129, 0.129 또는 0.128 ㎛ 의 값을 갖게 된다. 이때, 상기 CD 측정공정은 800 볼트, 10 피코-암페어 ( pico-ampere ) 의 측정조건을 갖는 SEM 장비로 실시한 것이다.

따라서, CD 변화는 0.005 ㎛ 만큼 슬림화되어 종래기술에 따른 감광막패턴 슬림화, 즉 0.011 ㎛ 보다 훨씬 적은 슬림화 현상을 보이므로 패턴의 예정된 크기에 가깝게 형성할 수 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, ArF 용 감광막을 패터닝하고 전자빔으로 일정시간 노광시켜 경화시킴으로써 감광막패턴의 슬림화를 감소시켜 예정된 크기에 가까운 감광막패턴을 유지함으로써 반도체소자의 특성 열화를 감소시켜 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (3)

1. 피식각층이 구비되는 반도체기판 상부에 ArF 용 감광막패턴을 형성하는 공정과,

   상기 감광막패턴을 전자빔으로 전면노광시켜 경화시키는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
2. 제 1 항에 있어서,

   상기 ArF 용 감광막패턴은 아실레이트계 ( acylate ) 계 또는 싸이크로 올레핀 말레익 안하이드라이드 ( cyclo-olefin maleic anhydride ) 계 ArF 용 감광막으로 2500∼3500 Å 두께 형성된 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
3. 제 1 항에 있어서,

   상기 전면노광 공정은 500∼8000 uC/㎠의 전하량으로 1∼10 분간, 1∼10 KeV 의 전압으로 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.