KR20020051497A - 동기식 시스템에서 동기클럭과 동기신호 전송장치 - Google Patents

Abstract

본 발명은 동기식 시스템 내부의 클럭분배에 관한 것으로서, 특히 시스템 내부의 클럭 송/수신 소자를 줄일 수 있고, 클럭이 전송되는 케이블을 줄일 수 있도록 한 디지털 전송망을 이용한 동기식 시스템에서 시스템 내부의 동기클럭과 동기신호를 전송하는 장치에 관한 것으로서, 이러한 본 발명은 IMT-2000 기지국 시스템의 클럭전송과 관련하여 송신부에 다중화기를 구비하고, 수신부에 역다중화기를 구비시켜 망 동기 회로팩으로부터 각 블럭으로 클럭 공급시, 송신부에서는 동기클럭과 동기신호를 다중화 함으로써 하나의 송/수신기와 필터를 사용하여 송수신하고, 수신부에서는 역다중화 함으로써 동기클럭과 동기신호를 분리한다.

Description

동기식 시스템에서 동기클럭과 동기신호 전송장치{Apparatus for transmission of synchronous clock and synchronizing signal in synchronous system}

본 발명은 동기식 시스템에서 동기클럭과 동기신호 전송장치에 관한 것으로, 특히 다중화 및 역다중화 방식으로 시스템 동기클럭과 동기신호를 전송함으로써, 시스템 내부의 클럭 송/수신 소자 및 클럭이 전송되는 케이블을 줄일 수 있도록 한 동기식 시스템에서 동기클럭과 동기신호 전송장치에 관한 것이다.

일반적으로, 차세대 이동통신(International Mobile Telecommunication-2000 ; IMT-2000) 시스템은 기존 이동통신 시스템과 비교하여 높은 이용자 대역폭(Bandwidth)과 다양한 멀티미디어 접속 및 플렉시블(Flexible)한 망 접속성을 요구한다. 이로 인하여 데이터 량이 많아지고 이에 따라 전송 속도가 더욱 빨라져 망 접속 및 시스템 전체의 동기화가 필수적이다.

도 1은 종래 기술에 따른 망 동기 시스템에서 동기클럭과 동기신호 전송 구조를 개략적으로 나타낸 도면이다.

이에 도시된 바와 같이, 송신부 동기클럭이 제1 송신기(10)로 입력되면 상기 제1 송신기(10)는 동기클럭 전송 케이블(15)을 통해 동기클럭을 전송하고, 제1 수신기(20)는 상기 동기클럭 전송 케이블(15)을 통해 동기클럭을 수신하고, 그 수신한 동기클럭을 출력한다.

또한, 송신부 동기신호는 제 2 송신기(30)로 입력되며, 상기 제2 송신기(30)는 동기신호 전송 케이블(35)을 통해 동기신호를 전송하고, 제2 수신기(40)는 상기 동기신호 전송 케이블(35)을 통해 동기신호를 수신한 후 그 수신한 동기신호를 출력한다.

이러한 종래의 동기식 시스템에서는 동기클럭과 동기신호를 별도의 송신기(제1 및 제2 송신기)가 별도의 라인(동기클럭 및 동기신호 전송 케이블)을 이용하여 각각 전송하고, 이를 별도의 수신기(제1 및 제2 수신기)가 각각 수신하는 방법을 사용하였다.

따라서, 송/수신시 각각의 송/수신기와 전송 라인을 사용함으로 인해, 이에 따른 클럭 송/수신 소자와 전송 라인이 증가하는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 다중화 및 역다중화 방식으로 시스템 동기클럭과 동기신호를 전송함으로써, 시스템 내부의 클럭 송/수신 소자 및 클럭이 전송되는 케이블을 줄일 수 있도록 한 동기식 시스템에서 동기클럭과 동기신호 전송장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

이를 위한 본 발명에 의한 동기식 시스템에서 동기클럭과 동기신호 전송을 위한 장치는,

송신할 동기클럭과 동기신호를 다중화 시킨 후 출력하는 논리곱 소자와,

상기 논리곱 소자에서 다중화된 신호를 일측 출력포트를 통해 그대로 출력함과 동시에 타측 출력포트를 통해 위상 반전시켜 출력하는 송신기와,

상기 송신기에서 전송되어진 신호를 두 개의 입력포트를 통해 각각 수신한 후 하나의 출력포트를 통해 출력하는 수신기와,

상기 수신기에서 출력되는 신호를 입력받아 오류를 정정하고 위상 동기시켜 수신부 동기클럭을 생성하는 PLL 필터와,

상기 PLL 필터에서 복원된 동기클럭에 따라 상기 수신기의 출력신호로부터 동기신호를 추출해내는 레치로 구성됨을 그 장치적 구성상의 특징으로 한다.

도 1은 종래 기술에 따른 망 동기 시스템에서의 동기클럭과 동기신호 전송 구조를 개략적으로 나타낸 도면이고,

도 2는 본 발명에 따른 동기클럭과 동기신호 전송 과정을 나타낸 회로도이고,

도 3a 내지 도 3f는 도 2의 송신부와 수신부의 클럭 및 신호 타이밍도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 ..... 논리곱 소자

200 ..... 송신기(Driver)

300 ..... 전송 케이블

400 ..... 수신기(Receiver)

500 ..... PLL 필터(Phase Locked Loop-Filter)

600 ..... 래치(Latch)

이하, 상기와 같은 기술적 사상에 따른 본 발명의 동기식 시스템에서 동기클럭과 동기신호 전송장치의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 동기클럭과 동기신호 전송 과정을 나타낸 회로도이고, 도 3a 내지 도 3f는 도 2에 의한 송신부와 수신부의 클럭 및 신호를 나타낸 도면이다.

이에 도시된 바와 같이, 송신할 동기클럭(a)과 동기신호(b)를 다중화 시킨 후 출력하는 논리곱 소자(100)와, 상기 논리곱 소자(100)에서 다중화된 신호(c)를 일측 출력포트를 통해 그대로 출력함과 동시에 타측 출력포트를 통해 위상 반전시켜 출력하는 송신기(200)와, 상기 송신기(200)에서 전송되어진 신호를 전송하는 전송 케이블(300)과, 상기 송신기(200)에서 전송되어진 신호를 두 개의 입력포트를 통해 각각 수신한 후 하나의 출력포트를 통해 출력하는 수신기(400)와, 상기 수신기(400)에서 출력되는 신호를 입력받아 오류를 정정하고 위상 동기시켜 수신부 동기클럭(d)을 생성하는 PLL 필터(500)와, 상기 PLL 필터(500)에서 복원된 동기클럭(e)에 따라 상기 수신기의 출력신호로부터 동기신호(f)를 추출해내는 래치(600)로 구성된다.

이와 같은 구성을 갖는 동기식 시스템의 전송장치를 첨부한 도면 도 3을 참조하여 좀 더 자세히 설명하면 다음과 같다.

먼저, 시스템의 동기를 맞추는 동기클럭과 동기신호는 첨부한 도면 도 3의 송신부 동기클럭(a)과 동기신호(b)의 형태를 가진다. 동기클럭은 정상 상태에서 계속해서 송신부 동기클럭(a) 형태로 발생하고, 동기신호는 임의의 어떤 프레임 단위(예를 들어, 일반적인 음성 서비스 중심일 때는 8Khz 동기신호를 사용하여 125 마이크로 초 당 한번씩)로 송신부 동기신호(b) 형태로 입력된다. 상기 입력되는 이 디지털 신호를 논리곱 소자(100)의 입력에 연결하면 논리곱 소자(100) 내부에서 다중화 되어 출력은 송신신호(c) 형태가 되고, 다시 이 신호는 송신기(200)와 전송케이블(300)을 이용하여 수신부로 전송된다.

상기 전송되어온 신호는 수신기(400)를 이용하여 수신하고, 수신기(400)를 통과한 신호의 형태는 첨부한 도면 도 3의 수신부 수신신호(d)와 같다. 수신신호(d)는 송신신호와 모양은 같으나 전송 케이블(300)에서의 전송지연과 수신기에서의 동작지연 등으로 송신신호(c)보다 뒤진다. 수신된 수신신호(d)는 PLL 필터(500)로 입력되고, PLL 필터(500)는 수신신호(d)를 입력으로 수신부 동기클럭(e)을 생성한다. 이때 PLL 필터(500)는 수신부 수신신호(d)의 [A] 구간을 오류로 인식하여 수신부의 동기클럭(e)과 같이 계속해서 클럭을 출력한다. 이때 출력되는 수신부의 동기클럭(e)은 PLL 필터(500)를 통과하는 동안 지연이 발생되어 수신신호(d)에 뒤지게된다.

출력된 수신부 동기클럭(e)을 래치(600)의 입력클럭으로 사용하고, 수신신호(d)를 래치(600)의 데이터 입력으로 하면 래치(600)의 출력은 수신부 동기신호(f)가 된다. 수신부 동기클럭(e)의 상승 에지(edge)시 수신부 동기클럭(e)보다 앞선 수신신호(d)는 [B]에서 논리레벨 "0"이 되고, [C]에서는 논리레벨 "1"이 되어 수신부 동기신호(f)가 발생하게 된다.

이상에서 상술한 본 발명 "동기식 시스템에서 동기클럭과 동기신호 전송장치"에 따르면, 하드웨어(H/W) 설계시 송/수신기와 전송라인을 줄일 수 있으므로, 각 회로팩의 단가를 낮추고 케이블 수량을 줄여 시스템 단가를 줄일 수 있는 이점을 가진다.

또한, 케이블 수량의 절감으로 인해 케이블 설치가 쉽고 운용 및 관리가 쉬워진다.

Claims (2)

1. 동기식 시스템에서 동기클럭 및 동기시호 전송장치에 있어서,

   송신할 동기클럭과 동기신호를 다중화 시킨 후 출력하는 논리곱 소자와;

   상기 논리곱 소자에서 다중화된 신호를 일측 출력포트를 통해 그대로 출력함과 동시에 타측 출력포트를 통해 위상 반전시켜 출력하는 송신기와;

   상기 송신기에서 전송되어진 신호를 두 개의 입력포트를 통해 각각 수신한 후 하나의 출력포트를 통해 출력하는 수신기와;

   상기 수신기에서 출력되는 신호를 입력받아 오류를 정정하고 위상 동기시켜 수신부 동기클럭을 생성하는 PLL 필터와;

   상기 PLL 필터에서 복원된 동기클럭에 따라 상기 수신기의 출력신호로부터 동기신호를 추출해내는 레치를 포함하여 구성된 것을 특징으로 하는 동기식 시스템에서 동기클럭과 동기신호 전송장치.
2. 제 1 항에 있어서, 상기 수신기는 하나의 입력포트로 수신된 다중화 신호를 입력받고 다른 입력포트로 위상 반전된 신호를 입력받는 것을 특징으로 하는 동기식 시스템에서 동기클럭과 동기신호 전송장치.