KR20020036038A

KR20020036038A - Substrate for manufacturing semiconductor package

Info

Publication number: KR20020036038A
Application number: KR1020000065893A
Authority: KR
Inventors: 신원선; 강대병; 장상재
Original assignee: 마이클 디. 오브라이언; 앰코 테크놀로지 코리아 주식회사
Priority date: 2000-11-07
Filing date: 2000-11-07
Publication date: 2002-05-16

Abstract

PURPOSE: A member for fabricating a semiconductor package is provided to greatly increase productivity, by cutting the member into strips or individual units and by remarkably reducing time taken to load/unload the member in a semiconductor package fabricating line. CONSTITUTION: Semiconductor package regions of a small group having a disposition at regular intervals in vertical and horizontal directions are disposed at regular intervals in the member(10) in vertical and horizontal directions. A slot hole(12) is formed in every direction in the semiconductor package region of the small group while a guide hole(14) is formed in every corner. Sawing lines are thinly formed between the slot holes so that a sawing process is easily performed.

Description

Substrate for manufacturing semiconductor package

본 발명은 반도체 패키지 제조용 부재에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 각 제조공정 상황에 맞도록 설계된 반도체 패키지 제조용 부재에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a member for manufacturing a semiconductor package, and more particularly, to a member for manufacturing a semiconductor package designed for each manufacturing process situation of a semiconductor package.

통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있는 바, 리드프레임, 인쇄회로기판, 필름등의 부재를 이용하여 반도체 칩탑재판의 저면이 외부로 노출된 구조의 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 볼 그리드 어레이 반도체 패키지등 다양한 종류의 패키지로 제조되고 있다.In general, semiconductor packages have been manufactured to realize high integration, miniaturization, and high functionality due to the intensive development and miniaturization of electronic devices. The bottom surface of the semiconductor chip mounting board using members such as lead frames, printed circuit boards, and films is used. Various types of packages are manufactured, such as semiconductor packages having externally exposed structures and ball grid array semiconductor packages including lead terminals such as solder balls.

상기 나열한 부재들은 대개 다수의 반도체 패키지 영역이 4×4, 5×5등의 배열을 이루며 등간격으로 형성된 형태로서, 이 부재상에 형성된 반도체 칩 탑재영역에 반도체 칩을 부착하는 공정과, 반도체 칩과 부재상의 와이어본딩 영역간에 와이어를 본딩하는 공정과, 반도체 칩과 와이어등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정등으로 다수의 반도체 패키지가 동시에 제조된다.The above-mentioned members are usually formed in a plurality of semiconductor package regions arranged at equal intervals in an arrangement of 4x4, 5x5, etc., and the process of attaching the semiconductor chip to the semiconductor chip mounting region formed on the member, and the semiconductor chip A plurality of semiconductor packages are simultaneously manufactured by a process of bonding wires between a wire bonding region on a member and a member, and a process of molding the resin with a resin in order to protect the semiconductor chips and the wires from the outside.

실질적으로, 상기 부재를 이용한 반도체 패키지의 제조공정은 대부분 스트립 단위로 이루어지고 있지만, 라인에서의 로딩 및 언로딩시간을 줄여서 시간당 생산량을 증가시키기 위하여 부재에 열이 가해져서 열변형을 일으키는 와이어 본딩 공정과 몰딩공정등에서는 필요한 만큼의 단위로 부재를 소잉하여 작업을 실시한다.Substantially, the manufacturing process of the semiconductor package using the member is mostly done in strip units, but the wire bonding process in which heat is applied to the member to cause heat deformation in order to reduce the loading and unloading time in the line and increase the output per hour. In the molding process and the like, work is performed by sawing the members in as many units as necessary.

이에, 각 반도체 패키지 제조공정에 따라 쉽게 잘라 사용할 수 있고, 부재의 로딩 및 언로딩시간을 줄일 수 있는 구조의 부재의 개발이 요구되고 있다.Accordingly, there is a demand for the development of a member having a structure that can be easily cut and used according to each semiconductor package manufacturing process and can reduce the loading and unloading time of the member.

따라서, 본 발명은 상기와 같은 점을 감안하여, 반도체 패키지 제조공정중 부재가 로딩 및 언로딩되는 시간을 줄여서 단위시간당 생산량을 증가시킬 수 있도록 가로세로 방향으로 등간격을 이루며 형성된 부재의 반도체 패키지 영역간에 슬롯홀과 가이드홀을 형성하고, 슬롯홀간에는 소잉이 용이하게 되도록 얇게 성형 처리된 구조의 반도체 패키지 제조용 부재를 제공하는데 그 목적이 있다.Accordingly, the present invention, in view of the above, the semiconductor package region of the member formed at equal intervals in the horizontal and vertical direction to increase the output per unit time by reducing the time the member is loaded and unloaded during the semiconductor package manufacturing process It is an object of the present invention to provide a member for forming a semiconductor package with a slot hole and a guide hole in the slot hole, and a thinly formed structure to facilitate sawing between the slot holes.

도 1은 본 발명에 따른 반도체 패키지 제조용 부재를 나타내는 평면도,1 is a plan view showing a member for manufacturing a semiconductor package according to the present invention,

도 2는 도 1의 "A"부분에 대한 확대도,2 is an enlarged view of a portion “A” of FIG. 1;

도 3은 도 1의 "B"부분에 대한 확대도,3 is an enlarged view of a portion “B” of FIG. 1;

도 4는 도 3의 다른 실시예를 나타내는 확대도,4 is an enlarged view illustrating another embodiment of FIG. 3;

도 5는 도 1의 C-C선을 따라 단면한 도면,5 is a cross-sectional view taken along the line C-C of FIG.

도 6은 본 발명의 반도체 패키지 제조용 부재가 스트립 단위로 잘라져 지그에 고정된 상태를 나타내는 평면도,6 is a plan view showing a state in which a member for manufacturing a semiconductor package of the present invention is cut in strip units and fixed to a jig;

도 7은 본 발명에 따른 반도체 패키지 제조용 부재가 낱개의 단위로 잘라져 지그에 고정된 상태를 나타내는 평면도.7 is a plan view showing a state in which a member for manufacturing a semiconductor package according to the present invention is cut into individual units and fixed to a jig.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 부재12 : 슬롯홀10 member 12 slot hole

14 : 가이드 홀16,18 : 소잉라인14: guide hole 16,18: sawing line

20 : 전도성패턴22 : 솔더마스크20: conductive pattern 22: solder mask

24 : 지그26 : 핀24: jig 26: pin

이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다수의 반도체 패키지 영역이 가로세로 등간격을 이루며 형성된 반도체 패키지 제조용 부재에 있어서, 상기 부재(10)에 가로세로 등간격의 배열을 갖는 소그룹의 반도체 패키지 영역을 다시 등간격을 이루며 가로세로 등간격의 배열로 배열하고, 상기 소그룹의 반도체 패키지 영역의 사방에 슬롯홀(12)을 형성하는 동시에 각 모서리부에는 가이드홀(14)을 형성하고, 상기 슬롯홀(12) 사이에는 소잉이 용이하게 이루어지도록 한 소잉라인(16,18)이 얇게 성형 처리된 것을 특징으로 한다.The present invention provides a semiconductor package manufacturing member in which a plurality of semiconductor package regions are formed at equal intervals in a horizontal direction, wherein the small groups of semiconductor package regions having an equally and horizontally arranged interval in the member 10 are formed again at equal intervals. Arranged at equal intervals, slot holes 12 are formed at four sides of the small group semiconductor package area, guide holes 14 are formed at each corner, and sawing is easily performed between the slot holes 12. It is characterized in that the sawing lines 16 and 18 are made thin.

바람직한 구현예로서, 상기 슬롯홀(12) 사이에 형성된 소잉라인(16,18)은 각슬롯홀(12)간에 오목한 홈이 길게 파인 형태이거나, 원형의 관통홈이 등간격으로 형성된 형태인 것을 특징으로 한다.In a preferred embodiment, the sawing lines (16,18) formed between the slot holes 12 is a concave groove between the slot slots 12 is a long form, or a circular through groove is formed in the form of equal intervals It is done.

여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하는 바, 반도체 패키지 영역이 가로세로 등간격으로 형성된 어떠한 부재라도 본 발명에 따른 부재의 구조가 적용된다.Herein, the present invention will be described in more detail with reference to the accompanying drawings, in which the structure of the member according to the present invention is applied to any member in which the semiconductor package region is formed at equal intervals.

첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 부재를 나타내는 평면도로서, 상기 부재(10)에는 4×4 배열을 갖는 소그룹의 반도체 패키지 영역이 다시 등간격을 이루며 4×4 배열로 배열되어 있다.1 is a plan view showing a member for manufacturing a semiconductor package according to the present invention, in which the small group of semiconductor package regions having a 4 × 4 arrangement are again arranged at equal intervals and arranged in a 4 × 4 arrangement.

이때, 상기 4×4 배열을 갖는 소그룹의 반도체 패키지 영역의 사방에는 길다랗게 관통된 슬롯홀(12)이 형성되고, 각 모서리에는 원형으로 관통된 가이드홀(14)이 형성된다.In this case, long slot holes 12 are formed in all four sides of the small package semiconductor region having the 4 × 4 array, and circular guide holes 14 are formed in each corner.

또한, 상기 각 슬롯홀(12)간에는 소잉라인(16,18)이 형성되는데, 이는 상기 소그룹의 반도체 패키지 영역을 필요한 만큼 잘라서 사용할 수 있도록 하는데 있는 바, 상기 소잉라인(16,18)은 첨부한 도 3에 도시한 바와 같이 각 슬롯홀(12)간이 오목하게 파인 구조로 형성되거나, 첨부한 도 4에 도시한 바와 같이 일종의 절취선과 같이 원형의 관통홈을 등간격으로 형성시킨 구조이다.In addition, sawing lines 16 and 18 are formed between the slot holes 12, and the sawing lines 16 and 18 are attached to cut the small group of semiconductor package areas as necessary. As shown in FIG. 3, each slot hole 12 is formed in a concave recessed structure, or as shown in FIG. 4, a circular through-groove is formed at equal intervals as a sort of perforation line.

더욱 상세하게는, 상기 슬롯홀(12)은 첨부한 도 5에 도시한 바와 같은 단면 구조를 갖는데, 슬롯홀(12)이 형성되는 부위에는 통상 인쇄회로기판과 같은 부재에 적용되는 전도성패턴(20)과 이를 덮고 있는 솔더 마스크층(22)을 미리 없애줌으로써, 슬롯홀(12)의 가공시 응력집중을 없애 가공이 용이하게 이루어지도록 한다.In more detail, the slot hole 12 has a cross-sectional structure as shown in FIG. 5, where the slot hole 12 is formed. The conductive pattern 20 is generally applied to a member such as a printed circuit board. ) And the solder mask layer 22 covering the same in advance, thereby eliminating the stress concentration during the processing of the slot hole 12 to facilitate the processing.

여기서 상기와 같은 구조로 제조된 본 발명의 반도체 패키지 제조용 부재를 사용하여 반도체 패키지를 제조하는 방법에 대하여 설명하면 다음과 같다.Herein, a method of manufacturing a semiconductor package using the semiconductor package manufacturing member of the present invention manufactured as described above will be described.

먼저, 4×4 배열을 갖는 소그룹의 반도체 패키지 영역이 다시 등간격을 이루며 4×4 배열로 배열되어 있는 본 발명의 부재(10)를 스트립 단위로 자르지 않고, 칩 부착공정과 와이어 본딩공정을 실시한다.First, the chip attaching process and the wire bonding process are performed without cutting the members 10 of the present invention in which the small group semiconductor package regions having the 4x4 array are arranged at equal intervals again and arranged in the 4x4 array in strip units. do.

따라서, 종래에 스트립 단위(예를들면, 다수의 반도체 패키지 영역이 일방향으로 형성된 것)로 제조라인상에서 로딩/언로딩되며 반도체 패키지가 제조되는 바, 전체 공정상에서 시간당 단위생산량을 따져 1/4을 차지하는 로딩/언로딩 시간을 줄일 수 있다.Therefore, conventionally, the semiconductor package is loaded / unloaded on a manufacturing line in strip units (for example, in which a plurality of semiconductor package regions are formed in one direction), and the semiconductor package is manufactured. It can reduce the loading / unloading time taken up.

한편, 몰딩공정과 같이 부재(10)에 열이 전달되는 공정에서는 부재(10)가 열변형을 일으켜 팽창되는등의 악영향을 받을 수 있는 바, 이때에는 4×4 배열을 갖는 소그룹의 반도체 패키지 영역이 다시 등간격을 이루며 4×4 배열로 배열되어 있는 부재(10)를 첨부한 도 6에 도시한 바와 같이 스트립 단위(4×4 배열을 갖는 소그룹의 반도체 패키지 영역이 다시 등간격을 이루며 1×4 배열)로 잘라서 사용하거나, 첨부한 도 7에 도시한 바와 같이 낱개의 단위(4×4 배열을 갖는 소그룹의 반도체 패키지 영역)로 잘라서 사용하여, 부재의 열변형을 방지시키며 몰딩공정등을 실시할 수 있다.On the other hand, in a process in which heat is transferred to the member 10, such as a molding process, the member 10 may be adversely affected by thermal deformation and expansion, such as a small group semiconductor package region having a 4 × 4 array. As shown in FIG. 6 to which the members 10 arranged at equal intervals and arranged in a 4 × 4 array are attached again, a small group of semiconductor package regions having a 4 × 4 array is again at equal intervals. 4 arrays) or cut into individual units (small group semiconductor package areas having 4 × 4 arrays) as shown in FIG. 7 to prevent thermal deformation of the member and to perform molding processes. can do.

이때, 상기 부재(10)를 스트립 단위 또는 낱개의 단위로 잘르는 방법은 상기 슬롯홀(12)간에 형성된 소잉라인(16,18)을 따라 기계적 압력을 줌으로써, 쉽게 잘라서 사용할 수 있다.In this case, the method of cutting the member 10 in strip units or individual units may be easily cut and used by applying mechanical pressure along the sawing lines 16 and 18 formed between the slot holes 12.

또한, 상기 스트립 단위 또는 낱개의 단위로 잘라져 몰딩공정을 마친 부재(10)는 다음 공정인 마킹 또는 인출단자 부착공정, 싱귤레이션 공정을 거치게 되는데, 이때에는 첨부한 도 6 또는 7에 도시한 바와 같이 상면에 핀(26)이 형성된 일종의 평평한 지그(24)에 상기 스트립 단위 또는 낱개의 단위로 잘라진 부재(10)를 한군데로 모아 고정시킨 후 작업함으로써, 시간당 단위생산량을 높일 수 있다.In addition, the member 10, which is cut into the strip unit or the individual unit and finishes the molding process, is subjected to the following process of marking or drawing terminal attachment process and singulation process, as shown in FIG. The unit output per hour can be increased by collecting and fixing the members 10 cut into the strip unit or the individual unit to a kind of flat jig 24 having the pins 26 formed on the upper surface thereof.

이때, 상기 지그(24)의 핀(26)에 부재(10)의 가이드홀(14)을 삽입/경유시킴에 따라 부재가 견고하게 고정된 상태가 된다.At this time, as the guide hole 14 of the member 10 is inserted / passed into the pin 26 of the jig 24, the member is firmly fixed.

한편, 첨부한 도 1의 부재의 핸들링(handling)이 어려운 경우에는 미리 스트립 또는 낱개의 단위로 잘라서 반도체 패키지 제조공정을 실시하되, 상술한 바와 같이 잘라진 부재(10)를 미리 지그(24)에 안착시켜 실시함으로써, 제조라인상에서부재의 로딩/언로딩 시간을 줄일 수 있다.On the other hand, if the handling (handling) of the member of FIG. 1 is difficult to perform a semiconductor package manufacturing process by cutting in strips or individual units in advance, the cut member 10 is seated on the jig 24 in advance as described above By doing so, the loading / unloading time of the member on the production line can be reduced.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 부재에 의하면 상기 부재를 가로세로 등간격의 배열을 갖는 소그룹의 반도체 패키지 영역을 다시 등간격을 이루며 가로세로 등간격의 배열을 이루도록 하고, 상기 소그룹의 반도체 패키지 영역의 사방과 각 모서리부에 각각 슬롯홀과 가이드홀을 형성한 구조로 개선함에 따라, 각 공정별 특징에 맞게 부재를 스트립 또는 낱개의 단위로 잘라서 사용할 수 있고, 부재가 반도체 패키지 제조라인상에서 로딩 및 언로딩되는 시간을 현격히 줄여서 시간당 생산량을 크게 늘릴 수 있는 장점이 있다.As described above, according to the member for manufacturing a semiconductor package according to the present invention, the small group of semiconductor package regions having the same vertical and horizontal intervals are arranged at equal intervals again and equally at intervals. By improving the structure in which slot holes and guide holes are formed at four sides and corner portions of the semiconductor package area of the semiconductor package, the members can be cut into strips or individual units according to the characteristics of each process, and the members are manufactured in the semiconductor package. It has the advantage of significantly increasing the hourly output by significantly reducing the time of loading and unloading on the line.

Claims

In the semiconductor package manufacturing member formed of a plurality of semiconductor package regions formed at equal intervals in the horizontal,

Small groups of semiconductor package regions having an evenly spaced vertically arranged arrangement in the member 10 are arranged in an evenly spaced, evenly arranged array of equally spaced slots, and slot holes 12 are formed in four sides of the semiconductor package regions of the small group. At the same time forming a guide hole (14) in each corner portion, the sawing line (16, 18) for forming a sawing line between the slot hole 12 to facilitate the forming of a semiconductor package, characterized in that the molding process absence.

2. The member for manufacturing a semiconductor package according to claim 1, wherein the sawing lines (16, 18) formed between the slot holes (12) have a concave groove formed in each slot hole (12).

The member for manufacturing a semiconductor package according to claim 1 or 2, wherein the sawing line (16, 18) formed between the slot holes (12) has a structure in which a plurality of through portions are formed between the slot holes (12).