KR20020036025A - 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법 - Google Patents

백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법 Download PDF

Info

Publication number
KR20020036025A
KR20020036025A KR1020000065876A KR20000065876A KR20020036025A KR 20020036025 A KR20020036025 A KR 20020036025A KR 1020000065876 A KR1020000065876 A KR 1020000065876A KR 20000065876 A KR20000065876 A KR 20000065876A KR 20020036025 A KR20020036025 A KR 20020036025A
Authority
KR
South Korea
Prior art keywords
cache memory
memory
area
backup
processor
Prior art date
Application number
KR1020000065876A
Other languages
English (en)
Other versions
KR100717273B1 (ko
Inventor
김인수
김경영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000065876A priority Critical patent/KR100717273B1/ko
Publication of KR20020036025A publication Critical patent/KR20020036025A/ko
Application granted granted Critical
Publication of KR100717273B1 publication Critical patent/KR100717273B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1497—Details of time redundant execution on a single processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업 캐시 메모리 억세스 방법에 관한 것이다. 여기에 개시되는 프로세서 장치는 메인 메모리 장치를 사용하는 컴퓨터 시스템에 적합하다. 프로세서 장치는 프로세서 코어와 2 차 캐시 메모리 및 백업 캐시 메모리를 구비한다. 그리고 프로세서 코어와 2 차 캐시 메모리 및 백업 캐시 메모리 사이에 구비되어, 2 차 캐시 메모리의 이상 유무를 판별하고, 판별 결과 2 차 캐시 메모리가 적어도 하나의 특정 영역에 이상이 있으면, 프로세서 코어가 특정 영역 억세스 시, 상기 특정 영역에 대응하는 메모리 영역을 억세스하도록 하는 수단을 포함한다. 이 수단은 2 차 캐시 메모리의 이상이 있는 특정 영역과 백업 캐시 메모리의 메모리 영역을 상호 할당하는 맵핑 정보를 저장한다. 따라서 프로세서 코어가 2차 캐시 메모리의 이상이 있는 특정 영역 억세스 시, 맵핑 정보를 이용하여 할당된 백업 캐시 메모리 영역을 억세스하도록 함으로써, 2 차 캐시 메모리의 일부 영역의 고장으로 인한 프로세서의 오동작을 방지한다.

Description

백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업 캐시 메모리 억세스 방법{PROCESSOR DEVICE INCLUDING BACKUP CACHE MEMORY AND METHOD FOR BACKUP CACHE MEMORY ACCESS THEREOF}
본 발명은 컴퓨터용 프로세서 장치에 관한 것으로, 좀 더 구체적으로 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업 캐시 메모리 억세스 방법에 관한 것이다.
일반적으로 컴퓨터용 프로세서 장치는 프로세서 코어(core) 내부에 구비되는 1 차(L1) 캐시 메모리와 프로세서 장치 내부에 구비되는 2 차(L2) 캐시 메모리를 구비한다.
예를 들어, 인텔(Intel) 사의 펜티엄 2 또는 3 프로세서는 슬롯(slot) 타입과 소켓(socket) 타입의 두가지 타입으로 제작되는데, 이들 타입 모두 프로세서 장치 내부에 2 차 캐시 메모리를 구비한다.
도 1 내지 도 2를 참조하면, 슬롯 타입의 프로세서 장치(10)는 PCB 기판(16) 위에 프로세서 코어(12)와 2 차 캐시 메모리(14)를 구비하고 있다. 그리고 소켓 타입의 프로세서 장치(20)는 프로세서 코어(22) 내부에 2 차 캐시 메모리(24)를 구비하고 있다.
이들 프로세서 장치(10, 20)는 컴퓨터용 프로세서 장치로, 메인 메모리(미도시됨)와 연결되어 프로세서 동작에 따른 빈번한 메모리 억세스가 이루어진다. 그러므로 프로세서 장치(10, 20)는 메인 메모리보다 빠른 억세스 속도를 갖는 캐시메모리를 프로세서 코어(12, 22)와 메인 메모리 사이에 구비한다. 즉, 프로세서 장치(10, 20)는 메인 메모리와의 데이터 억세스를 위한 인터페이스 시간이 많이 걸리기 때문에 프로세서 코어(12, 22)와 메인 메모리 사이에 2 차 캐시 메모리(14, 24)를 두고, 빈번한 데이터 억세스가 요구될 때, 데이터를 메인 메모리에서 독출하여 캐시 메모리로 로드(load)한다. 그리고 필요할 때마다 캐시 메모리로부터 데이터를 억세스함으로써, 짧은 시간으로 데이터 억세스를 처리한다. 이는 일반적으로 메인 메모리의 억세스 시간보다 캐시 메모리의 억세스 시간이 짧기 때문이다.
그러나 일반적인 프로세서 장치에서는 캐시 메모리의 일부 영역에서 고장이 발생되면, 프로세서 장치의 오동작의 원인이 되기도 하며, 이를 해결하기 위하여 캐시 메모리의 억세스를 제한하고 메인 메모리를 직접 억세스하도록 구비함으로써 프로세서 장치의 성능을 저하시킨다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 캐시 메모리를 구비하는 프로세서 장치에서 캐시 메모리의 특정 영역에 이상이 발생되면 이에 대응해서 사용하는 백업 캐시 메모리를 구비하는 프로세서 장치를 구현하는데 있다.
또한 본 발명의 다른 목적은 상술한 문제점을 해결하기 위한 것으로, 백업 캐시 메모리를 구비하는 프로세서 장치에서 이상이 있는 캐시 메모리의 특정 영역에 대응해서 백업 캐시 메모리를 사용하기 위한 방법을 구현하는데 있다.
도 1 및 도 2는 2 차 캐시 메모리 장치를 구비하는 프로세서 장치의 개략적인 구성을 도시한 블럭도;
도 3 및 도 4는 본 발명에 따른 프로세서 장치의 개략적인 구성을 도시한 블럭도;
도 5는 본 발명의 일 실시예에 따른 프로세서 장치의 구성을 도시한 블럭도; 그리고
고 6은 도 5에 도시된 프로세서 장치의 백업 캐시 메모리를 사용하기 위한 억세스 수순을 나타내는 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
30, 40 : 프로세서 장치
32, 42 : 프로세서 코어
34, 44 : 2 차 캐시 메모리
36, 46 : 백업 캐시 메모리
38 : 캐시 메모리 인터페이스부
50 : 메인 메모리
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 프로세서 장치에있어서: 프로세서 코어와; 캐시 메모리와; 상기 캐시 메모리의 특정 메모리 영역과 상호 맵핑되는 메모리 영역을 갖는 백업 캐시 메모리 및; 상기 프로세서 코어와 상기 캐시 메모리 및 상기 백업 캐시 메모리 사이에 구비되고, 상기 프로세서 코어가 상기 캐시 메모리의 메모리 영역 중 적어도 하나의 영역에 이상이 있는지를 판별하여, 상기 캐시 메모리가 적어도 하나의 메모리 영역에 이상이 있으면, 상기 프로세서 코어가 상기 이상이 있는 메모리 영역 억세스 시, 상기 이상이 있는 메모리 영역에 대응하는 상기 백업 캐시 메모리의 메모리 영역을 억세스하도록 하는 수단을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 캐시 메모리는 2 차 캐시 메모리이다.
이 특징의 바람직한 실시예에 있어서, 상기 수단은 상기 이상이 있는 메모리 영역과 상기 백업 캐시 메모리의 상기 메모리 영역에 대한 상호 맵핑 정보를 저장한다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 프로세서 코어와 캐시 메모리 및 상기 캐시 메모리의 특정 메모리 영역과 상호 맵핑되는 메모리 영역을 갖는 백업 캐시 메모리를 구비하는 프로세서 장치에서, 상기 백업 캐시 메모리를 억세스하는 방법에 있어서: 상기 프로세서 장치를 초기화하는 단계와; 상기 초기화 단계에서 상기 캐시 메모리가 적어도 하나의 특정 영역에 이상이 있는지를 판별하는 단계와; 상기 판별 결과, 상기 적어도 하나의 특정 영역에 이상이 있으면, 상기 백업 캐시 메모리에 상기 특정 영역에 대응하는 메모리 영역을 할당하는 단계와; 상기 특정 영역과 상기 메모리 영역 간의 상호 할당된 맵핑 정보를 저장하는 단계 및; 상기 프로세서 코어가 상기 특정 영역 억세스 시, 상기 맵핑 정보를 이용하여 상기 할당된 메모리 영역을 억세스하도록 하는 단계를 포함한다.
(작용)
따라서 본 발명에 의하면, 프로세서 장치는 초기화 과정을 통하여 캐시 메모리의 메모리 영역들 중에 이상 영역이 있는지를 판별한다. 판별 결과, 이상이 있는 영역이 적어도 하나 있으면, 이 영역에 대응하여 백업 캐시 메모리의 특정 영역 어드레스를 할당한다. 그리고 이들 할당된 맵핑 정보를 포함하는 테이블을 작성, 저장한다. 그러므로 프로세서 장치가 캐시 메모리 억세스시, 상기 테이블을 참조하고 억세스할 영역이 상기 테이블에 있으면, 맵핑 정보에 따른 백업 캐시 메모리의 해당 영역을 억세스한다.
(실시예)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 3 및 도 4는 본 발명에 따른 프로세서 장치들을 도시한 것이다.
도 3을 참조하면, 상기 프로세서 장치(30)는 슬롯 타입의 컴퓨터용 프로세서 장치로, 프로세서 코어(32)와 2 차 캐시 메모리(34) 및 신규한 백업 캐시 메모리(36)를 구비한다. 그리고 상기 프로세서 장치(30)는 메인 메모리(50)와 전기적으로 연결되어 상기 프로세서 코어(32)의 동작에 따라 데이터 억세스가 이루어진다.
그리고 상기 프로세서 코어(32)와 상기 2 차 및 백업 캐시 메모리들(34, 36)은 캐시 버스(cache bus)를 통하여 상호 연결된다.
또한, 도 4를 참조하면, 상기 프로세서 장치(40)는 소켓 타입의 컴퓨터용 프로세서 장치로, 프로세서 코어(42)와 2 차 캐시 메모리(44) 및 신규한 백업 캐시 메모리(44)를 구비한다. 그리고 상기 2 차 및 백업 캐시 메모리(44, 46)는 상기 프로세서 코어(42) 내부에 구비된다.
따라서 상기 프로세서 장치들(30, 40)은 2 차 캐시 메모리(34, 44)의 적어도 하나의 이상이 있는 메모리 영역에 대응하는 백업 캐시 메모리(36, 46)의 메모리 영역을 할당한다.
구체적으로 도 5를 참조하면, 상기 프로세서 장치(30)(또는 40)는 상기 프로세서 코어(32)와 상기 2 차 캐시 메모리(34) 및 상기 백업 캐시 메모리(36) 사이에 신규한 캐시 메모리 인터페이스부(38)를 구비한다.
상기 캐시 메모리 인터페이스부(38)는 캐시 버스를 통하여 상기 프로세서 코어(32)와 상기 2 차 캐시 메모리(34) 및 상기 백업 캐시 메모리(36)가 연결된다. 그리고 상기 캐시 메모리 인터페이스부(38)은 상기 프로세서 코어(32)의 제어를 받아서 상기 2 차 캐시 메모리(34)의 이상 영역에 대응하여 상기 백업 캐시 메모리(36)의 메모리 영역을 억세스하도록 한다. 그리고 상기 캐시 메모리 인터페이스부(38)는 상기 프로세서 코어(32)의 제어를 받아서 상기 2 차 캐시 메모리(34)의 적어도 하나의 이상 영역과 상기 백업 캐시 메모리(36)의 메모리 영역을 할당하는 맵핑 정보를 저장하는 맵핑 정보 저장부를 구비한다.
따라서 상기 프로세서 장치(30)는 전원이 공급되어 리셋(reset)이 이루어지면, 셀프 테스트(self test)를 통하여 초기화 된다. 이 때, 상기 2 차 캐시 메모리(34)의 메모리 영역들 중에 이상(fail)이 있는지를 판별한다. 판별 결과, 이상이 있는 영역이 적어도 하나 있으면, 이 영역에 대응하여 상기 백업 캐시 메모리(36)의 특정 영역을 어드레스 할당한다. 그리고 이들 할당된 맵핑 정보를 포함하는 마킹 테이블(marking table)을 작성, 상기 맵핑 정보 저장부에 저장한다. 그러므로 상기 프로세서 장치(30)가 상기 2차 캐시 메모리(34) 억세스시, 상기 마킹 테이블을 참조하여 억세스할 영역이 상기 마킹 테이블에 포함되어 있으면, 맵핑 정보에 따른 백업 캐시 메모리(36)의 해당 영역을 억세스한다.
그리고 도 6은 도 5에 도시된 프로세서 장치의 백업 캐시 메모리를 억세스하기 위한 수순을 나타내고 있다. 이 수순은 프로세서 코어(32 또는 42) 또는 캐시 메모리 인터페이스부(38)에서 처리하는 프로그램이다.
도면을 참조하면, 단계 S60에서 프로세서 장치의 전원이 공급되어 초기 리셋되면, 단계 S62에서 셀프 테스트 과정을 수행하여 프로세서 장치를 초기화한다. 이어서 단계 S64에서 셀프 테스트 과정에서 2 차 캐시 메모리에 이상 유무가 있는지를 판별한다. 2 차 캐시 메모리의 특정 영역에 이상이 발생되면, 이 수순은 단계 S66으로 진행하여 백업 캐시 메모리에 상기 이상이 있는 특정 영역에 대응하는 메모리 영역을 할당한다. 이어서 단계 S68에서 상기 이상이 있는 특정 영역과 상기 할당된 메모리 영역을 맵핑한 정보를 포함하는 마킹 테이블(marking table)을 작성하여 저장한다. 그리고 상기 단계 S64에서 이상이 있는 특정 영역이 없으면, 이 수순은 단계 S70으로 진행한다.
단계 S70에서는 프로세서 코어가 2 차 캐시 메모리를 억세스하면, 이 수순은 단계 S72로 진행하여 상기 테이블에 포함된 영역인지를 판별한다. 즉, 상기 마킹 테이블을 이용하여 억세스할 2 차 캐시 메모리의 영역이 이상이 있는 영역인지를 판별한다. 판별 결과, 억세스할 특정 영역이 상기 마킹 테이블에 저장되어 있으면, 이 수순은 단계 S74로 진행하여 상기 특정 영역에 대응하는 백업 캐시 메모리의 해당 메모리 영역을 억세스하도록 한다. 그리고 판별 결과 상기 테이블에 저장되어 있지 않으면, 이 수순은 단계 S76으로 진행하여 2 차 캐시 메모리의 해당 영역을 억세스한다.
상술한 바와 같이, 본 발명은 캐시 메모리를 구비하는 프로세서 장치에서 캐시 메모리의 이상이 있는 영역에 대응하여 억세스 가능하도록 보조 백업용 캐시 메모리를 구비함으로써, 프로세서 장치의 캐시 메모리 일부 영역에 문제가 발생되어도 프로세서 장치의 오동작을 방지할 수 있다.
또한 컴퓨터 시스템에 장착된 프로세서 장치의 캐시 메모리가 이상이 있는 경우에 백업용 캐시 메모리를 억세스함으로써, 메인 메모리를 사용하는 것보다 억세스 속도를 향상시킬수 있으며 시스템 성능을 저하시키는 것을 방지할 수 있다.
따라서 캐시 메모리 불량으로 인한 프로세서 장치의 신뢰성을 향상시켜 프로세서 장치의 교체 등으로 인한 소비자 불만과 서비스 비용을 줄일 수 있다.

Claims (4)

  1. 프로세서 장치에 있어서:
    프로세서 코어와;
    캐시 메모리와;
    상기 캐시 메모리의 특정 메모리 영역과 상호 맵핑되는 메모리 영역을 갖는 백업 캐시 메모리 및;
    상기 프로세서 코어와 상기 캐시 메모리 및 상기 백업 캐시 메모리 사이에 구비되고, 상기 프로세서 코어가 상기 캐시 메모리의 메모리 영역 중 적어도 하나의 영역에 이상이 있는지를 판별하여, 상기 캐시 메모리가 적어도 하나의 메모리 영역에 이상이 있으면, 상기 프로세서 코어가 상기 이상이 있는 메모리 영역 억세스 시, 상기 이상이 있는 메모리 영역에 대응하는 상기 백업 캐시 메모리의 메모리 영역을 억세스하도록 하는 수단을 포함하는 것을 특징으로 하는 프로세서 장치.
  2. 제 1 항에 있어서,
    상기 캐시 메모리는 2 차 캐시 메모리인 것을 특징으로 하는 프로세서 장치.
  3. 제 1 항에 있어서,
    상기 수단은 상기 이상이 있는 메모리 영역과 상기 백업 캐시 메모리의 상기 메모리 영역에 대한 상호 맵핑 정보를 저장하는 것을 특징으로 하는 프로세서장치.
  4. 프로세서 코어와 캐시 메모리 및 상기 캐시 메모리의 특정 메모리 영역과 상호 맵핑되는 메모리 영역을 갖는 백업 캐시 메모리를 구비하는 프로세서 장치에서, 상기 백업 캐시 메모리를 억세스하는 방법에 있어서:
    상기 프로세서 장치를 초기화하는 단계와;
    상기 초기화 단계에서 상기 캐시 메모리가 적어도 하나의 특정 영역에 이상이 있는지를 판별하는 단계와;
    상기 판별 결과, 상기 적어도 하나의 특정 영역에 이상이 있으면, 상기 백업 캐시 메모리에 상기 특정 영역에 대응하는 메모리 영역을 할당하는 단계와;
    상기 특정 영역과 상기 메모리 영역 간의 상호 할당된 맵핑 정보를 저장하는 단계 및;
    상기 프로세서 코어가 상기 특정 영역 억세스 시, 상기 맵핑 정보를 이용하여 상기 할당된 메모리 영역을 억세스하도록 하는 단계를 포함하는 것을 특징으로 하는 프로세서 장치의 억세스 방법.
KR1020000065876A 2000-11-07 2000-11-07 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법 KR100717273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000065876A KR100717273B1 (ko) 2000-11-07 2000-11-07 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000065876A KR100717273B1 (ko) 2000-11-07 2000-11-07 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법

Publications (2)

Publication Number Publication Date
KR20020036025A true KR20020036025A (ko) 2002-05-16
KR100717273B1 KR100717273B1 (ko) 2007-05-15

Family

ID=19697666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000065876A KR100717273B1 (ko) 2000-11-07 2000-11-07 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법

Country Status (1)

Country Link
KR (1) KR100717273B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043662B2 (ja) * 1997-06-06 2000-05-22 四国日本電気ソフトウェア株式会社 データバックアップ方式
US6119209A (en) * 1998-02-03 2000-09-12 International Business Machines Corporation Backup directory for a write cache

Also Published As

Publication number Publication date
KR100717273B1 (ko) 2007-05-15

Similar Documents

Publication Publication Date Title
US6052798A (en) System and method for remapping defective memory locations
EP1535131B1 (en) System and method for self-testing and repair of memory modules
KR0121800B1 (ko) 메모리 카드장치
KR20110007072A (ko) 기억 장치
GB2386715A (en) Method for the use of a stack in a Java accelerator device
KR20000023497A (ko) 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시메모리에 프로그램을 저장하는 방법
CN103365717A (zh) 内存访问方法、装置及系统
CN114647534B (zh) 一种基于数字化控制设备的数据存储方法及装置
KR20210141156A (ko) 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
US6934537B2 (en) Radio communication device, method of and program for rewriting boot program therefor
KR100717273B1 (ko) 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법
JP5103823B2 (ja) 情報処理装置および入出力要求制御方法
KR100311757B1 (ko) 반도체메모리용메모리블록치환시스템및치환방법
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
GB2255843A (en) Optional memory.
JP2007310823A (ja) メモリカード、メモリカード処理方法、制御プログラム、及び集積回路
JPH0475152A (ja) 不揮発メモリシステム
TWI789549B (zh) 記憶體晶片，記憶體模組以及用來假性存取其記憶庫的方法
KR20030024472A (ko) Ｃｐｕ 이중화 장치 및 방법
KR0164132B1 (ko) 웨이퍼상의 불량 메모리칩 활용장치 및 방법
JPH02168314A (ja) 半導体ディスク装置におけるメモリ制御方式
JPS59229641A (ja) 通信制御装置
JPH04257030A (ja) 読み出し専用メモリパッチ方式
GB2332290A (en) Memory management unit incorporating memory fault masking
JP2000347949A (ja) メモリ診断方式及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee