KR0164132B1 - 웨이퍼상의 불량 메모리칩 활용장치 및 방법 - Google Patents

Abstract

본 발명은 컴퓨터 핵심부품으로 사용되는 메모리 칩에 있어서, 특히 다수개의 불량 메모리칩을 조합하여 정상적인 메모리로 사용할수 있도록 장치를 구성함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용장치 및 방법에 관한 것으로, 일반적으로 반도체 칩 공정시 발생하는 메모리 칩의 불량률은 고집적 메모리 일수록 늘어나고 있으나 일부분의 메모리 셀이 동작하지 않아 전체를 사용하지 못하게 되므로 경제적인 손실이 많은 문제점이 있어, 본 발명은 불량셀이 있는 부분을 정상셀이 있는 부분으로 교체하여 사용함으로써, 정상셀과 마찬가지로 동작이 가능하도록 하며, 또한 내장된 프로세서에 의해 매 스타트시마다 에러체크를 실시하여 재 메모리 메핑을 실시하고 사용도중 추가적인 에러가 발생하더라도 동작하는 셀에 여유가 있을 경우 자동으로 재배치하여 동작에 이상이 없도록 하였다.

Description

웨이퍼상의 불량 메모리칩 활용장치 및 방법

제1도는 4M DRAM의 개략적 구성도.

제2도는 4M DRAM의 신호파형도.

제3-1도는 본 발명의 컬럼 어드레스 교체 개념도.

제3-2도는 본 발명의 주요장치 구성도.

제3-3도는 본 발명의 메모리 주변자치 구성도.

제3-4도는 본 발명의 얼라트램 상세구성도.

제4, 5도는 본 발명의 배드블럭 교체도.

제6도는 본 발명의 모듈화된 핀 구성도.

제7도(A, B)는 본 발명의 제어부 알고리즘이다.

* 도면의 주요부분에 대한 부호의 설명

1 : DRAM용 스위치 2 : 메모리부

3, 4, 6, 7, 8 : DRAM 제어용 스위치 5 : 컬럼 어드레스렘

9, 10, 11 : 얼라트램 12, 13, 14 :디코더

15 : A, B 단자 제어용 스위치 16 : 버퍼

17 : 중앙처리장치 18 : 롬

19 : 에러 테이블 기록용 램 20 : 입출력부

본 발명은 컴퓨터 핵심 부픔으로 사용되는 메모리 칩에 관한 것으로, 특히, 다수개의 불량 메모리칩을 조합하여 정상적인 메모리로 사용할 수 있도록 장치를 구성함을 특징으로 하는 불량 메모리칩 활용장치 및 방법에 관한 것이다.

본 발명의 대상이 되는 4M DRAM은 데이타를 정기적으로 고쳐쓰고 리프레시(REFRESH)할 필요가 있으며, 어드레스를 멀티플렉스(MULTIPLEX)해서 입력할 필요가 있고, 단순한 리드 사이클/라이트 사이클 이외에도 여러가지의 동작사이클이 있다.

이를 도면을 참조하여 설명하면, 제 1 도는 플레인(PLANE)으로 구성되며, 수평방향인 가로부분은 11개의 로우 어드레스(ROW ADDRESS) 신호에 따라 2048 라인을 입력하는 로우 어드레스 레지스터와, 수직방향인 세로부분은 11개의 컬럼 어드레스(CULOMN ADDRESS) 신호를 입력하는 컬럼 어드레스 레지스터에 의해 지정된 교차지점의 메모리셀이 선택되어 지도록 한다.

상기와 같이 구성되는 일반적인 메모리는 행의 리드가 먼저 이루어지고 구후열의 비트의 선택이 이루어지므로, 어드레스의 입력을 멀티플렉스하고, 먼저, 행어드레스를 입력하고, 열 어드레스를 뒤에 입력한다. 따라서 이들 어드레스를 스트로브(거두어 들임) 하기위한 신호가 필요하며, 각각 행 어드레스 스트로브(ROW ADDRESS STROBE 이하 RAS라 칭한다). 열 어드레스 스트로브(CULOMN ADDRESS STROBE 이하 CAS라 칭한다)라는 신호가 정의 되어 있으며, 보통의 DRAM에는 SRAM에 정의되어 있는 칩셀렉트 신호(CS)나 출력 인에이블(OE) 신호가 없기 때문에 칩셀렉트 RAS가 액티브 됨으로써 검출되고, 출력 인에이블은 CAS가 액티브가 되므로서 대응된다. 즉, CAS 액티브 동안 출력 인에이블 상태에 있다. 결국 DRAM에서는 어드레스, RAS, CAS 및 라이트 인에이블(WE)에 의해서 동작의 제어를 실행하게 된다.

또한, 입력 어드레스 핀을 공유함으로 외부 디바이스는 로우 어드레스 신호를 출력하며 로우 어드레스 스트로브 신호를 로우(LOW)로 함으로써 로우 어드레스 레지스터에 로우 어드레스를 기록할 수 있도록 하고, 컬럼 어드렛스 신호를 출력하며 컬럼 어드레스 스트로브 신호를 로우(LOW)로 함으로써 컬럼 어드레스 레지스터에 컬럼 어드레스를 기록할 수 있도록 하고 있으며 이에 대한 신호파형은 제 2 도에 도시한 바와 같다.

이때 메모리셀의 이상유무는 셀단위가 아닌 블럭단위(메모리에서 컬럼단위)로 검사하며 블럭안에 있는 셀 전부가 동작할 때에는 그 블럭을 정상 블럭으로 인식하여 사용할 수 있게 한다.

따라서 여분의 메모리를 포함하여 사용가능한 블럭의 갯수가 필요한 블럭의 갯수보다 많을때는 정상메모리서 동작하게 되며, 부족할 경우에는 메모리 어드레스상의 뒤쪽부분이 비정상 블럭으로 채워지므로 제한적인 동작이 가능하다.

일반적으로 반도체 칩 공정시 발생하는 메모리 칩의 불량률은 고집적 메모리일수록 늘어나고 있으나 대부분의 불량 메모리가 일부분의 메모리셀이 동작하지 않아 전체를 사용하지 못하게 됨으로 많은 경제적인 손실이 발생하는 문제점이 있었다.

본 발명은 상가와 같은 문제점을 해결코자 하는 것으로, 불량셀이 있는 부분을 정상셀이 있는 부분으로 교체하여 사용함으로서, 정상셀과 마찬가지로 동작이 가능하도록 하며, 또한 내장된 프로세서에 의해 매 스타트시 마다 에러체크를 실시하여 재 메모리 맵핑을 실시함으로 사용도중 추가적인 에러가 발생하더라도 동작하는 셀에 여유가 있을경우 자동으로 재배치하여 동작에 이상이 없도록 함을 특징으로 한다.

즉, 로우 어드레스는 그대로 램의 로우 어드레스에 적용을 하고, 컬럼 어드레스는 내부에서 맵핑한 어드레스로 교체하며 여분의 메모리 블럭중 적절한 블럭을 출력 비트수 만큼 선택하기 위해 임의의 입력과 출력을 연결하는 얼라트램을 설치하여 적용함으로써 각 비트당 정상메모리 블럭의 할당을 균등하게 할 수 있도록 하고 있다.

또한 본 발명에서 제시하는 회로는 4M DRAM을 9개에서 16개까지 조합하여 4M 바이트의 메모리를 구성하는 회로인데, 이회로는 16M 비트에서도 어드레스만 확장하면 그대로 적용이 된다. 메모리는 불량의 정도에 따라 9개에서 16개까지 임의로 사용할 수 있으며 메모리 불량셀의 비율을 판단하여 설계자는 최적수의 메모리를 부착하여야 한다. 만일 판단에 의하지않고 너무많은 수의 메모리를 부착할 경우 메모리가 남아 비효율적이 될것이며 부족할 경우에는 부족한 만큼의 메모밀가 비정상 블럭으로 채워지게 되어 완벽한 메모리로서의 기능을 할 수 없게 된다.

이하, 도면을 참조로 상세히 설명하면 다음과 같다.

제3도는 본 발명에서 컬럼 어드레스 교체 개념도로써, 입력어들세 핀은 공유하되 로우 어드레스는 그대로 램의 로우 어드레스에 적용을 하고, 컬럼 어드레스는 내부에서 맵핑한 어드레스로 교체하여 비정상 블럭이 선택되지 않도록 하고 있다.

상기 개념에 의한 본 발명은 제 3-2, 3-3, 3-4도를 참조하여 설명하면, 메모리의 크기나 출력 비트에 관계없이 약간의 수정에 의해 적용이 가능하며 어드레스 램과 얼라트램을 플레시램(또는 롬)으로 대체하고 DRAM용 스위치를 제외한 기타 스위치와 프로세서를 제거하면 최적의 시스템이되나, 사용중에 추가로 발생하는 에러에 대해서도 대처하기 위해 매 스타트(파워 온)시 마다 메모리 블럭을 재검사여 추가적인 에러가 발생하더라도 빈 메모리 블럭이 있는 동안에는 정상적으로 사용이 가능토록 회로를 구성하는데, 이는 제 3-2도에 도시한 바와 같이, 일정단위로 메모리 셀을 엑세스하는 중앙처리장치(17)와, 각종 제어신호를 전송하는 버스라인과 데이타라인, 컨트롤 라인에 연결되어 입출력부(20)로 신호를 출력하고 에러 테이블을 기록하는 램(19) 및 롬(18)과, 입력된 제어신호를 각종 컨트롤 라인을 통해 컬럼 어드레스 램과 얼라트 램에 출력하는 입출력부(20)로 구성하여, 최초 스타트시에 DRAM에 00을 쓰고 읽고 FF(16진수)를 쓰고 읽어서 똑같아 지는지를 확인하여 에러 테이블을 자신의 램으로 만든다음 에러 테이블을 기초로 컬럼 어드레스 램과 얼라트 램에 적절한 값을 저장토록 한다.

이렇게 스타트시트에 DRAM과 시스템 전체를 통제하기 위해 도면 제 3-2 도에 도시한 바와 같이 컬럼 어드레스 데이타선과, 컬럼 리드선과, 컬럼 라이트선과, 컬럼 칩 셀렉트선과, 컬럼 셀렉트선과, 얼라트 리드선과, 얼라트 칩셀렉트선과, 얼라트 라이트선과, 셀렉트선과, 데이타선과, 로우 어드레스 컨트롤선 및 입출력상태를 표시하는 컨디션 라이등 각종 컨트롤 선이 필요하며, 메모리 맵핑이 완료되면 컨디션 신호를 로우(LOW)로 함으로써 외부 디바이스에게 사용가능함을 알린다.

제3-3, 3-4도의 구성을 구체적으로 설명하면 다음과 같다.

여기서 예시회로는 9-16개의 전체회로를 표기하지 않고 3개의 회로만 보였으나 나머지도 동일하므로 생략한다.

제3-3도는 본 발명의 메모리 주변장치 구성도로써, 외부어드레스를 통해 컬럼 어드레스 신호를 입력할때, 스위칭부를 통해 컬럼 어드레스를 저장하고, 비정상 블럭의 접속을 차단하며 정상적인 블럭 메모리를 출력하는 컬럼 어드레스 저장용 램(5)과; 외부 어드레스를 통해 로우 어드레스 신호를 A 단자로 입력하고, 상기 컬럼 어드레스 저장용 램(5)으로부터 컬럼 어드레스 신호를 B 단자로 입력하여 DRAM에 전달하는 DRAM용 스위치(1)와; 상기 DRAM용 스위치(1)를 통하여 정상적인 어드레스 신호만을 입력하며, 마이크로프로세서의 제어신호에 따라 에러를 체킹하는 메모리부(2)와; 상기 메모리부(2)와 컬럼어드레스 저장용 램(5)의 셀렉트단으로 디코더부를 연결하여 에러가 있는 컬럼 이후부터 버스지정을 위해 임의의 입력라인과 출력 라인을 연결하는 얼라트 램 메모리부로 구성된다.

여기서 얼라트 램 메모리부는 제 3-4 도에 도시한 바와같이, 임의의 입력과 출력을 연결시켜주는 정보가 들어가는 얼라트램(9, 10, 11)과 3비트 입력에 의해 8개의 선중 1개의 선을 로우상태로 출력하는 디코더(12, 13, 14)와, CTL신호가 0일때 A와B를 연결시키고 1일때 분리시키는 스위치(15)를 포함하여 구성된다.

이하 본 발명의 구성을 상세히 설명한다.

제3-3도에서 1, 3, 4, 6, 7, 8은 스위치로서 CTL이 0일때 B의 입력이 아웃으로 나가고 1일때 A의 입력이 아웃으로 나가는 장치이다.

이중 3, 4, 6, 7, 8번 스위치는 내부 프로세서에 의해 에러 체킹을 실시할때 내부 프로세서쪽으로 스위치를 돌려 램을 통재할 수 있게 하기위한 장치이며, 정상적인 메모리 입출력이 실시되고 있는 동안에는 외부신호가 그대로 출력되므로 없는것과 마찬가지의 효과를 나타낸다.

한편, 외부 어드레스가 로우 어드레스이면 1번 스위치는 A의 입력을 출력으로 내보내 DRAM이 그대로 외부 로우 어드레스를 받게되며, 외부 로우 어드레스 시그널이 로우(LOW)로 변하는 순간 DRAM내의 로우 어드레스 레지스터는 어드레스 버스상의 어드레스 데이타를 기억하게 되므로, 더이상 로우 어드레스를 공급할 필요가 없어 외부 로우 어드레스 시그널에 의해 1번 스위치를 B쪽으로 바꿔 컬럼 어드레스를 받을 준비를 하게된다.

잠시후, 외부 어드레스 버스에 컬럼 어드레스가 나타나면 1번 장치가 B와 접속되어 있기 때문에 직접 DRAM에 들어가지 못하고 컬럼 어드레스 램의 어드레스로 들어가게 되며 이때 컬럼 어드레스를 출력으로 내보내 이 출력을 각각의 DRAM이 받게 된다.

특히, 출력때 동시에 필요한 램은 8개 이므로 램의 갯수에 따라 1-8개의 필요하지 않는 램이 발생되는데 R상기 필요하지 않는 램에는 필요하지 않음이라는 출력(SELECT, 1일때 불필요함)을 내고, 이 출력에 의해 얼라트 램(9, 10, 11)를 제어하여 불필요한 램과의 접속을 차단하게 된다.

5번의 램은 컬럼 어드레스 저장용 램으로써, 4M비트의 램은 2048개의 컬럼이 있으므로 각 램마다 2K(2048)*12 BIT의 램이 준비되어 있어서 프로세서에 의해 DRAM의 각 컬럼이 불량없음으로 확인되면 컬럼 어드레스 저장용램(5)에 그 어드레스가 저장되어짐으로서 할당이 되어진다.

예를들어 메모리 000번에 7FA(16진수)라는 값이 있다면 외부에서 0번째 컬럼이 지정될때 실제로는 2042번째(16진수로 7FA)의 컬럼이 지정되어지며 이런식으로 각각의 램은 각각 다른 컬럼을 지정받게 되며, 또한 임의의 버스에 지정받을 수 있다.(제 4,5도)

이러한 작용을 보여주는 부분이 3-4 도로서 9, 10, 11번은 얼라트 메모리로서 임의의 입력과 출력을 연결시켜주는 정보가 들어가게 되고 12, 13, 14번은 3비트의 입력에 의해 8개의 선중 1개의 선을 로우(LOW)상태로 출력하는 디코더이며, 15번은 CTL신호가 0일때 A와 B를 연결시키고 1일때 분리시키는 스위치이다.

입력되는 컬럼 어드레스에 의해 지정된 얼라트 램의 번지 내용이 출력될때 디코더(12, 13, 14)에 의해 선택된 15번 스위치가 자신의 A, B단을 연결함으로서 임의의 DI* 와 D*가 접속되게 된다.

이러한 시스템중 DRAM을 제외한 나머지를 단일 칩화하고 각각의 반도체 칩을 패키지화 하지 않고 소형의 인쇄호로기판(PRINTED CIRCUIT BOARD 이하 PCB라 칭한다)에 직접 붙인다음 PCB 자체에 다리를 붙여 모듈로 제작을 한다.

메모리 에러 체크를 위해 프로세서는 다음과 같은 프로그램을 수행하게 된다.

최초 프로그램을 시작할때 초기화를 실시하게 되며, 여기서 검사여야할 DRAM의 컬럼 어드레스를 0으로하여 DRAM의 0번째부터 검색을 실시할 수 있도록하고 프로세서는 8개의 메모리를 동시에 검색할 수 있으므로 8개의 메모리를 1개의 그룹으로 할때 2개의 그룹이 존재하는데 이중 첫번째 그룹부터 검색을 시작하기위해 메모리 그룹 레지스터에 퍼스트를 표시하며, 프로세서 내부의 8K 램에 설치되는 블럭 에러 테이블상에 전 블럭이 전부 정상임을 표시하여 검색을 실시중에는 정상블럭은 표시하지 않고 검출된 에러 블럭만 표시하면 되도록 한 다음, 로우 어드레스를 0으로 하고 0번 로우 어드레스 부터 검색을 실시할 준비를 하게되며, 어드레스와 컬럼 어드레스가 가리키는 셀에 0을 기입하고 그 셀을 읽은후 똑같은 셀에 FF(16진수)를 기입하고, 그 셀을 읽어서 FF가 읽히면 정상 셀 이므로 로우 어드레스를 증가시켜 2048번이 되지 않으면, 즉, 전체 로우 어드레스를 다 검색하지 않았으면 새로운 로우 어드레스에 0을 기입하는 순서를 반복하게 되며 2048이 되었으면 현재의 로우 어드레스를 모두 검색하였으므로 11번으로 넘어가게 된다.

상기 루프를 실시중 00과 FF를 기입후 똑같은 값이 읽혀지지 않았으면 그 셀에 에러가 있으므로 해당 비트를 해당 컬럼이 에러임을 표시하고, 현재 검색하고 있는 메모리 그룹의 전체 컬럼이 에러인지 확인하여 전체가 에러가 아니면 로우 어드레스를 증가시켜 계속 검색을 실시하나 전체가 에러로 판명될시는 나머지 셀을 계속 검사할 필요가 없으므로 컬럼 어드레스를 1증가한 다음 컬럼 어드레스가 2048이 되었는지 확인하여 048이 되지 않았으면 검사 하여야할 컬럼이 남아있는 것이므로 다시 로우 어드레스를 0으로 서트하여 다시 이전의 루프를 반복하고 2048이 되었으면 현재의 메모리 블럭상의 전체 메모리를 검색하였으므로 현재의 메모리 블럭이 두번째인지 확인하여 아니면 첫번째 이므로 메모리 그룹 레지스터에 두번째임을 표시하고 다시 처음부터 두번째 블럭에 대해서 검사를 반복한다.

만일 메모리 그룹이 두번째이면 전체 메모리에 대해서 검사가 완료된것 이므로 위와같은 작업에 의해 작성된 메모리 블럭 에러 테이블을 가지고 컬럼 어드레스 메모리와 얼라트 메모리에 적절한 값을 입려하여 메모리의 블럭치환이 성공적으로 이루어지도록 하여야 한다. 메모리의 블럭치환이 성공적으로 이루어지기 위하여 컬럼 어드레스메모리의 어드레스를 0으로 하여 컬럼 어드레스 메모리와 얼라트 메모리에 0번부터 쓸수 있도록 준비하고 검토하여야할 각 비트의 컬럼 어드레스 레지스터를 0으로 하여 0번째의 정상적인 블럭부터 할당할 준비를 하며 반복실행을 위해 각 비트의 컬럼 어드레스 레지스터가 2048번이 넘었는지를 먼저 확인하여 2048보다 작은게 8개 미만이면 메모리 블럭을 다 할당하지도 않은 상태에서 남은 블럭이 없는 상태이므로 프로그램을 종결함으로서 뒤쪽의 메모리가 비정상적인 상태에서 메모리가 동작하도록 처리하며, 뒤쪽에 조금이라도 비정상구간이 있어서는 안되는 곳에서는 컨디션 비트를 계속 비정상에 둠으로서 메모리가 불량임을 표시하게 한다.

만일 2048 보다 작은 각 비트의 컬럼 어드레스 레지스터의 갯수가 8개 이상이면 현재 각 컬럼 어드레스가 가리키고 있는 블럭들중 에러 블럭이 아닌것이 8개 이상인가 확인하여 8개 이상이면 DRAM중에 순서가 먼저인것부터 차례로 컬럼 어드레스 메모리와 얼라트 메모리에 기록을 하고 전체 컬럼 어드레스를 증가시키며 현재 컬럼의 기록을 완료하였으므로 컬럼 어드레스 메모리와 메모리의 어드레스를 증가시켜 컬럼 어드레스 메모리의 어드레스가 2047보다 큰지 판단하여 작으면 메모리 할당이 끝나지 않았으므로 현재 각 컬럼 어드레스가 카리키고 있는 블럭들 중 에러 블럭이 8개 이상인가를 확인하는 절차로 돌아가 반복실행을 하고, 2047보다 크면 전 블럭이 할당 되었으므로 메모리에 관련된 각종 스위치를 외부로 설정하여 외부에서 제어할 수 있도록 하고 자신은 정지상태에 머물게 된다.

만일 에러블럭이 8개 이하이면 가장 값이 작은것 또는 순서가 먼저인 컬럼 어드레스 1개를 선택하여 증가시키고 그 컬럼 어드레스가 가리키고 있는 블럭이 에러 블럭인지 판단하여 그 블럭이 에러 블럭이면 증가표시를 하고 다시 상기 순서를 반복하게 된다.

만일 에러가 아니면 이전에 증가시켜 표시된 블럭이 있는지 보고 있으면 증가된 커럼 어드레스를 다시 원상태로 환원하고 순서를 반복하게 된다.

이렇게 예전의 블럭을 다시 내리는 이유는 후반부 메모리 할당시 빈 메모리 블럭이 많이 남아 있으면서도 할당되지 못하고 남게되는 것을 최대한 억제시키기 위함이다.

제6도는 본 발명의 4M*8비트의 모듈화된 핀 구성도로써, 어드레스 선이 11개 연결되고 신호선이 컬럼 어드레스 스트로브와 로우 어드레스 스트로부 및 라이트 인에이블이 있으며, 데이타 입출력 라인이 8개 설치되고 메모리의 점검상태중과 불량을 나태내기 위한 컨디션 라인이 있다.

상기와 같이 구성되는 본 발명의 제어부 알고리즘을 동작순서도로 나타내면 제 7 도와 같다.

제7도 (a)는 불량셀이 있는 부분의 에러체크를 실시하는 동작으로, DRAM의 컬럼 어드레스 레지스터를 0으로 하고, 검색할 메모리를 2개 그룹으로 나누되 8개의 메모리를 1개 그룹으로 검색중 처음을 표시하여주고 검출된 에러블럭만을 표시하도록 전블럭이 정상임을 표시하는 제 1단계(S1)와; 로우 어드레스(RA)를 0으로 하여 0번째 로우 어드레스부터 검색을 실시할 준비를 한 후 로우 어드레스와 컬럼 어드레스가 가리키는 셀이 0을 기입하고 그 셀을 읽어봐서 0이 읽혀지는가를 확인하는 제 2단계(S2)와; 0이 읽혀지면 똑같은 셀에 FF(16진수)를 기입하고 그 셀을 읽어 FF가 읽혀지는가를 확인하는 제 3 단계(S3)와; 상기 제 2 단계(S2)와 제 3 단계(S3)에서 00과 FF가 읽혀진 경우 정상셀이므로 로우 어드레스를 증가하여 2048이 되었는지를 물어 2048이 되지 않았으면 새로운 로우 어드레스에 0을 깅비하여 반복하는 제 4 단계(S4)와; 상기 제 2 단계(S2)에서 0이 읽혀지지 않았거나 상기 제 3 단계(S3)에서 FF가 읽혀지지 않았을 경우 그 셀에 에러가 있으므로 해당비트 해당컬럼이 에러임을 표시하고 현재 검색하고 있는 메모리 그룹전체 컬럼이 에러인지를 확인하여 전 블럭이 에러가 아닌경우 제 4 단계(S4)를 반복하고 전블럭이 에러인 경우 다음단계를 실시하는 제 5 단계(S5)와; 상기 제 5단계(S5)에서 전블럭이 에러로 판명될 경우 컬럼 어드레스를 1증가하여 컬럼 어드레스가 2048이 되었는지를 확인하고 2048이 되지 않았으면 로우 어드레스를 0으로 세트하여 이전루프를 수행하고 2048이 되었으면 현재의 메모리 블럭상의 전체 메모리를 검색하였으므로 현재의 메모리 블럭이 두번째 인지를 확인하여 두번째가 아니면 첫번째 이므로 메모리 그룹 레지스터에 두번째임을 표시하여 처음부터 두번째 블럭에 대한 검사를 반복하고 메모리 그룹이 두번째이면 검사가 완료되었으므로 다음단계를 수행하는 제 6 단계(S6)로 이루어져 순차동작한다.

제7도 (b)는 메로리 맵핑을 실시하는 동작으로, 상기 메모리셀의 에러 테이블을 작성하는 동작루프에서 작성된 작성된 메모리 그룹 에러 테이블에 컬럼 어드레스 메모리의 어드레스(CDMA)를 0으로하여 컬럼 어드레스 메모리와 얼라트 메모리의 0번부터 쓸수있는 준비를 하고 검토해야할 각 비트의 컬럼 어드레스 레지스터(NC)를 0으로 하는 제 1 단계(A1)와; 0번째의 정상적인 블럭부터 할당할 준비를 하며 반복실행을 위하여 각 비트의 컬럼 어드레스 레지스터(NC)가 2048이 넘었는지를 먼저 확인하여 2048보다 적은게 8개 미만이면 메모리 블럭을 다 할당하지도 않은 상태에서 남은 블럭이 없는 상태이므로 프로그램을 종결하는 제 2 단계(A2)와; 상기 제 2 단계(A2)에서 2048보다 작은 각 비트의 컬럼 어드레스 레지스터(NC)의 갯수가 8개 이상이면 현재 각 컬럼 어드레스가 가리키고 있는 블럭들 중 에러블럭이 8개 이상인가를 확인하는 제 3 단계(A3)와; 상기 제 3 단계(A3)에서 에러블럭이 8개 이상이면 DRAM 중에 순서가 먼저인것부터 차례로 컬럼 어드레스 메모리와 얼라트 메모리에 기록을 하고 전체 컬럼 어드레스(NC)들 증가시키며 컬럼 어드레스 메모리의 어드레스(CDMA)를 증가시켜 컬럼 어드레스 메모리의 어드레스가 2047보다 큰가를 판단하여 작으면 아직 메모리 할당이 끝나지 않았으므로 제2단계(A2)를 반복 실행하고 2047보다 크면 전 블럭이 할당되었으므로 메모리에 관련된 각종 스위치를 외부로 설정하여 제어할 수 있도록 하고 프로그램을 종결하는 제4단계(A4)와; 상기 제 3 단계(A3)에서 에러블럭이 8개이하이면 값이 가장 작은것 또는 순서가 먼저인 컬럼 어드레스 1개를 선택하여 증가시키고 그 컬럼 어드레스가 가리키고 있는 브럭이 에러블럭인지를 판단하여 에러브럭이면 증가표시를 하고 값이 가장 작은것 또는 순서가 먼저인 컬럼 어드레스 1개를 증가시키는 제 5 단계(A5)와; 상기 제 5 단계(A5)에서 에러가 아닌경우 이전에 증가시켜 표시된 블럭이 있는지를 보고 있으면 증가된 컬럼 어드레스를 다시 원상태로 환원하고 제 3 단계(A3)를 반복하는 제 6단계(A6)로 이루어져 순차 동작한다.

Claims (5)

1. 웨이퍼상의 불량 메모리칩을 활용하는 장치의메모리 주변장치를 구성함에 있어서, 외부어드레스를 통해 컬럼어드레스 신호를 입력할때 스위칭부를 통해 컬럼어드레스를 저장하고 불필요한 램의 접속을 차단하여 정상적인 블럭 메모리를 출력하는 컬럼어드레스 저장용 램(5)과; 외부 어드레스를 통해 로우 어드레스 신호를 A 단자로 입력하고, 상기 컬럼 어드레스 저장용 램(5)으로부터 출력되는 컬럼어드레스 신호를 B 단자로 입력하여 DRAM에 전달하는 DRAM용 스위치(1)와; 상기 DRAM용 스위치(1)를 통해 정상적인 어드레스 신호를 입려하며, 각종 스위치(1, 3, 4, 6, 7, 8)를 이용하여 에러를 체킹하는 메모리부(2)와; 상기 메모리부(2)와 컬럼어드레스 저장용 램(5)의 셀렉트단으로 디코더부를 연결하여 에러가 존재하는 컬럼 이후부터 버스지정을 위해 임의의 입력라인과 출력라인을 연결하는 얼라트 램 메모리부를 포함하여 구성됨을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용장치.
2. 제1항에 있어서, 상기 얼라트 램 메모리부는 임의의 입력과 출력을 연결시켜주기위한 정보가 들어있는 얼라트 램(9, 10, 11)과, 3비트 입력에 의해 8개의 선중 1개의 선을 로우상태로 출력하는 디코더(12, 13, 14)와, CTL신호가 0일때는 A와 B를 연결시키고, 1일때는 A 와 B를 분리시키는 스위치(15)를 포함하여 구성됨을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용장치.
3. 로우 어드레스는 그래로 램의 로우어드레스에 적용하고 컬럼 어드레스는 내부에서 맵핑한 어드레스로 교체하여 불량셀이 있는 부분을 정상셀이 있는 부분으로 교체하며, 내장된 프로세서에 의해 매 스타트시마다 에러체크를 실시하여 재 메모리 맵핑을 실시하고, 사용도중 추가적인 에러가 발생하더라도 동작하는 셀에 여유가 있을경우 자동으로 재배치하여 동작에 이상이 없도록함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.
4. 제3항에 있어서, 상기 불량셀이 있는 부분을 정상셀이 있는 부분으로 교체한후, 불량셀이 있는 부분의 에러테이블을 작성하는 동작은, DRAM의 컬럼 어드레스 레지스터를 0으로 하고, 검색할 메모리를 2개의 그룹으로 나누되 8개의 메모리를 1개 그룹으로 선택한후에 검색중 처음을 표시하여주고, 전블럭이 정상임을 표시하는 제 1 단계(S1)와; 로우 어드레스르 0으로 하여 0번째 로우 어드레스부터 검색을 실시할 준비를 한후 로우 어드레스와 컬럼 어드레스를 가리키는 셀에 0을 기입하고 그 셀을 읽어봐서 0이 읽혀지는가를 확인하는 제2 단계(S2)와; 0이 읽혀지면 똑같은 셀에 FF(16진수)를 기입하고 그 셀을 읽어 FF가 읽혀지는가를 확인하는 제 3 단계(S3)와; 상기 제 2 단계(S2)와 제 3 단계(S3)에서 00과 FF가 읽혀진 경우 정상셀이므로 로우 어드레스를 증가하여 2048이 되었는지를 확인하고 2048이 되지 않았으면 새로운 로우 어드레스에 0을 기입하여 반복하는 제 4 단계(S4)와; 상기 제 2 단계(S2)에서 0이 읽혀지지 않았거나 상기 제 3 단계(S3)에서 FF가 읽혀지지 않았을 경우 그 셀에 에러가 있으므로 해당 컬럼이 에러임을 표시하고 현재 검색하고 있는 메모리그룹 전체 컬럼이 에러인지를 확인하여 전 비트 블럭이 에러가 아닌경우 제 4 단계(S4)를 반복하고 전 비트 블럭이 에러인 경우 다음단계를 실시하는 제 5 단계(S5)와; 상기 제 5 단계(S5)에서 전비트 블럭이 에러로 판명될 경우 컬럼 어드레스를 1증가하여 컬럼 어드레스가 2048이 되었는지를 확인하고 2048이 되지 않았을 경우 로우 어드레스를 0으로 세트하여 이전단계(S1, S2, S3, S4)를 수행하고, 2048이 되었을 경우는, 현재 메모리 블럭상의 전체 메모리를 검색하였으므로, 현재의 메모리 블럭이 두번째 인지를 확인하여 두번째가 아니면 첫번째 이르모 메모리 그룹 레지스터에 두번째임을 표시하여 처음부터 두번째 블럭에 대한 검사를 반복하고 메모리 그룹이 두번째이면 검사가 완료되었으므로 동작을 완료하는 제 6 단계(S6)로 순차 동작함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.
5. 제3항에 있어서, 상기 메모리 맵핑을 실시하는 동작은, 상기 메모리셀의 에러 테이블을 작성하는 동작루프에서 메모리 그룹 에러 테이블에 컬럼 어드레스 메모리의 어드레스를 0으로하여 컬럼 어드레스 메모리와 얼라트 메모리의 0번부터 쓸수있는 준비를 하고 검토해야 할 각 비트의 컬럼 어드레스 레지스터를 0으로 하는 제 1 단계(A1)와; 0번째의 정상적인 블럭부터 할당할 준비를 하며 반복실행을 위해 각 비트의 컬럼 어드레스 레지스터가 2048이 넘었는지를 확인하고, 2048보다 적은 레지스터가 8개 미만이면 메모리 블럭을 모두 할당하지 않은 상태에서 남은 블럭이 없는 상태이므로 프로그램을 종결하는 제 2 단계(A2)와; 상기 제 2 단계(A2)에서 2048보다 적은 각 비트의 컬럼 어드레스 레지스터의 갯수가 8개 이상이면 현재 각 컬럼 어드레스가 가리키고 있는 블럭들 중 에러블럭이 8개 이상인가를 확인하는 제 3 단계(A3)와; 상기 제 3 단계(A3)에서 에러블럭이 8개 이상이면 DRAM 중에 순서가 먼저인것부터 차례로 컬럼 어드레스 메모리와 얼라트 메모리에 기록을 하고 전체 컬럼 어드레스를 증가시키며 컬럼 어드레스 메모리의 어드레스를 증가시켜 컬럼 어드레스 메모리의 어드레스가 2047보다 큰가를 판단하여 작으면 아직 메모리 할당이 끝나지 않았으므로 제 2 단계(A2)를 반복 실행하고 2047보다 크면 전 블럭이 할당되었으므로 메모리에 관련된 각종 스위치를 외부로 설정하여 제어할 수 있도록 하며 프로그램을 종결하는 제 4 단계(A4)와; 상기 제 3 단계(A3)에서 에러블럭이 8개 이하가 되면 값이 가장 적은것 또는 순서가 먼저인 컬럼 어드레스 1개를 선택하여 증가시키고 그 컬럼 어드레스가 가리키고 있는 블럭이 에러블럭인지를 판다하여 에러블럭이면 증가표시를 하는 제 5 단계(S5)와; 상기 제 5 단계(S5)에서 에러가 아닌경우 이전에 증가시켜 표시된 블럭이 있는지를 확인한후 증가된 표시가 있으면 증가된 컬럼 어드레스를 다시 원상태로 환원하고 제 3 단계(A3)를 반복하는 제 6 단계(A6)로 이루어져 순차 동작함을 특징으로 하는 웨이퍼상의 불량 메모리칩 활용방법.