KR20020033654A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20020033654A
KR20020033654A KR1020020002925A KR20020002925A KR20020033654A KR 20020033654 A KR20020033654 A KR 20020033654A KR 1020020002925 A KR1020020002925 A KR 1020020002925A KR 20020002925 A KR20020002925 A KR 20020002925A KR 20020033654 A KR20020033654 A KR 20020033654A
Authority
KR
South Korea
Prior art keywords
bond pad
semiconductor device
wire bond
wire
die
Prior art date
Application number
KR1020020002925A
Other languages
Korean (ko)
Other versions
KR100689726B1 (en
Inventor
오기야마켄지
후지하라테루히사
우에다타모츠
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20020033654A publication Critical patent/KR20020033654A/en
Application granted granted Critical
Publication of KR100689726B1 publication Critical patent/KR100689726B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

PURPOSE: A semiconductor device is provided to be reduced in size and weight and has good heat dissipation performance and high-frequency performance, and a method of producing the semiconductor device wherein semiconductor element are sealed with resin by using the same lead and independent of the specifications of the semiconductor elements is provided. CONSTITUTION: A plurality of the semiconductor elements are mounted on the lead frame having leads disposed substantially parallel to each other, and seals the whole with a resin, and cuts off the individual semiconductor devices. As a result, the semiconductor devices is produced.

Description

반도체 장치{SEMICONDUCTOR DEVICE }Semiconductor device {SEMICONDUCTOR DEVICE}

본 발명은, 반도체 장치및 그 구조에 관한 것으로, 특히, 소형화, 박형화, 경량화, 저가격화를 가능하게 하는 수지밀봉형의 반도체 장치 및 그 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its structure, and more particularly, to a resin-sealed semiconductor device and its structure which enable miniaturization, thinness, light weight, and low cost.

도 15는 종래 구조의 걸윙(gull-wing)형 반도체 장치로서, 도 15a에 단면도를, 도 15b에 평면도를 나타낸 것이다.FIG. 15 is a gull-wing type semiconductor device having a conventional structure, which is a sectional view in FIG. 15A and a plan view in FIG. 15B.

이러한 반도체 장치는, 일반적으로는, 도 16에 나타낸 것 같은 공정에 따라제조된다. 즉, 도 17에 나타낸 것과 같은 아일랜드(24)와 리드(1)를 구비한 리드 프레임(6)의 아일랜드(24) 위에, 반도체 소자(3)가 다이본드재(2)에 의해 고정된다. 이어서, 아일랜드(24)의 주위의 리드(1)의 인너리드부와 반도체 소자(3) 상의 전극패드가 금선 등의 와이어(4)를 사용한 와이어 본딩에 의해 접속된 후, 밀봉용 수지(5)를 사용하여, 리드 프레임(6)의 양측으로부터, 각 소자마다 개별적으로 수지밀봉이 행해진다. 도 18은, 수지 밀봉후의 종래 구조에 관한 반도체 장치의 평면도이다. 마지막으로, 리드(1)의 아우터리드부에는, 주석 등의 도금이 수행되고, 리드 프레임(6)으로부터 절단되며, 걸윙형으로 성형되어, 도 15에 도시된 것 같은 반도체 장치로 된다.Generally, such a semiconductor device is manufactured according to the process as shown in FIG. That is, the semiconductor element 3 is fixed by the die bond material 2 on the island 24 of the lead frame 6 provided with the island 24 and the lead 1 as shown in FIG. Subsequently, after the inner lead portion of the lead 1 around the island 24 and the electrode pad on the semiconductor element 3 are connected by wire bonding using a wire 4 such as a gold wire, the sealing resin 5 Resin sealing is performed individually for each element from both sides of the lead frame 6 by using. 18 is a plan view of a semiconductor device according to a conventional structure after resin sealing. Finally, plating of tin or the like is performed on the outer portion of the lead 1, cut from the lead frame 6, molded into a gull shape, and a semiconductor device as shown in FIG.

종래의 제조방법에서는, 미리, 반도체 소자(3)의 크기에 맞는 아일랜드(24) 등을 구비한 리드 프레임(6)을 준비할 필요가 있으며, 또한, 각 반도체 소자(3) 마다 수지밀봉용의 몰드금형(미도시)이 필요하게 된다. 따라서, 사양이 다른 반도체 소자(3)를 사용하는 경우, 각각의 사양에 따른 리드 프레임(6) 및 몰드금형을 준비하는 것이 필요하게 된다.In the conventional manufacturing method, it is necessary to prepare the lead frame 6 provided with the island 24 etc. which matched the magnitude | size of the semiconductor element 3 beforehand, Furthermore, for each semiconductor element 3, it is necessary for resin sealing. A mold mold (not shown) is needed. Therefore, when using the semiconductor element 3 with a different specification, it is necessary to prepare the lead frame 6 and the mold mold according to each specification.

또한, 도 15에 나타낸 것과 같은 종래의 반도체 장치에서는, 리드 프레임(6)의 양면에 수지가 형성되기 때문에, 반도체 장치의 소형화, 경량화에 일정한 한계가 있었다.In the conventional semiconductor device as shown in Fig. 15, since resin is formed on both surfaces of the lead frame 6, there is a certain limit to the miniaturization and weight reduction of the semiconductor device.

더구나, 반도체 소자(3)의 방열이 리드(6)를 통해 행해지기 때문에, 방열량이 큰 고출력용 트랜지스터 등에 사용하는 것이 곤란한 동시에, 반도체 소자(3)와 마더보드의 접속거리도 비교적 길어지기 때문에, 고주파 트랜지스터 등에 사용하는 것도 곤란하였다.In addition, since the heat dissipation of the semiconductor element 3 is performed through the lead 6, it is difficult to use it for high output transistors or the like with a large heat dissipation amount, and the connection distance between the semiconductor element 3 and the motherboard also becomes relatively long. It was also difficult to use for high frequency transistors.

이것에 대해, 예를 들면, 일본국 특개소 62-134945호 공보에는, 리드의 일면에만 수지몰드된 몰드 트랜지스터가 제안되어 있지만, 이러한 몰드 트랜지스터의 제조에는, 종래와 같이, 사양에 따른 리드 프레임이 필요하게 되는 동시에, 수지몰드도 각 반도체 소자마다 개별적으로 행해지기 때문에, 몰드용 금형도 각 사양에 따라 준비하는 것이 필요해져, 전술한 문제점을 해결한 것은 아니다.On the other hand, for example, Japanese Patent Laid-Open No. 62-134945 proposes a mold transistor resin-molded only on one side of a lead. However, in the manufacture of such a mold transistor, a lead frame conforming to specifications is conventionally used. At the same time, since the resin mold is also performed for each semiconductor element individually, it is necessary to prepare a mold for mold according to each specification, which does not solve the above-mentioned problem.

또한, 평탄한 리드를 사용하여 마더보드에 실장되지만, 리드 면적이 비교적 좁기 때문에, 열방출량이 큰 소자에의 적용은 곤란하였다.Moreover, although it mounts on a motherboard using a flat lead, since the lead area is comparatively narrow, application to the element with large heat emission amount was difficult.

따라서, 본 발명은, 반도체 소자의 사양에 상관없이, 동일한 리드 등을 사용하여 반도체 소자의 수지밀봉을 행하는 반도체 장치의 제조방법 및, 방열특성, 고주파 특성이 우수하고, 소형, 경량화가 가능한 반도체 장치를 제공하는 것을 목적으로 한다.Accordingly, the present invention provides a method for manufacturing a semiconductor device which performs resin sealing of a semiconductor element using the same lead or the like, regardless of the specification of the semiconductor element, and a semiconductor device that is excellent in heat dissipation characteristics and high frequency characteristics, and which can be reduced in size and weight. The purpose is to provide.

도 1은 본 발명의 실시예 1에 관한 반도체 장치,1 is a semiconductor device according to Embodiment 1 of the present invention;

도 2는 본 발명의 실시예 1에 관한 반도체 장치의 제조공정도,2 is a manufacturing process chart of the semiconductor device according to the first embodiment of the present invention;

도 3은 본 발명의 실시예 1에 관한 반도체 장치의 제조공정도,3 is a manufacturing process chart of the semiconductor device according to the first embodiment of the present invention;

도 4는 본 발명의 실시예 2에 관한 반도체 장치,4 is a semiconductor device according to Embodiment 2 of the present invention;

도 5는 본 발명의 실시예 2에 관한 반도체 장치,5 is a semiconductor device according to Embodiment 2 of the present invention;

도 6은 본 발명의 실시예 2에 관한 반도체 장치,6 is a semiconductor device according to Embodiment 2 of the present invention;

도 7은 본 발명의 실시예 3에 관한 반도체 장치,7 is a semiconductor device according to Embodiment 3 of the present invention;

도 8은 본 발명의 실시예 3에 관한 반도체 장치,8 is a semiconductor device according to Embodiment 3 of the present invention;

도 9는 본 발명의 실시예 4에 관한 반도체 장치의 제조공정도,9 is a manufacturing process diagram of the semiconductor device according to the fourth embodiment of the present invention;

도 10은 본 발명의 실시예 5에 관한 반도체 장치의 제조공정도,10 is a manufacturing process chart of the semiconductor device according to the fifth embodiment of the present invention;

도 11은 본 발명의 실시예 6에 관한 반도체 장치의 제조공정도,11 is a manufacturing process diagram of the semiconductor device according to the sixth embodiment of the present invention;

도 12는 본 발명의 실시예 7에 관한 반도체 장치의 제조공정도,12 is a manufacturing process diagram of the semiconductor device according to the seventh embodiment of the present invention;

도 13은 본 발명의 실시예 8에 관한 반도체 장치의 제조공정도,13 is a manufacturing process chart of the semiconductor device according to the eighth embodiment of the present invention;

도 14는 본 발명의 실시예 8에 관한 반도체 장치의 제조공정도,14 is a manufacturing process diagram of the semiconductor device according to the eighth embodiment of the present invention;

도 15는 종래 구조에 관한 반도체 장치,15 is a semiconductor device related to the conventional structure,

도 16은 종래 구조에 관한 반도체 장치의 제조공정도,16 is a manufacturing process diagram of a semiconductor device of a conventional structure;

도 17은 종래 구조에 관한 반도체 장치의 제조에 사용되는 리드 프레임,17 is a lead frame used in the manufacture of a semiconductor device in a conventional structure,

도 18은 종래 구조에 관한 반도체 장치의 제조공정도,18 is a manufacturing process diagram of a semiconductor device of a conventional structure,

도 19는 종래 구조에 관한 또 다른 반도체 장치,19 is another semiconductor device of a conventional structure,

도 20은 종래 구조에 관한 또 다른 반도체 장치의 제조공정도.20 is a manufacturing process diagram of still another semiconductor device of the conventional structure.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 리드2 : 다이본드재1: Lead 2: Die Bond Material

3 : 반도체 소자4 : 와이어3: semiconductor device 4: wire

5 : 밀봉수지6 : 리드 프레임5: sealing resin 6: lead frame

7 : 마크7: mark

결국, 본 발명자들은 예의 연구를 거듭한 결과, 대략 평행하게 설치한 리드를 갖는 리드 프레임에 복수의 반도체 소자를 탑재하고, 전체를 수지밀봉한 후에, 각 반도체 장치로 절단함으로써, 반도체 소자의 사양에 관계없이 동일한 리드 프레임을 사용하여 반도체 장치를 제작할 수 있는 것과, 이러한 반도체 장치에서는, 방열 특성, 고주파 특성의 향상이 가능하게 되는 것을 발견하고, 본 발명을 완성하였다.As a result, the present inventors have intensively studied and, as a result of mounting a plurality of semiconductor elements in a lead frame having leads arranged substantially in parallel, sealing the whole resin, and then cutting them into each semiconductor device, Irrespective of the fact that the semiconductor device can be manufactured using the same lead frame regardless of the above, it has been found that the heat dissipation characteristics and the high frequency characteristics can be improved.

즉, 본 발명은, 다이본드 패드 및 와이어본드 패드와, 이 다이본드 패드 상에 탑재된 반도체 소자와, 이 반도체 소자를 매립하는 밀봉수지로 이루어진 반도체 장치에 있어서, 상하면을 가진 와이어 본드 패드와,That is, the present invention provides a semiconductor device comprising a die bond pad and a wire bond pad, a semiconductor element mounted on the die bond pad, and a sealing resin for embedding the semiconductor element, the wire bond pad having an upper and lower surface,

상기 와이어 본드패드와는 간격을 두고 그 것으로 부터 종방향으로 바꾸고 거의 평형으로 배치된 상하면을 가지는 다이본드패드와,A die bond pad having an upper surface and a lower surface arranged in a substantially equilibrium with the wire bond pad being spaced apart from the wire bond pad in a longitudinal direction;

상기 다이본드 패드의 상면상에 탑재되는 반도체소자와,A semiconductor device mounted on an upper surface of the die bond pad;

상기 와이어 본드 패드의 상면과 상기 반도체 소자의 제1 전극에 전기적으로 접속되게 구성되는 와이어와,A wire configured to be electrically connected to an upper surface of the wire bond pad and a first electrode of the semiconductor element;

상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자 및 와이어를 봉지하고, 상기 와이어본드 패드와 상기 다이본드 패드의 각각의 하면만이 노출하도록 상기 와이어본드 패드와 상기 다이본드 패드사이의 간격을 충전하게 구성된 밀봉수지를 구비하고,The wire bond pad, the die bond pad, the semiconductor element, and the wire are encapsulated, and the gap between the wire bond pad and the die bond pad is filled so that only the bottom surfaces of the wire bond pad and the die bond pad are exposed. With a sealing resin configured to

상기 와이어 본드 패드와 상기 다이 본드 패드는 반도체장치의 측면적과 동일한 종방향의에 수직인 측면적을 가지는 것을 특징으로 하는 반도체 장치이다.The wire bond pad and the die bond pad are semiconductor devices characterized in that they have a side surface perpendicular to the same longitudinal direction as that of the semiconductor device.

또한, 본 발명은 상기 와이어 본드 패드에 대해 거의 평행으로 배치된 상하면을 가지는 제2 와이어 본드 패드와,In addition, the present invention provides a second wire bond pad having an upper and lower surface disposed substantially parallel to the wire bond pad,

상기 제2 와이어 본드 패드의 상면에 반도체소자의 제2 전극을 전기적으로 접속하게 구성되는 제 2 와이어와,A second wire configured to electrically connect a second electrode of the semiconductor device to an upper surface of the second wire bond pad;

상기 와이어 본드패드와 상기 제2 와이어 본드 패드 각각과 간격을 두고 양쪽으로부터 종방향으로 바꾸어, 상기 와이어 본드 패드 및 상기 제2 와이어 본드 패드사이에 거의 평형으로 배열 배치된 다이 본드 패드를 구비하고,A die bond pad disposed in a substantially equilibrium between the wire bond pad and the second wire bond pad, changing longitudinally from both sides at intervals with each of the wire bond pad and the second wire bond pad;

상기 밀봉 수지가 상기 다이본드 패드와 상기 와이어본드 패드와 제2 와이어 본드 패드 및 다이보드 패드의 각각의 하면만이 노출하도록 상기 다이본드 패드와, 상기 와이어본드 패드 및 상기 제2 와이어 본드패드의 각각의 사이에 간격을 충전하고 상기 제 2 와이어본드 패드와 제2 와이어를 더 밀봉하고,Each of the die bond pad, the wire bond pad and the second wire bond pad such that the sealing resin exposes only the bottom surfaces of the die bond pad, the wire bond pad, the second wire bond pad, and the die board pad, respectively. Filling the gap between and further sealing the second wirebond pad and the second wire,

상기 제2 와이어 본드 패드는 반도체장치의 측면적과 동일한 종방향의 수직인 측면을 가지는 반도체장치이다..The second wire bond pad is a semiconductor device having a vertical side surface in the same longitudinal direction as that of the semiconductor device.

그리고, 본원 발명은 상하면을 가지는 와이어 본드 패드와,And, the present invention is a wire bond pad having an upper and lower surface,

상기 와이어 본드패드와의 사이에 간격을 두고 그것으로 부터 종방향으로 바꾸어 거의 평형하게 배치된 상하면을 가지는 다이 본드 패드와,A die bond pad having an upper surface and a lower surface disposed substantially in parallel with a distance therebetween at a distance from the wire bond pad;

상기 다이본드 패드의 상면상에 탑재된 반도체소자와,A semiconductor device mounted on an upper surface of the die bond pad;

상기 와이어 본드 패드의 상면과 반도체 소자의 제 1전극에 전기적으로 접속되데 구성되는 와이와,A wire configured to be electrically connected to an upper surface of the wire bond pad and a first electrode of a semiconductor device;

밀봉수지를 각각 가지는 제1 반도체 장치와 제2 반도체 장치를 구비하고,A first semiconductor device and a second semiconductor device each having a sealing resin,

상기 제1 반도체장치 및 상기 제2 반도체 장치는 그 들사이에 간격을 두고, 종방향으로 바꾸어, 종렬 배치되며,The first semiconductor device and the second semiconductor device are arranged in a row, spaced apart from each other in the longitudinal direction,

상기 밀봉수지가 상기 제1 반도체장치및 상기 제2 반도체장치의 각각의 상기 와이어 본드 패드와 상기 다이 본드 패드의 각각 하면만을 노출하도록 상기 제1 반도체 장치및 상기 제2 반도체장치의 각각의 상기 다이본드와 상기 와이어 본드패드사이의 간격을 충전하여, 상기 와이어본드 패드, 상기 다이본드패드, 상기 반도체소자, 및 상기 와이어를 밀봉하며, 상기 제1 반도체 장치와 상기 제2 반도체장치를 함께 성형하게 구성하고,Each die bond of each of the first semiconductor device and the second semiconductor device such that the sealing resin exposes only the bottom surfaces of each of the wire bond pad and the die bond pad of the first semiconductor device and the second semiconductor device; Filling the gap between the wire bond pad and the wire bond pad to seal the wire bond pad, the die bond pad, the semiconductor element, and the wire, and to form the first semiconductor device and the second semiconductor device together. ,

상기 제1 반도체 장치및 상기 제2 반도체 장치의 각각의 상기 와이어 본드 패드와 상기 다이본드 패드는 반도체장치의 측면적과 동일한 종방향으로 수직인 측면적을 가지는 반도체장치.And each of the wire bond pads and the die bond pads of the first semiconductor device and the second semiconductor device have a vertical surface area perpendicular to the side surface of the semiconductor device.

이러한 반도체 장치에서는, 반도체 장치의 표면 만이 수지밀봉되고, 하면으로 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출된 구조로 되어 있기 때문에, 반도체 장치의 하면을 사용하여 직접 마더보드에 접속하는 것이 가능해져, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.In such a semiconductor device, since only the surface of the semiconductor device is resin-sealed and the die bond pad and the wire bond pad formed by cutting the lead to the lower surface are exposed, the semiconductor device is directly connected to the motherboard using the lower surface of the semiconductor device. It becomes possible to make mounting area and mounting height small, and it becomes possible to contribute to miniaturization and weight reduction.

또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 반도체 소자로부터의 방열특성을 향상시킬 수 있어, 발열량이 큰 고출력 소자에 적용하는 것도 가능해진다.In addition, since the die bond pad and the wire bond pad are directly connected on the motherboard, the heat dissipation characteristics from the semiconductor element can be improved, and it is also possible to apply to a high output element having a large heat generation amount.

또한, 마더보드와 반도체 소자와의 접속거리의 단축이 가능해지기 때문에, 반도체 소자로 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능해진다.Moreover, since the connection distance between a motherboard and a semiconductor element can be shortened, even when a high frequency element is used as a semiconductor element, favorable high frequency characteristic can be acquired.

또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는것도 가능하게 된다.In addition, by using a die bond pad or a wire bond pad, the fixing area in the case where the semiconductor device is fixed to the motherboard by solder or the like is also increased, whereby the fixing strength can be improved.

상기 다이본드 패드와 상기 와이어본드 패드는, 상기 반도체 장치의 횡방향으로, 이 반도체 장치의 양측면의 사이에 걸치도록 설치되는 것이 바람직하다.It is preferable that the die bond pad and the wire bond pad are provided so as to span between the side surfaces of the semiconductor device in the transverse direction of the semiconductor device.

이러한 구조로 함으로써, 반도체 장치의 하면의 다이본드 패드 및 와이어본드 패드의 면적을 넓게 할 수 있어, 방열특성의 향상이나, 고정강도의 향상이 가능해진다.With such a structure, the area of the die bond pad and the wire bond pad on the lower surface of the semiconductor device can be enlarged, and the heat dissipation characteristic can be improved and the fixed strength can be improved.

상기 다이본드 패드와 상기 와이어본드 패드의 측면 사이에, 상기 밀봉수지 대신에, 마스크재를 매립한 것이어도 좋다.Instead of the sealing resin, a mask material may be embedded between the die bond pad and the side surfaces of the wire bond pad.

이러한 마스크재를 설치하는 것에 의해, 리드 하면으로의 밀봉수지의 스며듬을 방지하는 것이 가능하게 된다.By providing such a mask material, it becomes possible to prevent bleeding of the sealing resin to the lower surface of the lead.

상기 다이본드 패드 및/또는 상기 와이어본드 패드는, 그것의 상면 및/또는 하면에 복수의 오목부를 구비하는 것이 바람직하다.It is preferable that the said die bond pad and / or the said wire bond pad have a some recessed part in the upper surface and / or lower surface thereof.

이와 같이, 리드가 오목부를 구비하는 것에 의해, 그 위에 충전된 밀봉수지, 또는 마더보드와의 접속에 사용되는 땜납재와의 접촉면적이 커져, 양자의 밀착성이 높아지고, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.In this way, when the lead has a recessed portion, the contact area with the sealing resin filled thereon or the solder material used for the connection with the motherboard is increased, thereby increasing the adhesion between the two and improving the reliability of the semiconductor device. We can plan.

또한, 이러한 구조에서는, 리드의 절단면의 단면적을 작게 할 수 있기 때문에, 다이싱 때의 절단면적이 감소하여, 절단시의 스트레스를 경감할 수 있고, 다이싱용 블레이드의 마모도 적게 하는 것이 가능하게 된다.Further, in such a structure, since the cross-sectional area of the cut surface of the lead can be made small, the cut area at the time of dicing is reduced, the stress at the time of cutting can be reduced, and the wear of the dicing blade can be reduced.

상기한 다이본드 패드 및/또는 상기 와이어본드 패드의 측면은, 복수의 오목부를 구비하는 것이 바람직하다.It is preferable that the side surfaces of the die bond pad and / or the wire bond pad include a plurality of recesses.

이러한 구조에서도 리드와 밀봉수지와의 접촉면적을 크게 할 수 있기 때문이다.This is because even in such a structure, the contact area between the lead and the sealing resin can be increased.

상기 오목부는, 이 오목부를 설치한 상기 다이본드 패드 또는 상기 와이어본드 패드의 종방향의 절단면이 어느 한 개의 이 오목부를 가로지르도록 설치된 것이 바람직하다.It is preferable that the said recessed part is provided so that the cut surface of the die bond pad or the wire bond pad which provided this recessed part may cross this recessed part.

상기 다이본드 패드 및/또는 상기 와이어본드 패드의 종방향의 단면 형상은, 상면이 하면보다 큰 사다리꼴인 것이 바람직하다.It is preferable that the longitudinal cross-sectional shape of the said die bond pad and / or the said wire bond pad is trapezoid whose upper surface is larger than a lower surface.

상기 다이본드 패드의 종방향의 폭은, 이 다이본드 패드에 탑재된 상기 반도체 소자의 종방향의 폭과 동일하거나 또는 보다 좁은 것이 바람직하다.The width in the longitudinal direction of the die bond pad is preferably equal to or narrower than the width in the longitudinal direction of the semiconductor element mounted on the die bond pad.

반도체 장치의 소형화에 따라, 다이본드 패드와 와이어본드 패드와의 거리가 작아진 경우에도, 이러한 구조를 사용함으로써, 양자의 거리를 크게 유지하여, 땜납 브릿지의 발생을 방지할 수 있기 때문이다.This is because even when the distance between the die bond pad and the wire bond pad decreases with the miniaturization of the semiconductor device, by using such a structure, the distance between them can be kept large and generation of solder bridges can be prevented.

또한, 본 발명은, 상기 반도체 소자와, 이 반도체 소자가 탑재된 상기 다이본드 패드에 대해 종렬 배치된 다른 다이본드 패드에 탑재된 반도체 소자가, 동일한 상기 밀봉수지로 매립되어 이루어진 반도체 장치이기도 하다.The present invention is also a semiconductor device in which the semiconductor element and the semiconductor element mounted on another die bond pad arranged in series with the die bond pad on which the semiconductor element is mounted are embedded with the same sealing resin.

복수의 반도체 소자를 일체화함으로써, 반도체 장치의 소형화가 가능해지기 때문이다.This is because the semiconductor device can be miniaturized by integrating a plurality of semiconductor elements.

(실시예 )Example

실시예 1Example 1

본 발명의 실시예 1에 관해 도 1∼도 3을 참조하면서 설명한다.Embodiment 1 of the present invention will be described with reference to FIGS.

도 1은 본 발명에 관한 반도체 장치로서, 도 1a는 A-A'에 있어서의 단면도, 도 1b는 평면도, 도 1c는 하면도를 나타낸 것이다. 도면 중에서, 1은 외부전극(와이어본드 패드), 2는 다이본드재, 3은 반도체 소자, 4는 금선 등의 와이어, 5는 밀봉용 수지이다.1A is a semiconductor device according to the present invention, in which FIG. 1A is a sectional view taken along the line A-A ', FIG. 1B is a plan view, and FIG. 1C is a bottom view. In the drawings, 1 is an external electrode (wire bond pad), 2 is a die bond material, 3 is a semiconductor element, 4 is a wire such as a gold wire, and 5 is a sealing resin.

다음에, 도 1의 반도체 장치의 제조방법에 관해 도 2 및 도 3을 사용하여 설명한다.Next, the manufacturing method of the semiconductor device of FIG. 1 is demonstrated using FIG. 2 and FIG.

먼저, 도 2에 도시된 것과 같은, 복수의 리드가 간격을 두고 평행하게 배치되어, 소위 발 형태로 연속된 리드 프레임(6)을 준비한다. 도 2a 중에서, 우측 도면은 리드 프레임(6)의 평면도, 좌측 도면은 B-B'에 있어서의 단면도이다. 이하, 도 2 및 도 3에 있어서, 우측 도면은 평면도, 좌측 도면은 B-B' 해당 위치에 있어서의 단면도이다. 이러한 리드 프레임(6)의 재료로는, 구리, 4·2 알로이 등을 사용하는 것이 바람직하다.First, as shown in FIG. 2, a plurality of leads are arranged in parallel at intervals to prepare a continuous lead frame 6 in the form of a so-called foot. 2A, the right figure is the top view of the lead frame 6, and the left figure is sectional drawing in BB '. Hereinafter, in FIG.2 and FIG.3, the right figure is a top view and the left figure is sectional drawing in the B-B 'corresponding position. As a material of such a lead frame 6, it is preferable to use copper, 4, 2 alloy, etc.

다음에, 도 2b의 다이본드 공정에 나타낸 것 같이, 복수의 반도체 소자(3)를 에폭시 수지 등의 다이본드재(2)로 리드 프레임(6) 상에 접착하여 고정한다.Next, as shown in the die-bonding process of FIG. 2B, the some semiconductor element 3 is adhered and fixed on the lead frame 6 with the die-bonding material 2, such as an epoxy resin.

다음에, 도 2c의 와이어본드 공정에 나타낸 것 같이, 금선 등의 와이어(4)를 사용하여, 개별 반도체 소자(3)의 전극(미도시)과, 반도체 소자(3)를 고정된 리드 프레임에 인접한 리드 프레임(6)을 접속하여 배선한다.Next, as shown in the wire bonding step of FIG. 2C, the electrodes (not shown) of the individual semiconductor elements 3 and the semiconductor elements 3 are attached to the fixed lead frame using wires such as gold wires. Adjacent lead frames 6 are connected and wired.

다음에, 도 3a의 수지밀봉 공정에 나타낸 것 같이, 열경화성 에폭시수지 등의 밀봉용 수지(5)로, 복수의 반도체 소자(3)가 탑재되어 배선된 리드 프레임(6)의 일면을 덮는다. 이러한 공정에서는, 각 반도체 소자(3)마다 수지 밀봉용 몰드금형을 사용하여 수지밀봉을 행하는 것은 아니라, 복수의 반도체 소자(3) 전체를 1개의 수지 밀봉용 몰드금형을 사용하여 밀봉한다.Next, as shown in the resin sealing step of FIG. 3A, a plurality of semiconductor elements 3 are mounted and covered with one surface of the lead frame 6 wired with a sealing resin 5 such as a thermosetting epoxy resin. In such a step, resin sealing is not performed for each semiconductor element 3 using a mold sealing resin, but the entire semiconductor element 3 is sealed using one mold sealing resin mold.

다음에, 도 3b의 마킹공정에 나타낸 것 같이, 밀봉수지(5)의 소정의 위치에 레이저 등에 의해 마크(7)를 시행한다. 이러한 마킹공정은, 예를 들면, YAG 레이저 등을 사용하여 밀봉수지(5)의 소정 부위를 변질시킴으로써 행해진다.Next, as shown in the marking step of FIG. 3B, the mark 7 is applied to a predetermined position of the sealing resin 5 with a laser or the like. This marking process is performed by deteriorating the predetermined part of the sealing resin 5 using a YAG laser etc., for example.

다음에, 도 3c의 분할공정에 나타낸 것 같이, 동일한 밀봉수지(5)로 밀봉된 반도체 소자(11)를 분할하여, 개개의 반도체 장치를 제작한다. 여기에서는, 다이싱장치를 사용한 절단에 의해, 각 반도체 장치로의 분할을 행하고 있다.Next, as shown in the dividing step of FIG. 3C, the semiconductor elements 11 sealed with the same sealing resin 5 are divided to produce individual semiconductor devices. Here, the division into each semiconductor device is performed by cutting using a dicing apparatus.

이러한 공정에서는, 우선, 수지밀봉된 반도체 소자는, 고정용 프레임(10)에 고정된 염화비닐 등의 점착테이프(9) 상에 부착된다. 이와 같이 고정함으로써, 각 반도체 장치로 분할한 때의 흩어짐을 방지할 수 있다.In this process, first, the resin-sealed semiconductor element is attached onto an adhesive tape 9 such as vinyl chloride fixed to the fixing frame 10. By fixing in this way, the scattering at the time of dividing into each semiconductor device can be prevented.

이어서, 다이싱 장치(미도시)에 의해, 절단라인(8)으로 절단되어 각 반도체 소자로 분할된다. 이러한 다이싱 공정에서는, 밀봉수지(5)를 절단함과 동시에, 리드 프레임(6)의 리드도 동시에 절단된다. 이에 따라, 반도체 소자(3)가 고정된 리드는 다이본드 패드가 되고, 또한, 반도체 소자(3)와 와이어(4)로 접속된 리드는 와이어본드 패드가 된다. 분할된 반도체 장치는, 점착테이프(9)에 부착된 상태로 전기적 특성의 테스트가 행해진다.Then, by dicing apparatus (not shown), it is cut | disconnected by the cutting line 8, and is divided into each semiconductor element. In such a dicing process, the sealing resin 5 is cut | disconnected and the lead of the lead frame 6 is also simultaneously cut | disconnected. As a result, the lead to which the semiconductor element 3 is fixed becomes a die bond pad, and the lead connected to the semiconductor element 3 and the wire 4 becomes a wire bond pad. The divided semiconductor device is tested for electrical characteristics in a state of being attached to the adhesive tape 9.

이어서, 점착테이프(9)로부터 각 반도체 장치를 분리하는 것에 의해, 반도체 장치가 완성된다.Next, the semiconductor device is completed by separating the semiconductor devices from the adhesive tape 9.

한편, 점착테이프(9)로부터 반도체 장치를 분리한 후에, 전기적 특성의 테스트를 행하더라도 좋다.In addition, after separating a semiconductor device from the adhesive tape 9, you may test an electrical property.

마지막으로, 도 3d의 포장공정에 나타낸 것 같이, 반도체 장치를 종이 등의 테이핑용 엠보스 테이프(12) 또는 트레이 등에 나란하게 패키징한다. 이러한 상태로 제품으로서 출하가 가능해진다.Finally, as shown in the packaging step of FIG. 3D, the semiconductor device is packaged in parallel with a tape for embossing tape 12 or a tray such as paper. In this state, the product can be shipped as a product.

이와 같이, 본 실시예에 관한 반도체 장치는, 반도체 장치의 표면 만이 수지밀봉되고, 하면에 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출한 구조로 되어 있다.As described above, the semiconductor device according to the present embodiment has a structure in which only the surface of the semiconductor device is resin-sealed and the die bond pad and the wire bond pad formed by cutting the lead on the lower surface thereof are exposed.

따라서, 도 12에 도시된 종래 구조의 반도체 장치와 같이, 아우터리드(1b)를 사용하여 마더보드에 접속되는 것이 아니고, 반도체 장치의 하면을 사용하여 직접 접속되기 때문에, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.Therefore, as in the semiconductor device of the conventional structure shown in Fig. 12, the connection area is not directly connected to the motherboard using the outer battery 1b, but is directly connected using the lower surface of the semiconductor device, thereby reducing the mounting area and mounting height. It becomes possible to contribute to size reduction and weight reduction.

또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 종래 구조에 비해, 반도체 소자로부터의 방열특성을 향상시킬 수 있다. 이에 따라, 반도체 소자(3)에 발열량이 큰 고출력 소자를 사용한 경우에도 안정된 동작을 확보하는 것이 가능하게 된다.Further, since the die bond pads and the wire bond pads are directly connected on the motherboard, the heat dissipation characteristics from the semiconductor element can be improved as compared with the conventional structure. This makes it possible to ensure stable operation even when a high output element having a large amount of heat generation is used for the semiconductor element 3.

또한, 인너리드(1a), 아우터리드(1b)를 사용하여 마더보드와 접속하는 종래 구조에 비해, 마더보드와 반도체 소자(3)의 접속거리의 단축이 가능해지기 때문에, 반도체 소자(3)에 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능해진다.In addition, since the connection distance between the motherboard and the semiconductor element 3 can be shortened as compared with the conventional structure in which the inner lead 1a and the outer lead 1b are connected to the motherboard, the semiconductor element 3 Even when a high frequency element is used, good high frequency characteristics can be obtained.

또한, 밀봉수지(5)와 다이본드 패드, 와이어본드 패드와의 접속면적이, 도12의 종래 구조의 반도체 장치에 비해 커지기 때문에, 양자 사이에 가해지는 열 스트레스 등에 의한 밀봉수지(5)와 다이본드 패드 등의 박리를 방지하는 것이 가능해져, 반도체 장치의 신뢰성의 향상을 도모하는 것도 가능해진다.In addition, since the connection area between the sealing resin 5, the die bond pad, and the wire bond pad is larger than that of the semiconductor device of the conventional structure shown in Fig. 12, the sealing resin 5 and the die are caused by the thermal stress applied to both. It becomes possible to prevent peeling of a bond pad etc., and also to improve the reliability of a semiconductor device.

또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는 것도 가능해진다.In addition, by using a die bond pad or a wire bond pad, the fixing area in the case where the semiconductor device is fixed to the motherboard by solder or the like is also increased, so that the fixed strength can be improved.

특히, 도 20a에 나타낸 것 같이, 반도체 장치를 마더보드(17) 상에 고정하는 경우에는, 땜납 페이스트(26)를 마더보드(17)의 전극패드(27)에 전사하고, 그 위에 반도체 장치를 탑재한 후, 리플로우하여 페이스트(26)를 용융시켜 땜납(15)으로 하는 것에 의해, 반도체 장치를 전극패드(27) 상에 고정한다. 이러한 경우에, 전극패드(27) 사이에서의 브릿지의 발생을 방지하기 위해, 일반적으로는, 땜납 페이스트(26)의 전사위치의 간격을 될 수 있는 한 떨어지도록 형성한다.In particular, as shown in FIG. 20A, when the semiconductor device is fixed on the motherboard 17, the solder paste 26 is transferred to the electrode pads 27 of the motherboard 17, and the semiconductor device is placed thereon. After mounting, the semiconductor device is fixed on the electrode pad 27 by reflowing to melt the paste 26 to form the solder 15. In this case, in order to prevent the occurrence of bridges between the electrode pads 27, in general, the spacing of the transfer positions of the solder paste 26 is formed as far as possible.

따라서, 본 실시예에 관한 반도체 장치에서는, 다이본드 패드, 와이어본드 패드의 면적이 넓기 때문에, 예를 들면, 도 8a에 나타낸 것 같이, 땜납 페이스트(26)를 패드전극(27)의 외측으로 전사하고, 땜납 페이스트(26) 사이의 거리(다이본드 패드 상에 전사된 땜납 페이스트(26)와, 와이어본드 패드 상에 전사된 땜납 페이스트(26)와의 거리)를 크게 할 수 있기 때문에, 패드전극(27) 사이에서의 브릿지의 발생을 방지하는 것이 가능하게 된다. 이에 따라, 제품의 수율의 향상을 도모할 수 있다.Therefore, in the semiconductor device according to the present embodiment, since the area of the die bond pad and the wire bond pad is large, for example, as shown in FIG. 8A, the solder paste 26 is transferred to the outside of the pad electrode 27. The distance between the solder pastes 26 (the distance between the solder pastes 26 transferred on the die bond pads and the solder pastes 26 transferred on the wire bond pads) can be increased, thereby providing a pad electrode ( It is possible to prevent the occurrence of the bridge between 27). Thereby, the yield of a product can be improved.

또한, 본 실시예에 관한 반도체 소자의 제조방법에서는, 소위 발 형태의 리드 프레임(6)에 복수의 반도체 소자를 고정하고, 수지밀봉한 후 절단하여 반도체 장치를 형성한다.In the method for manufacturing a semiconductor element according to the present embodiment, a plurality of semiconductor elements are fixed to a so-called foot frame 6, the resin is sealed and then cut to form a semiconductor device.

이 때문에, 도 17에 나타낸 것과 같은, 탑재되는 반도체 소자에 맞는 아일랜드(24)를 구비한 리드 프레임(6)을 준비하는 종래의 방법과 비교하여, 리드 프레임(6)의 공유화를 도모하는 것이 가능해져, 제조공정의 간략화, 제조비용의 저감이 가능해진다.For this reason, compared with the conventional method of preparing the lead frame 6 provided with the island 24 suitable for the semiconductor element to be mounted as shown in FIG. 17, sharing of the lead frame 6 can be attained. It becomes possible to simplify a manufacturing process and to reduce manufacturing cost.

또한, 반도체 소자(3)를 고정한 리드 프레임을 일괄하여 수지밀봉하기 때문에, 각 반도체 장치마다 수지밀봉을 행하고 있는 종래 방법과 같이, 반도체 장치마다 그 크기에 따른 수지 밀봉용 몰드금형이 필요하게 되지 않아, 제조비용의 저감이 가능해진다.In addition, since the lead frame fixing the semiconductor element 3 is sealed in a batch, as in the conventional method in which resin sealing is performed for each semiconductor device, a mold mold for resin sealing according to its size is not required for each semiconductor device. Therefore, the manufacturing cost can be reduced.

또한, 다이싱 위치를 변경함으로써, 용이하게 반도체 장치의 형상의 변경을 행할 수 있어, 반도체 장치의 설계변경에 용이하게 대응하는 것이 가능해진다.In addition, by changing the dicing position, the shape of the semiconductor device can be easily changed, and it is possible to easily cope with the design change of the semiconductor device.

특히, 양산공정에 있어서는, 도 3a와 같이, 연속해서 반도체 소자를 고정한 리드 프레임(6)을 절단하여 반도체 장치를 제작하기 때문에, 리드 프레임(6)에 쓸데없는 부분이 발생하지 않아, 리드 프레임(6)의 단위면적당 제품수량이 향상되고, 제조비용의 감소를 도모하는 것이 가능해진다.Particularly, in the mass production step, as shown in FIG. 3A, since the lead frame 6 which continuously fixes the semiconductor element is cut to produce a semiconductor device, no unnecessary portion is generated in the lead frame 6, and thus the lead frame ( The quantity of products per unit area of 6) is improved, and the manufacturing cost can be reduced.

또한, 예를 들면, 일본국 특개소 62-134945호 공보에는, 도 19b 및 도 19c에 나타낸 것과 같은 몰드 트랜지스터가 기재되어 있지만, 이러한 몰드 트랜지스터는, 반도체 소자(3)에 따른 리드 프레임(6)(도 19a)을 사용하여, 각 반도체 장치마다 몰드금형을 사용하여 수지밀봉되는 점에서, 본 실시예에 관한 반도체 장치와 제조방법이 다르다.For example, Japanese Unexamined Patent Publication No. 62-134945 describes a mold transistor as shown in Figs. 19B and 19C. However, such a mold transistor includes a lead frame 6 according to the semiconductor element 3. Using FIG. 19A, the semiconductor device according to the present embodiment differs from the manufacturing method in that the semiconductor device is sealed with a mold mold for each semiconductor device.

또한, 도 1의 본 실시예에 관한 반도체 장치에서는, 다이본드 패드 및 와이어본드 패드가, 상기 반도체 장치의 상기 리드에 대해 수직인 방향의 양 측면의 사이에 걸치도록 설치되어 있는 점에서, 도 19에 나타낸 종래 구조의 반도체 장치와는, 구성을 달리하고 있다. 즉, 도 19에 기재된 반도체 장치에서는, 방열특성의 향상을 특히 의도하고 있지 않고, 다이본드 패드와 와이어본드 패드의 면적을 넓혀 방열특성의 향상, 마더보드에의 고정강도의 향상 등을 목적으로 하는 본 실시예에 관한 반도체 장치와는 다르다.In addition, in the semiconductor device according to the present embodiment of FIG. 1, the die bond pad and the wire bond pad are provided so as to span between both side surfaces in a direction perpendicular to the lead of the semiconductor device. The structure is different from the semiconductor device of the conventional structure shown in FIG. That is, in the semiconductor device shown in FIG. 19, the heat dissipation characteristics are not particularly intended, and the die bond pads and the wire bond pads are expanded in area to improve the heat dissipation characteristics, the fixed strength to the motherboard, and the like. It differs from the semiconductor device which concerns on a present Example.

실시예 2Example 2

본 발명의 또 다른 실시예에 관한 반도체 장치에 대해 도4∼도 6을 참조하면서 설명한다.A semiconductor device according to still another embodiment of the present invention will be described with reference to FIGS. 4 to 6.

도 4는, 리드의 상면에 복수의 오목부를 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 E-E'에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당되는 부분을 나타낸다. 특히, 도 4에서는, 다이싱 위치가 어떤 장소라도, 리드(1)의 상면에 설치한 오목부가 절단되는 구조로 되어 있다.FIG. 4 is a semiconductor device having a plurality of recesses on an upper surface of a lead, the right drawing being a plan view (perspective view) and the left drawing being a sectional view taken along line E-E '. In the drawings, the same reference numerals as in FIG. 1 denote the same or corresponding parts. In particular, in FIG. 4, the recessed part provided in the upper surface of the lid 1 is cut | disconnected even in the place where dicing position is any.

또한, 도 5는, 리드의 측면이 요철을 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 상기 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당 부분을 나타낸다. 도 5에서는, 다이싱 위치가 어떤 장소라도, 리드(1)의 측면에 설치된 오목부가 절단되는 구조로 되어 있다.Fig. 5 is a semiconductor device having a side surface of a lead provided with irregularities. The right side view is a plan view (perspective view), and the left side view is a cross-sectional view of the portion corresponding to E-E '. In the drawings, the same reference numerals as in FIG. 1 denote the same or corresponding parts. In FIG. 5, the recessed part provided in the side surface of the lid 1 is cut | disconnected even in any place of a dicing position.

또한, 도 6은, 리드의 단면 형상이, 상면이 하면보다 큰 사다리꼴인 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 상기 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당 부분을 나타낸다.6 is a semiconductor device in which the cross-sectional shape of a lead is trapezoid whose upper surface is larger than a lower surface, a right figure is a top view (perspective view), and a left figure is sectional drawing in the said E-E 'part. In the drawings, the same reference numerals as in FIG. 1 denote the same or corresponding parts.

이와 같이, 본 실시예에 관한 리드(1)를 사용하는 것에 의해, 리드(1)와, 그 위에 충전된 밀봉수지(5)와의 접촉면적이 커져, 양자의 밀착성이 높아지고, 반도체 장치의 신뢰성의 향상을 도모하는 것이 가능해진다.As described above, by using the lid 1 according to the present embodiment, the contact area between the lid 1 and the sealing resin 5 filled thereon becomes large, thereby increasing the adhesion between the two and increasing the reliability of the semiconductor device. It becomes possible to aim at improvement.

또한, 이러한 구조에서는, 리드(1)의 절단면의 단면적이, 종래 구조와 비교하여 작게 할 수 있기 때문에, 예를 들면, 도 3c의 분할공정에서 다이싱 장치 등으로 반도체 장치의 분할을 행하는 경우에, 리드(1)의 절단면적이 감소하여, 절단시에 반도체 장치에 부가되는 스트레스를 경감시킬 수 있는 동시에, 다이싱용 블레이드의 마모도 적게 하는 것이 가능해진다.In this structure, since the cross-sectional area of the cut surface of the lead 1 can be made smaller than in the conventional structure, for example, when dividing the semiconductor device with a dicing device or the like in the dividing step of FIG. 3C. As a result, the cutting area of the lid 1 can be reduced to reduce the stress applied to the semiconductor device during cutting and to reduce the wear of the dicing blade.

특히, 도 6에 나타낸 형태에서는, 각 리드(1) 사이의 거리(20)를, 종래 구조의 리드를 사용하는 경우에 비해 크게 할 수 있기 때문에, 반도체 장치를 마더보드 상에 땜납으로 접속하는 경우의, 리드(1) 사이에서의 브릿지의 발생을 방지하는 것이 가능해진다.In particular, in the embodiment shown in FIG. 6, the distance 20 between the leads 1 can be made larger than in the case of using a lead having a conventional structure, and therefore, when the semiconductor device is connected by soldering on the motherboard. It is possible to prevent the occurrence of bridges between the leads 1.

실시예 3Example 3

본 발명의 또 다른 실시예에 관한 반도체 장치에 대해 도 7 및 도 8을 참조하면서 설명한다.A semiconductor device according to still another embodiment of the present invention will be described with reference to FIGS. 7 and 8.

도 7은, 리드의 하면에 복수의 오목부를 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는, 동일 또는 해당 부분을 나타낸다. 특히, 도 7에서는, 다이싱 위치가 어떤 장소라도, 리드(1)의 하면에 설치된 오목부가 절단되는 구조로 되어 있다.FIG. 7: is a semiconductor device provided with the some recessed part in the lower surface of a lead, The right figure is a top view (perspective view), and the left figure is sectional drawing in the E-E 'corresponding part. 1, the same code | symbol as FIG. 1 shows the same or this part. In particular, in FIG. 7, the recessed part provided in the lower surface of the lid 1 is cut | disconnected even in any place of a dicing position.

도 8은, 본 실시예에 관한 반도체 장치를 마더보드(17)에 고정하는 경우의 개략도이다. 도면 중에서, 26은 전사형성된 땜납 페이스트, 27은 마더보드 상에 형성된 패드전극, 15는 땜납 페이스트를 리플로우하여 형성된 땜납, 23은 리드에 형성된 땜납 필렛(fillet)이다.8 is a schematic view in the case of fixing the semiconductor device according to the present embodiment to the motherboard 17. In the figure, 26 is a transfer paste solder paste, 27 is a pad electrode formed on the motherboard, 15 is solder formed by reflowing the solder paste, and 23 is a solder fillet formed on the lead.

이와 같이, 리드 하면이 오목부를 구비하는 것에 의해, 마더보드(17) 상의 반도체 장치를 땜납(15)으로 전극패드(27)에 고정하는 경우, 도 8a에 나타낸 것 같이, 땜납(15)의 젖음성(wettability)이 양호한 땜납 필렛(23)을 갖는 것에 의해, 땜납붙임을 견고하게 하는 것이 가능해진다.Thus, when the lead lower surface is provided with the recessed part, when fixing the semiconductor device on the motherboard 17 to the electrode pad 27 with the solder 15, as shown in FIG. 8A, the wettability of the solder 15 is shown. By having the solder fillet 23 with good wettability, it becomes possible to harden soldering.

또한, 땜납 접속부의 양·불량을 육안 검사하는 경우에 있어서도, 땜납(15)의 접속상태가 파악하기 쉬어, 양·불량 판정을 용이하게 행하는 것이 가능하게 된다.In addition, even when visually inspecting the quantity and defect of a solder connection part, the connection state of the solder 15 is easy to grasp, and it becomes easy to determine the quantity and defect.

특히, 리드(1)의 재료로 구리를 사용한 경우에는, 리드(1)의 표면에 금의 와이어(4) 등이 접속하기 쉽게 하기 위해, 리드(1)의 표면에 금 도금 등이 행해진다.따라서, 리드(1)의 오목부의 홈에도 금 도금이 시행되고 있는 것으로 되어, 땜납(15) 등의 접합재가 용이하게 그 홈에 젖음성이 양호한 땜납(15) 등의 필렛이 형성된다. 이에 따라, 마더보드와 반도체 장치를 견고하게 접합하는 것이 가능해진다.In particular, when copper is used as the material of the lead 1, gold plating or the like is performed on the surface of the lead 1 in order to facilitate connection of the gold wire 4 or the like to the surface of the lead 1. Therefore, gold plating is applied to the groove of the recessed portion of the lid 1, and a bonding material such as the solder 15 is easily formed in the groove, and a fillet such as solder 15 having good wettability is formed in the groove. As a result, the motherboard and the semiconductor device can be firmly bonded.

또한, 본 실시예에서도, 리드의 절단면이 오목부를 통과하기 때문에, 리드의 절단 단면적이 작아져, 상기 실시예 2와 동일한 효과를 얻는 것도 가능해진다.Moreover, also in this embodiment, since the cut surface of a lead passes through a recessed part, the cut cross section of a lead becomes small, and it is also possible to obtain the same effect as Example 2 mentioned above.

실시예 4Example 4

본 발명의 또 다른 실시예에 관해 도 9를 참조하면서 설명한다.Another embodiment of the present invention will be described with reference to FIG.

실시예 1의 도 3a에 나타낸 수지밀봉 공정에서, 와이어본드가 완료한 반도체 장치를 밀봉수지(5)로 밀봉하는 경우, 리드 프레임의 변형 등으로 리드(1)의 하면에 밀봉수지(5)가 유입하여, 수지 돌기(bur)(14)가 발생하는 일이 있다(도 9a).In the resin sealing step shown in FIG. 3A of Example 1, when the semiconductor device completed by the wire bond is sealed with the sealing resin 5, the sealing resin 5 is formed on the lower surface of the lid 1 due to deformation of the lead frame or the like. It flows in and the resin bur 14 may generate | occur | produce (FIG. 9A).

수지 돌기(14)가 발생하면, 마더보드(17)와 반도체 장치를 땜납(15)으로 전기접속하는 경우, 16에 나타낸 것과 같이, 땜납의 젖음성이 나쁜 부분이 발생하여, 접속불량을 일으키는 경우가 있다(도 9c).When the resin protrusions 14 are generated, when the motherboard 17 and the semiconductor device are electrically connected with the solder 15, as shown in 16, the poor wettability of the solder may occur, causing connection failure. (FIG. 9C).

따라서, 본 실시예에서는, 수지밀봉 공정의 후에 수지돌기 제거공정(도 9b)을 설치하여, 리드(1)의 하면에 부착된 불필요한 수지 돌기를 제거하는 것으로 하고 있다. 이러한 수지 돌기의 제거에는, 예를 들면, 물 내부에서 교반된 글라스 비드 가루를 고압으로 리드(1)에 내뿜는 방법을 사용할 수 있다.Therefore, in this embodiment, the resin protrusion removal process (FIG. 9B) is provided after the resin sealing process, and the unnecessary resin protrusion attached to the lower surface of the lid 1 is removed. For removing the resin protrusions, for example, a method of blowing the glass bead powder stirred inside the water at high pressure onto the lid 1 can be used.

이와 같이, 수지밀봉 공정의 후에 수지돌기 제거공정을 설치함으로써, 마더보드(17)와 반도체 장치를 접속하는 땜납(15)의 충분한 젖음성을 확보할 수 있다.Thus, by providing a resin protrusion removal process after a resin sealing process, sufficient wettability of the solder 15 which connects the motherboard 17 and a semiconductor device can be ensured.

실시예 5Example 5

본 발명의 또 다른 실시예에 관해 도 10을 참조하면서 설명한다.Another embodiment of the present invention will be described with reference to FIG.

본 실시예는, 실시예 1의 도 3a의 수지밀봉 공정의의 앞에 마스킹공정을 설치하는 것이다.In this embodiment, a masking step is provided before the resin sealing step of Fig. 3A of the first embodiment.

즉, 실시예 4에 나타낸 것과 같이, 수지밀봉 공정에서는, 리드(1)의 하면에 밀봉수지가 돌아들어가 땜납 불량의 발생원인이 되는 경우가 있었다.That is, as shown in Example 4, in the resin sealing process, the sealing resin returned to the lower surface of the lid 1, which sometimes caused the occurrence of solder defects.

따라서, 본 실시예에서는, 도 10a에 도시된 것과 같이, 수지밀봉 공정에 앞서서, 마스킹재(18)를 리드(1)의 하면 전체면(도 10의 중앙) 또는 일부(도 10의 우측)에 형성하여(도 14에 마스킹 형성 후의 상태도를 나타내었다), 수지 밀봉시의 수지의 침입을 방지하는 것이다.Therefore, in this embodiment, as shown in FIG. 10A, the masking material 18 is placed on the entire lower surface (center of FIG. 10) or a part (right side of FIG. 10) of the lid 1 before the resin sealing step. It is formed (the state diagram after masking formation is shown in FIG. 14), and invasion of resin at the time of resin sealing is prevented.

이에 따라, 리드(1)의 하면을 보호하여, 반도체 장치와 마더보드와의 접속불량의 발생을 방지할 수 있다.As a result, the lower surface of the lid 1 can be protected to prevent the occurrence of connection failure between the semiconductor device and the motherboard.

마스킹재(18)로는, 폴리이미드 테이프 등을 사용하여, 수지밀봉 후에 박리 또는 용해 등에 의해 제거한다(도 10c).As the masking material 18, a polyimide tape or the like is used to remove the resin by peeling or dissolving after sealing the resin (FIG. 10C).

또한, 도 10의 우측 도면과 같이, 마스킹재(18)를 부분적으로 형성한 경우에는, 수지밀봉 공정에서, 밀봉용 수지(5)가 리드(1)의 하면에 부분적으로 들어가기 때문에, 리드(1)를 포함하는 것 같은 형상이 되어, 밀봉용 수지(5)와 리드(1)의 밀착성을 향상시켜, 신뢰성을 향상시키는 것이 가능하게 된다.In addition, when the masking material 18 is partially formed, as shown in the right figure of FIG. 10, since the sealing resin 5 partially enters the lower surface of the lid 1 in the resin sealing step, the lid 1 ), The adhesion between the sealing resin 5 and the lid 1 can be improved, and the reliability can be improved.

실시예 6Example 6

본 발명의 또 다른 실시예에 관해 도 11을 참조하면서 설명한다.Another embodiment of the present invention will be described with reference to FIG.

본 실시예는, 실시예 1의 도 3a의 수지밀봉 공정의 앞에, 프레임 사이에의 수지형성공정을 설치한 것이다.In this embodiment, the resin forming step between the frames is provided before the resin sealing step in Fig. 3A of the first embodiment.

즉, 도 11a에 나타낸 것과 같이, 리드(1)의 사이(19)에 아크릴이나 에폭시 수지 등의 마스크재(18)를 미리 인쇄 등에 의해 충전하여 형성하는 것이다.That is, as shown in FIG. 11A, the mask material 18, such as an acryl and an epoxy resin, is filled in advance between the lead 1 by 19, etc., and is formed.

이러한 공정을 구비하는 것에 의해, 도 11b에 나타낸 것과 같이, 수지밀봉 공정에서의 리드(1)의 사이(19)로부터의 수지가 새는 것을 방지하여, 리드(1)의 하면에의 수지의 침입을 방지하는 것이 가능해진다.By providing such a process, as shown to FIG. 11B, resin from the lead 19 in the resin sealing process is prevented from leaking, and invasion of resin to the lower surface of the lead 1 is prevented. It becomes possible to prevent.

실시예 7Example 7

본 발명의 또 다른 실시예에 관해 도 12를 참조하면서 설명한다.Another embodiment of the present invention will be described with reference to FIG.

본 실시예에서는, 도 3c의 분할공정에 있어서, 다이싱 위치를 바꾸어, 복수의 반도체 소자(3a, 3b)가 동일한 밀봉수지(15)로 밀봉된 반도체 장치를 얻는 것이다(도 12).In this embodiment, in the dividing step of Fig. 3C, the dicing position is changed to obtain a semiconductor device in which the plurality of semiconductor elements 3a and 3b are sealed with the same sealing resin 15 (Fig. 12).

즉, 리드(1)에 평행한 방향의 다이싱 위치는, 리드 프레임(6)의 절단을 따르지 않기 때문에, 임의로 선택할 수 있으므로, 복수의 반도체 소자(3)의 주위에 다이싱 위치를 선택함으로써, 도 12와 같은 복수의 반도체 소자(3)가 어레이 형태로 배치된 반도체 장치를 제작하는 것이 가능해진다.That is, since the dicing position in the direction parallel to the lid 1 does not follow the cutting of the lead frame 6, it can be arbitrarily selected, so by selecting the dicing position around the plurality of semiconductor elements 3, It becomes possible to manufacture a semiconductor device in which a plurality of semiconductor elements 3 as shown in FIG. 12 are arranged in an array form.

이러한 경우, 반도체 소자(3)의 개수는, 설계 등에 따라 선택할 수 있고, 또한 종류가 서로 다른 반도체 소자(3)를 구비한 반도체 장치를 제작하는 것도 가능하게 된다.In this case, the number of the semiconductor elements 3 can be selected according to the design, etc., and it is also possible to manufacture the semiconductor device provided with the semiconductor element 3 from a different kind.

실시예 8Example 8

본 발명의 또 다른 실시예에 관해 도 13을 참조하면서 설명한다.Another embodiment of the present invention will be described with reference to FIG.

리드(1)의 간격(20)이 좁은 경우에는, 반도체 장치를 마더보드(17) 상에 접속할 때에, 도 14의 좌측 도면에 나타낸 것과 같은, 브릿지(21)가 발생하여, 접속불량을 일으키는 경우가 있다.When the space | interval 20 of the lead 1 is narrow, when the semiconductor device is connected on the motherboard 17, when the bridge 21 generate | occur | produces as shown in the left figure of FIG. There is.

따라서, 본 실시예에 관한 반도체 장치에서는, 반도체 소자(3)를 고정한 리드(1)(다이본드 패드)의 폭 치수(도 14의 횡 방향)를 반도체 소자(3)의 폭 치수와 동일하거나 또는 보다 좁게 함으로써, 리드(1)의 간격(20)을 넓게 잡는 수 있어, 접속불량을 예방할 수 있다(도 13).Therefore, in the semiconductor device according to the present embodiment, the width dimension (lateral direction in FIG. 14) of the lead 1 (die bond pad) on which the semiconductor element 3 is fixed is equal to the width dimension of the semiconductor element 3, or By making it narrower, the space | interval 20 of the lead 1 can be made large, and connection failure can be prevented (FIG. 13).

이상의 설명으로부터 명백한 것 같이, 본 발명에 관한 반도체 소자의 제조방법에서는, 탑재되는 반도체 소자에 맞추어 리드 프레임을 준비할 필요가 없고, 리드 프레임의 공유화가 가능해지기 때문에, 제조공정의 간략화, 제조비용의 저감이 가능해진다.As is apparent from the above description, in the method of manufacturing a semiconductor device according to the present invention, it is not necessary to prepare a lead frame in accordance with the semiconductor element to be mounted, and since the lead frame can be shared, the manufacturing process can be simplified and the manufacturing cost can be reduced. Reduction is possible.

또한, 반도체 소자를 고정한 리드 프레임을 일괄해서 수지밀봉하기 때문에,반도체 장치마다, 그 크기에 따른 수지밀봉용 몰드금형을 준비하는 것이 불필요하게 되어, 제조공정의 간략화, 제조비용의 저감이 가능해진다.In addition, since the lead frame fixing the semiconductor element is collectively sealed in resin, it is unnecessary to prepare a resin sealing mold according to its size for each semiconductor device, which simplifies the manufacturing process and reduces the manufacturing cost.

특히, 이러한 제조방법에서는, 연속하여 반도체 소자를 고정한 리드 프레임을 절단하여 반도체 장치를 제작하기 때문에, 리드 프레임에 쓸데없는 부분이 발생하지 않아, 리드 프레임의 단위면적당의 제품수량이 향상되어, 제조비용의 저감을 꾀하는 것이 가능해진다.In particular, in such a manufacturing method, since the lead frame to which the semiconductor element is continuously fixed is manufactured to manufacture the semiconductor device, no unnecessary portion is generated in the lead frame, so that the product quantity per unit area of the lead frame is improved, and the manufacturing cost is increased. Can be reduced.

또한, 리드가 오목부를 구비하는 것에 의해, 그 위에 충전된 밀봉수지, 또는 마더보드와의 밀착성을 높여, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.Moreover, when a lead has a recessed part, adhesiveness with the sealing resin or motherboard filled in it can be improved, and the reliability of a semiconductor device can be aimed at.

또한, 리드의 절단면의 단면적을 작게 하여, 절단시에 반도체 장치에 관한 스트레스를 경감하고, 다이싱용 블레이드의 마모를 적게 하는 것이 가능해진다.In addition, it is possible to reduce the cross-sectional area of the cut surface of the lead, to reduce stress on the semiconductor device during cutting, and to reduce wear of the dicing blade.

또한, 반도체 장치의 소형화에 따라, 다이본드 패드와 와이어본드 패드의 거리가 작아진 경우에도, 양자의 거리를 크게 유지하여, 땜납 브릿지의 발생을 방지할 수 있다.In addition, with the miniaturization of the semiconductor device, even when the distance between the die bond pad and the wire bond pad becomes small, the distance between them can be kept large and generation of a solder bridge can be prevented.

또한, 본 발명에 관한 반도체 장치에서는, 반도체 장치의 표면만이 수지밀봉되고, 하면에 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출된 구조로 되어있기 때문에, 반도체 장치의 하면을 사용하여 직접 마더보드에 접속하는 것이 가능해져, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.In the semiconductor device according to the present invention, since only the surface of the semiconductor device is resin-sealed and the die bond pad formed by cutting the lead and the wire bond pad are exposed, the lower surface of the semiconductor device is used. Direct connection to the motherboard can be made, whereby the mounting area and mounting height can be reduced, which contributes to miniaturization and weight reduction.

또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 반도체 소자로부터의 방열특성을 향상시키는 수 있어, 발열량이 큰 고출력소자에 적용하는 것도 가능해진다.In addition, since the die bond pad and the wire bond pad are directly connected to the motherboard, the heat dissipation characteristics from the semiconductor element can be improved, and it is also possible to apply to a high output element having a large heat generation amount.

또한, 마더보드와 반도체 소자와의 접속거리의 단축이 가능해지기 때문에, 반도체 소자에 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능하게 된다.Moreover, since the connection distance between a motherboard and a semiconductor element can be shortened, even when a high frequency element is used for a semiconductor element, favorable high frequency characteristic can be acquired.

또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는 것도 가능해진다.In addition, by using a die bond pad or a wire bond pad, the fixing area in the case where the semiconductor device is fixed to the motherboard by solder or the like is also increased, so that the fixed strength can be improved.

Claims (3)

상하면을 가진 와이어 본드 패드와,Wire bond pads with upper and lower sides, 상기 와이어 본드패드와는 간격을 두고 그 것으로 부터 종방향으로 바꾸고 거의 평형으로 배치된 상하면을 가지는 다이본드패드와,A die bond pad having an upper surface and a lower surface arranged in a substantially equilibrium with the wire bond pad being spaced apart from the wire bond pad in a longitudinal direction; 상기 다이본드 패드의 상면상에 탑재되는 반도체소자와,A semiconductor device mounted on an upper surface of the die bond pad; 상기 와이어 본드 패드의 상면과 상기 반도체 소자의 제1 전극에 전기적으로 접속되게 구성되는 와이어와,A wire configured to be electrically connected to an upper surface of the wire bond pad and a first electrode of the semiconductor element; 상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자 및 와이어를 봉지하고, 상기 와이어본드 패드와 상기 다이본드 패드의 각각의 하면만이 노출하도록 상기 와이어본드 패드와 상기 다이본드 패드사이의 간격을 충전하게 구성된 밀봉수지를 구비하고,The wire bond pad, the die bond pad, the semiconductor element, and the wire are encapsulated, and the gap between the wire bond pad and the die bond pad is filled so that only the bottom surfaces of the wire bond pad and the die bond pad are exposed. With a sealing resin configured to 상기 와이어 본드 패드와 상기 다이 본드 패드는 반도체장치의 측면적과 동일한 종방향의에 수직인 측면적을 가지는 반도체장치.And the wire bond pad and the die bond pad have a side surface perpendicular to the same longitudinal direction as that of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 와이어 본드 패드에 대해 거의 평행으로 배치된 상하면을 가지는 제2 와이어 본드 패드와,A second wire bond pad having an upper and lower surface disposed substantially parallel to the wire bond pad, 상기 제2 와이어 본드 패드의 상면에 반도체소자의 제2 전극을 전기적으로접속하게 구성되는 제 2 와이어와,A second wire configured to electrically connect a second electrode of the semiconductor device to an upper surface of the second wire bond pad; 상기 와이어 본드패드와 상기 제2 와이어 본드 패드 각각과 간격을 두고 양쪽으로부터 종방향으로 바꾸어, 상기 와이어 본드 패드 및 상기 제2 와이어 본드 패드사이에 거의 평형으로 배열 배치된 다이 본드 패드를 구비하고,A die bond pad disposed in a substantially equilibrium between the wire bond pad and the second wire bond pad, changing longitudinally from both sides at intervals with each of the wire bond pad and the second wire bond pad; 상기 밀봉 수지가 상기 다이본드 패드와 상기 와이어본드 패드와 제2 와이어 본드 패드 및 다이보드 패드의 각각의 하면만이 노출하도록 상기 다이본드 패드와, 상기 와이어본드 패드 및 상기 제2 와이어 본드패드의 각각의 사이에 간격을 충전하고 상기 제 2 와이어본드 패드와 제2 와이어를 더 밀봉하고,Each of the die bond pad, the wire bond pad and the second wire bond pad such that the sealing resin exposes only the bottom surfaces of the die bond pad, the wire bond pad, the second wire bond pad, and the die board pad, respectively. Filling the gap between and further sealing the second wirebond pad and the second wire, 상기 제2 와이어 본드 패드는 반도체장치의 측면적과 동일한 종방향의 수직인 측면을 가지는 반도체장치.And the second wire bond pad has a vertical side surface in the same longitudinal direction as that of the semiconductor device. 상하면을 가지는 와이어 본드 패드와,Wire bond pad having upper and lower sides, 상기 와이어 본드패드와의 사이에 간격을 두고 그것으로 부터 종방향으로 바꾸어 거의 평형하게 배치된 상하면을 가지는 다이 본드 패드와,A die bond pad having an upper surface and a lower surface disposed substantially in parallel with a distance therebetween at a distance from the wire bond pad; 상기 다이본드 패드의 상면상에 탑재된 반도체소자와,A semiconductor device mounted on an upper surface of the die bond pad; 상기 와이어 본드 패드의 상면과 반도체 소자의 제 1전극에 전기적으로 접속되데 구성되는 와이와,A wire configured to be electrically connected to an upper surface of the wire bond pad and a first electrode of a semiconductor device; 밀봉수지를 각각 가지는 제1 반도체 장치와 제2 반도체 장치를 구비하고,A first semiconductor device and a second semiconductor device each having a sealing resin, 상기 제1 반도체장치 및 상기 제2 반도체 장치는 그 들사이에 간격을 두고, 종방향으로 바꾸어, 종렬 배치되며,The first semiconductor device and the second semiconductor device are arranged in a row, spaced apart from each other in the longitudinal direction, 상기 밀봉수지가 상기 제1 반도체장치및 상기 제2 반도체장치의 각각의 상기 와이어 본드 패드와 상기 다이 본드 패드의 각각 하면만을 노출하도록 상기 제1 반도체 장치및 상기 제2 반도체장치의 각각의 상기 다이본드와 상기 와이어 본드패드사이의 간격을 충전하여, 상기 와이어본드 패드, 상기 다이본드패드, 상기 반도체소자, 및 상기 와이어를 밀봉하며, 상기 제1 반도체 장치와 상기 제2 반도체장치를 함께 성형하게 구성하고,Each die bond of each of the first semiconductor device and the second semiconductor device such that the sealing resin exposes only the bottom surfaces of each of the wire bond pad and the die bond pad of the first semiconductor device and the second semiconductor device; Filling the gap between the wire bond pad and the wire bond pad to seal the wire bond pad, the die bond pad, the semiconductor element, and the wire, and to form the first semiconductor device and the second semiconductor device together. , 상기 제1 반도체 장치및 상기 제2 반도체 장치의 각각의 상기 와이어 본드 패드와 상기 다이본드 패드는 반도체장치의 측면적과 동일한 종방향으로 수직인 측면적을 가지는 반도체장치.And each of the wire bond pads and the die bond pads of the first semiconductor device and the second semiconductor device have a vertical surface area perpendicular to the side surface of the semiconductor device.
KR1020020002925A 1998-05-12 2002-01-18 Semiconductor device KR100689726B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1998-00128896 1998-05-12
JP12889698A JP3862410B2 (en) 1998-05-12 1998-05-12 Semiconductor device manufacturing method and structure thereof
KR1019990007841A KR100345621B1 (en) 1998-05-12 1999-03-10 Method of producing semiconductor device and lead frame used in said method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007841A Division KR100345621B1 (en) 1998-05-12 1999-03-10 Method of producing semiconductor device and lead frame used in said method

Publications (2)

Publication Number Publication Date
KR20020033654A true KR20020033654A (en) 2002-05-07
KR100689726B1 KR100689726B1 (en) 2007-03-08

Family

ID=14996039

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019990007841A KR100345621B1 (en) 1998-05-12 1999-03-10 Method of producing semiconductor device and lead frame used in said method
KR1020020002925A KR100689726B1 (en) 1998-05-12 2002-01-18 Semiconductor device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019990007841A KR100345621B1 (en) 1998-05-12 1999-03-10 Method of producing semiconductor device and lead frame used in said method

Country Status (4)

Country Link
US (2) US6252306B1 (en)
JP (1) JP3862410B2 (en)
KR (2) KR100345621B1 (en)
TW (1) TW409375B (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110884A (en) * 2000-10-02 2002-04-12 Nitto Denko Corp Lead frame laminate
CN100413043C (en) * 2003-08-29 2008-08-20 株式会社瑞萨科技 Manufacture of semiconductor device
US7056766B2 (en) * 2003-12-09 2006-06-06 Freescale Semiconductor, Inc. Method of forming land grid array packaged device
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US8139362B2 (en) * 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8018315B2 (en) 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US7955868B2 (en) 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US7920042B2 (en) 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8133529B2 (en) 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
US7952459B2 (en) 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9054086B2 (en) 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8339802B2 (en) 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8266793B2 (en) 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US9548714B2 (en) 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8698463B2 (en) 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
JP5549612B2 (en) * 2011-01-31 2014-07-16 三菱電機株式会社 Manufacturing method of semiconductor device
WO2012120568A1 (en) 2011-03-09 2012-09-13 パナソニック株式会社 Semiconductor device
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
JP6630390B2 (en) * 2018-03-29 2020-01-15 アオイ電子株式会社 Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636145A (en) 1979-08-31 1981-04-09 Hitachi Ltd Thin semiconductor integrated circuit device and its manufacture
JPH0783074B2 (en) 1985-12-06 1995-09-06 ソニー株式会社 Mold transistor
JPH01145837A (en) * 1987-12-02 1989-06-07 Toshiba Corp Semiconductor device
DE68927295T2 (en) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd SYNTHETIC-SEALED SEMICONDUCTOR COMPONENT
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
JPH0621305A (en) 1992-06-30 1994-01-28 Matsushita Electron Corp Semiconductor device
KR100247908B1 (en) * 1992-12-30 2000-03-15 윤종용 Semiconductor apparatus
JP2960283B2 (en) * 1993-06-14 1999-10-06 株式会社東芝 Method for manufacturing resin-encapsulated semiconductor device, lead frame for mounting a plurality of semiconductor elements used in this method, and resin-encapsulated semiconductor device manufactured by this method
JP3304705B2 (en) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 Manufacturing method of chip carrier
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR0185512B1 (en) * 1996-08-19 1999-03-20 김광호 Column lead type package and method of making the same
US6107676A (en) * 1997-03-21 2000-08-22 Rohm Co., Ltd. Leadframe and a method of manufacturing a semiconductor device by use of it
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
MY118338A (en) * 1998-01-26 2004-10-30 Motorola Semiconductor Sdn Bhd A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.

Also Published As

Publication number Publication date
JP3862410B2 (en) 2006-12-27
JPH11330313A (en) 1999-11-30
US6252306B1 (en) 2001-06-26
US6372546B2 (en) 2002-04-16
TW409375B (en) 2000-10-21
KR19990087868A (en) 1999-12-27
KR100345621B1 (en) 2002-07-27
KR100689726B1 (en) 2007-03-08
US20010041384A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100689726B1 (en) Semiconductor device
KR100743335B1 (en) Semiconductor device
KR100868608B1 (en) Manufacturing method of semiconductor device
KR101645771B1 (en) Semiconductor device and method for manufacturing same
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2004048024A (en) Semiconductor integrated circuit device and its manufacturing method
JPH11121644A (en) Discrete semiconductor device and manufacture thereof
JP2000294715A (en) Semiconductor device and manufacture thereof
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2000223622A (en) Semiconductor device, its manufacture, and mounting structure using the same
KR100387171B1 (en) Method of producing semiconductor device and configuration thereof
JP2007201324A (en) Mounting structure of electronic device and mounting method for electronic component
KR100491657B1 (en) Lead Frame, Semiconductor Device Using the Same and Method of Producing the Semiconductor Device
JP2013143445A (en) Method of manufacturing semiconductor device, and semiconductor device
KR100692325B1 (en) Semiconductor device and manufacturing method therefor
JP2005116687A (en) Lead frame, semiconductor device and its manufacturing process
KR20020093250A (en) ELP type leadframe and ELP using the same
JP2003273309A (en) Lead frame and semiconductor device and method for manufacturing the same
JP3938525B2 (en) Manufacturing method of semiconductor device
JP2005191258A (en) Method of manufacturing semiconductor device
JP2013235896A (en) Method of manufacturing semiconductor device and semiconductor device
JP4651218B2 (en) Manufacturing method of semiconductor device
JP2009188149A (en) Circuit device and manufacturing method thereof
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP2000077433A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030829

Effective date: 20051031

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051207

Effective date: 20060818

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060823

Effective date: 20061201

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 13

EXPY Expiration of term