KR20020031883A - 발광소자의 구동 제어회로 - Google Patents

Abstract

본 발명은 정전류원을 이용하는 디스플레이에서 디지털 신호를 이용하여 아날로그부분을 최소한 감소시켜 전류를 제어할 수 있는 동시에 작은 전류의 제어시 연결 커패시턴스 영향을 최소화하여 소자의 응답 특성을 빠르게 할 수 있는 구동회로를 구현하기 위한 것으로서, 미러 형태를 갖는 다수개의 소자로 구성되어 로드에 전류를 인가하는 정전류원과, 외부에서 입력되는 신호에 따라 로드에 공급되는 전류의 초기 전류와 인가 전류를 시간적으로 제어하는 타이밍 제어회로부와, 상기 타이밍 제어회로부에서 출력된 신호와 외부신호를 이용하여 상기 정전류원을 통해 로드에 인가되는 전류를 제어하는 전류제어부를 포함하여 구성되는데 있다.

Description

발광소자의 구동 제어회로{driving control circuit in light device)}

본 발명은 발광소자를 제어하는 구동회로에 관한 것으로, 특히 작은 전류의 제어시 연결 커패시턴스 영향을 최소화하여 소자의 응답 특성을 빠르게 구동하기 위한 발광소자의 구동 제어회로에 관한 것이다.

최근 평판 디스플레이 분야에서는 비약적인 발전이 이루어지고 있다.

특히 LED(Light Emitting Device) 어레이(array)는 직접적인 디스플레이 또는 가상 디스플레이에서 이미지 소스로서 점점 각광을 받고 있다.

LED가 상대적으로 많은 양의 빛을 발생시킬 수 있으며, 이는 LED 어레이로 된 디스플레이가 다양한 주변의 조건에도 사용할 수 있음을 말한다.

또한 유기 LED 어레이는 작은 사이즈의 제품 특히, 휴대용 소형 무선 호출기(pager), 무선단말기(cellular) 및 휴대 전화(portable phone) 등과 같은 휴대용 전자제품에의 적용 가능성이 증가되고 있다.

유기 LED 어레이는 빛의 양이 없거나 작은 환경에서 밝은 빛의 환경에 이르기까지 다양한 주변 빛의 조건에서 디스플레이로 사용하기에 충분한 빛을 발생시킨다.

더 나아가 유기 LED는 상대적으로 값싸게 제조될 수 있으며, 매우 작은 사이즈(1 인치 이하)에서 상당히 큰 사이즈(수십 인치)에 이르기까지 다양하게 적용된다.

또한 LED는 매우 넓은 영역의 시야 각을 제공해 준다.

일반적으로 유기 LED는 1차 전극층, 전자 수송층, 발광층, 홀 수송층, 2 차 전극층으로 이루어져 있다.

그리고 빛은 전극의 양방향으로 또는 한 방향으로 방출할 수 있으며 가장 효율적인 LED는 빛이 방출되는 쪽이 투명한 하나의 전극층을 가진다.

가장 널리 사용되는 투명 전극 중에 하나가 인듐(indium) 주석(Tin) 산화물(oxide)(ITO)이며, 이것은 유리판과 같은 투명한 기판 위에 증착된다.

LED, 특히 유기 LED가 가지고 있는 주요 문제점은 연결 커패시턴스이며, 이는 물질과 전극으로 구성되는 소자내부의 커패시턴스와 어레이 구조에서의 열과 행 전극에 의한 커패시턴스이다.

이 문제를 더 심각하게 만드는 것은 유기 EL 소자가 LCD와 같이 전압으로 구동되는 것이 아니라 전류로 구동되는 소자라는 점이다.

특히 어레이 구조로 유기 EL 소자를 구동할 때 공급되는 초기 전류는 연결 커패시턴스를 충전하기 위해 사용된다.

따라서 어레이가 많아지거나 또는 소자가 커짐에 따라 연결 커패시턴스가 증가하여 더 많은 전류가 초기 충전을 위해 공급되어야 한다.

또한 커패시턴스의 충전시간(RC 시간)은 커패시턴스의 크기뿐만 아니라 커패시턴스에 연결된 저항에 영향을 받으므로 소자의 응답 속도는 저항의 크기가 커짐에 따라서도 상당한 영향을 받게 된다.

그리고 투명 전극층은 높은 저항을 가지는 물질로 위와 같은 문제를 더욱 증가시킨다.

따라서 유기 LED의 높은 저항을 가지는 전극층과 연결 커패시턴스는 유기 LED를 큰 어레이 구조로 만드는 것에 장애가 된다.

이와 같은 전류구동형으로 사용되는 FED, LED, EL과 같은 디스플레이에서 사용될 수 있는 전류 제어를 위한 정전류원을 도면을 통해 상세히 설명하면 다음과 같다.

도 1과 도 2 는 종래 기술에 따른 기본적인 정전류원을 나타낸 도면이다.

도 1을 보면 로드(10)에 전류를 인가하는 미러 형태를 갖는 두 개의 P형 FET(Qp1,Qp2)와, 상기 P형 FET를 통해 로드(10)에 인가되는 전류를 제어하는 저항 Ri와, 외부에서 인가되는 신호를 통해 상기 P형 FET를 통해 로드(10)에 인가되는 전류를 스위칭하는 N형 FET(Qs)로 구성된다.

이와 같이 구성된 정전류원 회로에서 상기 미러를 이루고 있는 위쪽 두 개의 P형 FET(Qp1,Qp2)는 같은 특성을 갖는 소자를 사용한다.

또한 저항 Ri밑에 있는 N형 FET(Qs)는 단지 스위치용으로 사용한 것으로 이는 외부에서 인가되는 신호 Con으로 제어한다.

그리고 로드(10)쪽으로 흐르는 전류 iL은 다음 수학식 1과 같이 표현한다.

상기 수학식 1에서 Vdd는 구동회로에 인가되는 전원전압이고, Vsgp는 스위치 역할을 하는 P형 FET(Qs)에서의 소스(source)와 게이트(gate)사이에서 전압강하가 일어나는 양을 나타내고 있다.

그리고, Vdss는 N형 FET(Qs)에서의 드레인(drain)과 소스(source)에서의 전압차이를 나타낸다.

이와 같이 정전류원의 기본 개념인 도 1 은 로드(10)쪽으로 흐를 수 있는 최대 전류를 나타내고 있다.

그러나 도 1 은 일반 부품을 사용하여 만들 수 있는 형태이고 IC화를 위해서는 보통 도 2에 나타낸 회로를 사용하여 정전류원을 구성한다.

도 2 는 도 1과 같은 개념으로 미러를 이루는 위쪽 두 개의 P형 FET(Qp1, Qp2)는 같은 특성을 가지는 소자를 사용하며, 스위치로 사용되는 N형 FET(Qc)는 FET(Qc)의 I-V 특성을 이용하여 전류의 양을 제어한다.

외부 입력인 1set에서 나오는 2 비트의 신호를 이용하여 D/A 부 변환부에서 D/A(Digital to Analog)변환을 한 후 FET(Qc)의 게이트에 인가되는 전압의 양을 조절하여 로드(10)에 흐를 수 있는 최대 전류의 양인 iL을 제어한다.

그러나, 도 2와 같은 방법은 전류를 제어하는 D/A 부 및 FET(Qc)에 크게 의존하기 때문에 구현에 상당한 어려움이 있다.

즉, 전류를 제어하기 위해서는 FET(Qc)의 특성이 선형적으로 제어가 가능해야 되는데 전류의 양을 크게 설정할 경우에는 큰 문제가 없지만, 전류의 양이 아주 적을 경우에는 선형적인 제어에 어려움이 있다.

또한 게이트에 인가되는 전압에 의하여 전류의 양이 선형적(linear)으로 변하기 때문에 FET(Qc)의 게이트에 인가되는 전압을 제어하는 D/A 부(20)의 특성이 아주 정확해야 한다.

그러나 상기 D/A 부(20)의 특성을 아주 정확하게 조절하는데는 기술적으로 많은 어려움이 있다.

또한 로드(10)에 흐르는 전류의 양이 발광소자가 발광하기 위한 기준전류의 양과 비교하여 아주 적은 양을 통해 상기 발광소자를 제어해야 할 경우가 있다.

이때, 이를 구현하기 위하여 전류의 양이 아주 작은 전류제어용 소자를 FET(Qc) 전단부에 만들고, 이를 이용하여 구동회로를 온(on)시키는 방법을 사용하는데, 이 경우 전류의 양이 작은 전류제어용 소자를 구현하기 위해서는 IC 내부면적을 넓게 차지하고, 또한 비용의 증가와 함께 선형성 유지에 문제가 발생된다.

또한 도 2의 회로에서 FET(Qc)의 게이트에서 제어하는 전류의 양이 작으면 소자에 인가되는 iL 전류의 양도 비례해서 작아지게 되고, 이때 소자로 인가되는 전류가 초기에 연결 커패시턴스를 극복할 수 있을 정도로 많지 않으면 소자의 응답 특성은 느려지게되어 소자는 정상적으로 발광하기가 힘들어진다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서,FED, LED, EL과 같은 정전류원을 이용하는 디스플레이에서 디지털 신호를 이용하여 아날로그부분을 최소한 감소시켜 전류를 제어할 수 있는 동시에 작은 전류의 제어시 연결 커패시턴스 영향을 최소화하여 소자의 응답 특성을 빠르게 할 수 있는 구동회로를 구현하는데 그 목적이 있다.

도 1 및 도 2 는 종래 기술에 따른 기본적인 정전류원을 나타낸 도면

도 3 은 본 발명에 따른 정전류원 회로의 로드쪽 전압파형을 나타낸 도면

도 4 는 본 발명에 따른 정전류원의 제 1 실시예를 나타낸 도면

도 5 는 본 발명에 따른 정전류원의 제 2 실시예를 나타낸 도면

도 6 은 본 발명에 따른 정전류원의 제 3 실시예를 나타낸 도면

도 7 은 본 발명에 따른 정전류원의 제 4 실시예를 나타낸 도면

도 8 은 본 발명에 따른 정전류원의 제 5 실시예를 나타낸 도면

도 9 는 본 발명에 따른 정전류원의 제 6 실시예를 나타낸 도면

도 10 은 본 발명에 따른 정전류원의 제 7 실시예를 나타낸 도면

도 11 은 본 발명에 따른 정전류원의 제 8 실시예를 나타낸 도면

도 12 는 본 발명에 따른 정전류원의 제 9 실시예를 나타낸 도면

도 13 은 본 발명에 따른 정전류원의 제 10 실시예를 나타낸 도면

도 14 는 본 발명에 따른 정전류원의 제 11 실시예를 나타낸 도면

도 15 는 본 발명에 따른 정전류원의 제 12 실시예를 나타낸 도면

도 16 은 본 발명에 따른 정전류원의 제 13 실시예를 나타낸 도면

도 17 은 본 발명에 따른 정전류원의 제 14 실시예를 나타낸 도면

*도면의 주요부분에 대한 부호의 설명

10 : 로드20 : D/A 부

30 : 타이밍 제어회로부40 : 먹스

50 : 전류제어회로부

상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광소자를 제어하는 구동회로의 특징은 미러 형태를 갖는 다수개의 소자로 구성되어 로드에 전류를 인가하는 제 1 정전류원과, 외부에서 입력되는 신호에 따라 로드에 공급되는 전류의 초기 전류와 인가 전류를 시간적으로 제어하는 타이밍 제어회로부와, 상기 타이밍 제어회로부에서 출력된 신호와 외부신호를 이용하여 상기 정전류원을 통해 로드에 인가되는 전류를 제어하는 제 1 전류제어부를 포함하여 구성되는데 있다.

본 발명은 초기 전류를 공급해주기 위한 회로와 인가되는 신호(1set)에 따른 전류를 공급해주기 위한 회로를 시간적으로 제어할 수 있는 회로(타이밍 제어회로)를 갖는 것을 특징으로 한다.

본 발명은 인가되는 신호(1set)에 따른 전류를 공급해 주기 위한 회로에서 전류의 공급을 제어하는 신호(clr, Con)와 초기전류를 공급해 주기 위한 제어신호(Qset의 게이트 입력신호, Con')를 갖는 것을 특징으로 한다.

본 발명은 두 개의 정전류원(제1정전류원, 제2정전류원)을 사용하여, 하나(제 2 정전류원)는 로드에 초기전류를 공급해주기 위한 것으로 다른 하나(제 1 정전류원)는 인가되는 1set 신호에 따라 적당한 전류를 로드에 공급해주는 것을 특징으로 한다.

본 발명은 초기전류를 로드에 공급해 주기 위한 정전류원(제 2 정전류원)의 전원전압(Vhigh)이 인가되는 1set 신호에 따라 적절한 전류를 로드에 공급해 주기 위한 정전류원(제 1 정전류원)의 전원전압(Vdd)보다 크거나 같은 것을 특징으로 한다.

본 발명은 전류용량이 다른 복수개의 온/오프(on/off)가 가능한 전류제어용 소자를 IC의 내부에 구성하고, 전류의 크기를 조절하기 위하여 디지털 신호에 의하여 복수개의 전류용량이 다른 소자 중에서 하나의 소자를 선택하여 원하는 전류를 제어할 수 있게 하는 것을 특징으로 한다.

본 발명은 전류용량이 다른 복수개의 온/오프(on/off)가 가능한 전류제어용 소자를 IC의 내부에 구성하고, 전류의 크기를 조절하기 위하여 디지털 신호에 의하여 복수개의 전류용량이 다른 소자 중에서 복수개의 소자를 선택하여 원하는 전류를 제어할 수 있게 하는 것을 특징으로 한다.

본 발명은 IC내부에서 사용되는 전류제어용 소자가 FET 또는 BJT 중 어느 하나인 것을 포함하는 것을 특징으로 한다.

본 발명은 복수개의 모드를 구비하고 모드에 따라 로드에 인가되는 전류의 양을 다르게 설정하고, 이 제어를 위하여 여러 가지의 제어신호를 이용하여 각각의 모드별로 임의의 전류 양을 선택할 수 있는 각기 다른 용량을 가지는 스위치가 가능한 전류제어용 소자를 구비하는 것을 특징으로 한다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 발광소자를 제어하는 구동회로의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 4 는 본 발명에 따른 정전류원 회로를 나타낸 제 1 실시예이다.

도 4를 보면 로드(10)에 전류를 인가하는 미러 형태를 갖는 두 개의 P형 FET(Qp1,Qp2)와, 외부에서 인가되는 신호를 스위칭하여 상기 P형 FET(Qp1,Qp2)를 통해 로드(10)에 인가되는 전류를 제어하는 N형 FET(Qs)와, 외부에서 입력되는 신호 1set에 따라 로드(10)에 초기 전류의 공급과 인가 전류의 공급을 시간적으로 제어하는 타이밍 제어회로부(30)와, 상기 타이밍 제어회로부(30)에서 출력된 신호를 변환하고 상기 N형 FET(Qs)의 게이트에 인가하여 로드(10)에 흐르는 전류를 제어하는 D/A(Digital/Analog)부(20)로 구성된다.

도 4를 도 2와 비교를 통해 설명하기로 한다.

로드(10)쪽에 형성되는 파형은 인가되는 iL 전류의 양에 따라 도 3에서 나타낸 것과 같이 로드(10)쪽으로 흐르는 전류가 작은 경우(i_L(L))에는 제 1 파형의 곡선을 나타내고, 전류의 양이 큰 경우(i_L(H))에는 제 3 파형의 곡선으로 나타난다.

즉, 로드(10)쪽으로 흐르는 전류의 양이 크면(i_L(H)) 연결 커패시턴스 성분을 빠르게 채워주므로 소자의 응답 특성이 빨라지고(Tc), 로드(10) 전류의 양이 작으면(i_L(L)) 연결 커패시턴스 성분을 채우기 위한 시간이 오래 걸리므로 소자의 응답 특성이 느려지게 된다(Ta).

하지만 응답 특성을 향상시키기 위해 항상 높은 전류를 인가할 경우 구동에 필요한 소비전력이 커지게 되므로, 본 발명은 소비전력을 최소로 하면서 응답 특성 또한 향상되도록 하는 것을 특징으로 한다.

먼저, 인가되는 1set 신호에 따른 전류 값에 빠르게 도달하기 위해 소정 시간의 초기 시간(Tb)동안에 Qc의 입력으로 1set 신호에 따른 전압보다 더 높은 전압이 걸리게 하여 많은 양의 전류(iL(H))를 소정시간동안 공급한다.

그리고 소정시간 후에 1set의 신호에 인가되는 전류로 Qc의 게이트에 입력하여 1set의 신호에 따른 전류(iL(L))를 로드(10)에 흘려준다.

이에 따라 도 3에 나타낸 제 2 파형에서 보듯이 소정시간동안(Tb) 순간적으로 높은 전압을 인가했다가 그 후에 인가하고자한 낮은 전압을 인가하여 낮은 전류로 소자를 구동할 때도 빠른 응답 특성을 가지게 된다.

이때 초기에 많은 양의 전류가 공급되는 소정시간(Tb)은 입력되는 1set신호를 고려하여 타이밍 제어회로부(30)에서 조절한다.

도 5 는 본 발명에 따른 정전류원 회로를 나타낸 제 2 실시예이다.

도 5를 보면 도 4에서와 마찬가지로 동일한 구조를 가지고 있으며, 차이점을 보면 초기의 연결 커패시턴스 성분을 채워주기 위해 1set의 값을 고려한 타이밍 제어회로부(30)의 제어신호와, 1set의 신호를 D/A 부(20)로 변환한 신호를 별도의 먹스(MUX)를 사용하여 선택적으로 N형 FET(Qc)의 게이트부에 인가한다는 점이다.

따라서 초기에는 타이밍 제어회로부(30)의 신호를 먹스(40)에서 선택하여 Qc의 게이트에 높은 전압이 인가되도록 함으로써, 많은 양의 전류를 로드(10)에 흘려주어 연결 커패시턴스 성분을 빠르게 채워준다.

그 다음에 D/A부(20)에서 변환된 신호를 인가하여 1set에 해당되는 출력전압을 Qc의 게이트에 인가한다.

그로 인해 작은 전류를 로드(10)에 인가할 때에도 소자의 응답 특성을 빠르게 할 수 있다.

도 6 은 본 발명에 따른 정전류원 회로를 나타낸 제 3 실시예 이다.

도 6을 보면 로드(10)에 전류를 인가하기 위해 전류 미러를 이루는 구동소자(Qp1,Qp2)와, 전류제어를 위해 서로 다른 용량을 갖는 다수의 제 1 제어소자(Q1~Q4)와, 초기 전류를 제어하기 위한 제 2 제어소자(Qset)와, 외부신호 1set의 입력으로 상기 제 1 제어소자(Q1~Q4)를 선택적으로 온/오프(on/off)하는 2 x 4 먹스(40)와, 외부신호 1set를 입력받아 초기전류를 제어하기 위한 소자(Qset)와 2 x 4 먹스(40)를 인에이블(enable) 또는 디스에이블(disable)시키기 위한 clr신호를 제어하는 타이밍 제어회로부(30)로 구성된다.

여기에서 상기 다수의 제 1 제어소자(Q1~Q4)와 제 2 제어소자(Qset)는 전류용량이 각각 다르게 설계되어 있다.

그리고 외부신호 1set에 의하여 다수의 제 1 제어소자(Q1~Q4)중 하나의 전류제어용 소자만이 온(on) 상태로 되고, 온(on)된 전류제어용 소자의 전류용량에 해당하는 전류 iL이 로드(10)쪽으로 흐르게 된다.

도 2와 도 6을 비교해 설명해보면, 도 2에서는 D/A 부(20)를 사용하여 스위치 역할을 하는 Qs에 인가되는 게이트 전압을 조절하는 방법을 사용하기 때문에 로드(10)에 흐르는 전류의 크기는 D/A 부(20) 및 Qs의 정밀도에 의하여 오차가 결정된다.

그러나, 본 발명에 따른 도 6을 보면 로드(10)에 흐르는 전류의 크기는 서로 다른 전류용량을 갖는 다수의 제 1 제어소자(Q1~Q4)에 의해서 결정되기 때문에 정밀도에 따른 오차를 크게 줄일 수 있으며, 연결 커패시턴스를 제어하기 위한 초기 전류를 높은 전류값을 갖는 제 2 제어소자(Qset)를 통해 온(on)시켜서 공급함으로써 소자의 커패시턴스를 빠르게 충전할 수 있다.

이때 상기 제 2 제어소자(Qset)가 온(on)되는 동안은 cir신호로 다수의 제 1 제어소자(Q1~Q4)를 오프(off)상태로 두어 전류가 흐르지 않도록 제어한다.

초기 전류의 공급이 끝나고 나면 제 2 제어소자(Qset)를 오프(off)상태로 두고 외부 신호 1set에 의하여 다수의 제 1 제어소자(Q1~Q4)중 선택된 하나의 전류제어용 소자만이 온(on)상태로 된다.

그리고 온(on)된 전류제어용 소자의 전류용량에 해당되는 전류 iL이 로드(10)쪽으로 흐르게 된다.

여기서 제 1 제어소자(Q1~Q4)에 비해 제 2 제어소자(Qset)는 로드(10)에 흐르는 전류 iL이 많은 전류를 흘릴 수 있도록 설계하여 소정시간동안 높은 전류가 흐르도록 하여 발광소자의 응답속도를 빠르게 조절한다.

그리고 제 2 제어소자(Qset)의 온(on)시간(Tb)은 외부에서 입력되는 1set 신호에 따라 가변된다.

도 7 은 본 발명에 의한 정전류원 회로의 제 4 실시예를 나타낸 도면으로,도 6에서 나타낸 회로와 동일한 구조로 구성되며, 단지 스위치용으로 사용하는 소자인 Qs를 추가로 설치된 구조이다.

도 7을 보면 디지털부에서는 Con으로 스위치를 온/오프(on/off)할 수 있게 하여, 1set의 설정은 IC의 내부에서뿐만 아니라 IC의 외부에서도 입력단자에 의하여 조절 가능하도록 한다.

도 8 은 본 발명에 의한 정전류원 회로의 제 5 실시예를 나타낸 도면이다.

도 8에 나타낸 회로는 도 7의 회로에서 제 1 제어소자(Q1~Q4)와 제 2 제어소자(Qset)에서 설정한 전류의 양이 IC 제조공정상 혹은 로드(10)의 변화에 의하여 변화시켜야 할 때, 각각의 전류제어용 소자(Q1~Q4,Qset)를 다시 설계하거나, 또는 IC를 새로이 설계하여 제조하지 않더라도 로드(10)에 흐르는 전류의 크기를 변화시킬 수 있게 제어용 단자에 인가되는 전압의 크기를 외부에서 조절할 수 있게 설계되어 있는 회로를 나타내고 있다.

도 8에서 보면, 전류 미러(current mirror)회로를 만들어 주기 위하여 두 개의 p형 소자(Qp1, Qp2)가 있고, 1set 신호가 인가되는 한쪽 단의 p형 소자(Qp1)는 게이트(gate)와 드레인(drain)이 연결되어 있다.

그리고 상기 p형 소자(Qp1)의 드레인과 연결되어 스위치용 소자인 Qs가 있으며, 이 스위치용 소자는 Con의 신호에 의하여 온/오프(on/off)를 행한다.

그리고 IC의 내부에서 설정되거나 혹은 IC의 외부신호에 의하여 전류의 크기를 제어할 수 있는 1set 신호가 2 x 4 먹스(40)와 타이밍 제어회로부(30)에 연결되어 있다.

이 먹스(40)와 타이밍 제어회로부(30)에 연결된 전류의 크기를 제어할 수 있는 다수개의 소자 중(Qset, Q1~Q4) 선택적으로 하나만이 온(on)상태로 된다.

이때 전류제어용으로 사용되는 소자는 두 개의 부분으로 나누어진다.

즉, 2 x 4 먹스(40)의 신호에 의하여 온/오프(on/off)가 되는 스위치용 소자와 외부의 회로와 연결되어 실제 전류의 크기 및 오차를 조절할 수 있는 소자(50)로 구성된다.

먹스(40) 및 타이밍 제어회로부(30)와 연결된 소자는 단지 스위치용으로 사용되며, 외부회로와 연결된 소자(50)는 항상 온(on) 상태를 유지한다.

그러나 스위치용 소자의 온/오프(on/off)에 의하여 로드(10)에 흐르는 전류의 온/오프(on/off)가 결정되기 때문에 소비전력 면에서는 신경을 쓰지 않아도 된다.

또한 스위치용 소자와 전류제어용 소자(50)의 위치가 바뀌어 있어도 같은 결과를 얻을 수 있기 때문에 이 소자의 위치와는 별 관계가 없다.

전류의 오차를 제어하기 위한 외부의 회로(50)는 스위치용 소자와 같은 3 단자 소자(Qv)를 다이오드로 사용하고 위쪽에 연결된 저항(Rv)에 의하여 내부 3 단자 소자의 제어용 단자에 인가되는 전압의 양을 조절할 수 있는 구조로 되어있다.

저항(Rv)의 한쪽단자는 전원전압(Vdd)과 연결되어 있고, 다른 단자는 다이오드로 사용된 3 단자 소자(Qv)의 한쪽과 연결되어 있다.

도 9 는 본 발명에 의한 정전류원 회로의 제 6 실시예를 나타낸 도면이다.

도 9를 보면 도 7에 나타낸 회로에서 전류제어용 소자를 모드별로 나누어서전류의 크기를 조절할 수 있도록 하고 있다.

제 6 실시예에 따른 정전류 소스회로는 전류제어용으로 사용되는 소자가 각 모드별로 4개씩 쌍을 이루는 제 1, 및 제 2 모드인 2개의 모드가 사용된다.

이때 모드를 구별하는 신호(Mset)와 전류를 제어하는 신호(1set)가 3 x 8 먹스(40)와 타이밍 제어회로부(30)로 입력되고, 타이밍 제어회로부(30)로 부터의 신호에 의해서 초기전류의 공급을 제 2 제어소자(Qset)를 온(on)시켜서 제어한다.

이때 다수개의 제 1 제어소자(Q1~Q8)는 오프(off)상태가 되도록 clr신호로 먹스(40)를 디스에이블(disable) 해준다.

초기전류의 공급이 끝나면 제 2 제어소자(Qset)를 오프(off)시키고 먹스(40)를 인에이블시켜 Mset과 1set 신호에 의하여 다수개의 제 1 제어소자(Q1~Q8) 중에서 하나의 소자만이 온(on) 상태가 된다.

전류 미러와 스위치용 소자(Qs)의 구조는 모두 도 7과 동일하다.

도 10 은 본 발명에 의한 정전류원 회로의 제 7 실시예를 나타낸 도면으로, 도 9의 회로와 도 8의 회로를 결합한 구조이다.

도 10을 보면 전류 미러(current mirror) 및 스위치용 소자(Qs)는 모두 동일하고 제 1 모드에서 사용되는 전류제어용 소자(Q1~Q4)와 제 2 모드에서 사용되는 전류제어용 소자(Q5~Q8)들은 내부 스위치용 소자(Qs)와 연결되어 있다.

그리고 내부 전류제어용 소자(Q1~Q8)의 전류용량을 외부에서 미세하게 변환시키기 위해서 별도의 제 2 전류제어부(50)를 추가하였다.

상기 제 2 전류제어부(50)를 보면 전원(Vdd)과, 초기 전류를 제어하기 위해상기 제 1 제어소자(Qset)와 연결된 제 3 제어소자(Qs)와, 인가 전류를 제어하기 위한 상기 다수개의 제 2 제어소자(Q1~Q8)와 각각 연결된 다수개의 제 4 제어소자(Qc)와, 상기 전원 전압을 상기 제 3 제어소자(Qs) 및 제 4 제어소자(Qc)에 인가하는 다이오드(Qv)와, 상기 다이오드(Qv)와 전원(Vdd)사이에 연결되어 다이오드(Qv)에 인가되는 전류의 크기를 미세하게 조절하는 가변 저항(Rv)으로 구성된다.

그리고 전류의 오차를 제어하기 위한 외부회로(Rv 및 Qv)는 IC 내부의 스위치용 소자(Q1~Q8) 혹은 전류제어용 소자(Qs, Qc)의 제어용 단자에 연결되며, 외부 저항(Rv)에 의하여 로드(10)에 인가되는 전압을 조절한다.

도 11은 본 발명에 의한 정전류원 회로의 제 8 실시예를 나타낸 도면으로, 도 10에서 스위치용 소자(Qs)를 없애고 타이밍 제어회로부(30)로부터의 clr신호를 3 x 8 먹스(40)의 인에이블 신호로 사용하였다.

도 11을 보면 전류 미러 및 각 모드별로 전류를 설정할 수 있는 회로는 도 10과 동일한 구조를 갖는다.

그리고 제 2 제어소자(Qset)가 오프(off)되었을 때 clr신호가 3 x 8 먹스(40)에 인에이블 신호로 인가되어 각 모드 별로 전류의 크기를 제어한다.

도 12 는 본 발명에 의한 정전류원 회로의 제 9 실시예를 나타낸 도면이다.

도 2와 도 12의 회로를 비교해 보면, 도 2의 회로에서와 동일하게 도 12에서도 전류 미러를 만들어 주기 위한 소자(Qp1,Qp2)와 초기전류를 제어하기 위해 사용된 제 2 제어소자(Qset)가 있다.

차이점은 또 다른 전류 미러를 만들기 위한 소자(Qp3,Qp4)를 하나 더 추가하고, 1set에 따라 D/A 부(20)와 Qset의 게이트를 제어하기 위한 타이밍 회로부를 추가하였다는 점이다.

이때 두 정전류 회로(제 1 정전류원, 제 2 정전류원)의 각 소자 Qp2, Qp4의 드레인은 로드(10)쪽에 함께 연결된다.

그리고 제 2 정전류원의 전원전압 Vhigh는 제 1 정전류원의 전원전압 Vdd보다 크거나 같게 만들어 준다.

여기서 연결 커패시턴스를 충전하기 위한 초기전류는 Qset 소자의 온(on)시간(Tb)을 조절하여 제 2 정전류원으로부터 흘려주고, 이때 제 1 정전류원으로 부터는 전류를 흘려주지 않는다.

그리고 Qset 소자가 오프(off)되었을 때 1set에 따른 D/A 부(20)의 출력을 Qc의 게이트에 인가하여 제 1 정전류원으로부터 로드(10)쪽으로 전류를 흘려준다.

이때 Qset이 오프되므로 제 2 정전류원으로부터는 로드(10)쪽으로 전류가 인가되지 않는다.

이와 같이 연결 커패시턴스를 충전하기 위한 초기 전류를 공급해주는 정전류원을 따로 둘 수 있는데, 이때 제 2 정전류원을 추가로 구성하는 이유는 로드(10)에 흐르는 전류를 소정시간동안 높이기 위해서는 제 1 전원 Vdd와 로드(10) 하부의 전압이 동시에 높아져야 한다.

그러기 위해서 제 1 전원의 Vdd이 높은 값을 가지게 되는데, 그에 따라 소비되는 전력이 많아지게 된다.

따라서 소정시간동안만 로드(10)에 걸리는 전압을 높이기 위해서 제 1 전원보다 높은 전원값을 갖는 제 2 전원을 추가한 것이다.

따라서 두 개의 정전류원을 사용하여 전압이 높은 전원전압을 이용하여 초기 전류를 공급해준 다음 전압이 낮은 전원전압을 연결하여 실제 낮은 전류가 인가될 때의 전원 전압으로 낮추어 줄 수 있으므로 전력의 소비를 줄일 수 있다.

이때 제 2 정전류원을 추가로 구성하는 이유는 로드(10)에 흐르는 전류를 소정시간동안 높이기 위해서는 제 1 전원 Vdd와 로드(10) 하부의 전압이 동시에 높아져야 한다.

그러기 위해서는 제 1 전원의 Vdd이 높은값을 가지게 되어 소비되는 전원이 많아지게 된다.

이때, 상기 제 1 전원의 크기를 소정시간 단위로 자유로이 조절가능하면 제 2 전원의 추가는 불필요할 것이다.

도 13 은 본 발명에 의한 정전류원 회로의 제 10 실시예를 나타낸 도면이다.

도 13을 보면 도 6의 회로에서 제 2 제어소자(Qset)를 사용하여 제 1 전원(Vdd)으로부터 연결 커패시턴스를 충전하기 위한 초기 전류를 로드(10)쪽으로 공급해주는 것을 제 2 전원(Vhigh)을 가지는 또 하나의 정전류회로(제 2 정전류원)로부터 공급할 수 있도록 한 것이다.

도 14 는 본 발명에 의한 정전류원 회로의 제 11 실시예를 나타낸 도면이다.

도 7의 회로에서 제 2 제어소자(Qset)를 사용하여 제 1 전원(Vdd)으로부터 연결 커패시턴스를 충전하기 위한 초기 전류를 로드(10)쪽으로 공급해 주는 것을제 2 전원(Vhigh)을 가지는 또 하나의 정전류회로(제 2 정전류원)로부터 공급할 수 있도록 한 것이다.

이때 도 13과의 차이는 Con 신호로 제 1 제어소자(Q1~Q4)의 온/오프(on/off)를 제어할 수 있으므로 타이밍 제어회로부(30)로 부터의 clr신호를 제거하였다.

도 15 는 본 발명에 의한 정전류원 회로의 제 12 실시예를 나타낸 도면이다.

도 15를 보면 도 14의 회로에서 제 2 정전류원의 Qs소자를 추가로 두고 이 소자의 온/오프(on/off)를 제어하기 위해 Con'을 두었다는 점이다.

따라서 제 2 정전류원으로부터 로드(10)쪽으로 흐르는 전류를 두 개의 제어용 소자를 사용하여 제어할 수 있다.

도 16 은 본 발명에 의한 정전류원 회로의 제 13 실시예를 나타낸 도면으로, 도 8의 회로에서 제 2 제어소자(Qset)를 사용하여 제 1 전원(Vdd)으로부터 연결 커패시턴스를 충전하기 위한 초기전류를 로드(10)쪽으로 공급해 주는 것을 제 2 전원(Vhigh)을 가지는 또 하나의 정전류회로(제 2 정전류원)로부터 공급할 수 있도록 한 것이다.

이때 Con 신호로 제 1 제어소자(Q1~Q4)의 온/오프(on/off)를 제어할 수 있으므로 타이밍회로로부터의 clr신호를 제거하였다.

도 17 은 본 발명에 의한 정전류원 회로의 제 14 실시예를 나타낸 도면이다.

도 17을 보면 도 16의 회로에서 제 2 정전류원의 Qs 소자를 추가로 두고 이 소자의 온/오프(on/off)를 제어하기 위해 Con'를 별도로 추가하였다.

따라서 제 2 정전류원으로부터 로드(10)쪽으로 흐르는 전류를 두 개의 제어용 소자를 사용하여 제어할 수 있다.

이상에서 설명한 바와 같은 본 발명에 따른 발광소자를 제어하는 구동회로는 다음과 같은 효과가 있다.

첫째, D/A를 사용하지 않고 디지털 신호만을 가지고 전류의 양을 제어할 수 있다.

둘째, 낮은 전류로 구동시 소자의 연결 커패시턴스에 의한 응답특성이 느려지는 것을 많은 양의 초기 전류를 시간적으로 조절하여 인가함으로써 응답특성을 빠르게 할 수 있다.

셋째, 각 모드별 혹은 각 전류 레벨별로 전류의 양을 쉽게 조절이 가능하다.

넷째, 절절한 전류의 크기를 정확한 방법으로 제어할 수 있다.

다섯째, 전류를 사용하여 휘도를 제어하는 디스플레이의 분야에 적용하여 IC화를 쉽게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (11)

1. 미러 형태를 갖는 다수개의 소자로 구성되어 로드에 전류를 인가하는 제 1 정전류원과,

   외부에서 입력되는 신호에 따라 로드에 공급되는 전류의 초기 전류와 인가 전류를 시간적으로 제어하는 타이밍 제어회로부와,

   상기 타이밍 제어회로부에서 출력된 신호와 외부신호를 이용하여 상기 정전류원을 통해 로드에 인가되는 전류를 제어하는 제 1 전류제어부를 포함하여 구성되는 것을 특징으로 하는 발광소자의 구동 제어회로.
2. 제 1 항에 있어서,

   외부에서 상기 정전류원의 전류 공급을 스위칭하는 스위치부 더 포함하여 이루어지는 것을 특징으로 하는 발광소자의 구동 제어회로.
3. 제 1 항에 있어서,

   상기 초기 전류를 로드에 인가 시에 사용되는 제 2 정전류원을 더 포함하여 이루어지는 것을 특징으로 하는 발광소자의 구동 제어회로.
4. 제 3 항에 있어서,

   상기 제 2 정전류원은 제 1 정전류원의 전원전압보다 크거나 같은 것을 특징으로 하는 발광소자의 구동 제어회로.
5. 제 1 항에 있어서, 상기 제 1 전류제어부는

   초기 전류를 제어하기 위한 제 1 제어소자와,

   인가 전류를 제어하기 위한 다수개의 제 2 제어소자와,

   외부 신호를 통해 상기 다수개의 제 2 제어소자 중 어느 하나를 선택하여 상기 로드에 해당 전류가 흐르도록 하는 먹스부를 포함하여 구성되는 것을 특징으로 하는 발광소자의 구동 제어회로.
6. 제 5 항에 있어서,

   상기 다수개의 제 2 제어소자에 각각 설정된 전류용량의 크기를 외부에서 변환하여 로드에 인가되는 전류를 제어하는 제 2 전류제어부를 더 포함하여 구성되는 것을 특징으로 하는 발광소자의 구동 제어회로.
7. 제 6 항에 있어서, 상기 제 2 전류 제어부는

   전원과,

   초기 전류를 제어하기 위해 상기 제 1 제어소자와 연결된 제 3 제어소자와,

   인가 전류를 제어하기 위한 상기 다수개의 제 2 제어소자와 각각 연결된 다수개의 제 4 제어소자와,

   상기 전원 전압을 상기 제 3 제어소자 및 제 4 제어소자에 인가하는 다이오드와,

   상기 다이오드와 전원사이에 연결되어 다이오드에 인가되는 전류의 크기를 미세하게 조절하는 가변 저항을 포함하여 구성되는 것을 특징으로 하는 발광소자의 구동 제어회로.
8. 제 5 항에 있어서,

   상기 제 1 제어소자, 제 2 제어소자, 제 3 제어소자, 그리고 제 4 제어소자는 FET 그리고 BJT 중 어느 하나인 것을 특징으로 하는 발광소자의 구동 제어회로.
9. 제 5 항에 있어서,

   상기 다수개의 제 2 제어소자는 각각 서로 다른 전류용량을 갖는 것을 특징으로 하는 발광소자의 구동 제어회로.
10. 제 5 항에 있어서,

    상기 제 2 제어소자는 제 1 제어소자의 전류용량보다 더 크거나 같은 것을 특징으로 하는 발광소자의 구동 제어회로.
11. 제 5 항에 있어서,

    다수개의 제 2 제어소자는 서로 다른 전류용량을 갖는 다수개의 모드(mode)별로 나뉘어 구성되는 것을 특징으로 하는 발광소자의 구동 제어회로.