KR20020030478A - TFT LCD Source Driver - Google Patents
TFT LCD Source Driver Download PDFInfo
- Publication number
- KR20020030478A KR20020030478A KR1020000061310A KR20000061310A KR20020030478A KR 20020030478 A KR20020030478 A KR 20020030478A KR 1020000061310 A KR1020000061310 A KR 1020000061310A KR 20000061310 A KR20000061310 A KR 20000061310A KR 20020030478 A KR20020030478 A KR 20020030478A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- source driver
- data
- load
- clock terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
본 발명은 액정 표시 장치(Thin Film Transistor Liquid Crystal Display;TFT LCD)에 관한 것으로, 특히 로드 신호(Load signal)와 데이터 인에이블 신호(DE),수직 동기 신호(VSYNC)를 이용하여 내부의 버퍼와 바이어스를 on/off할 수 있도록 하여 소비 전력을 감소시키는데 적당하도록한 액정 표시 장치의 소오스드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display (TFT LCD). In particular, the present invention relates to an internal buffer using a load signal, a data enable signal DE, and a vertical synchronization signal VSYNC. The present invention relates to a source driver of a liquid crystal display device which enables the bias to be turned on and off to reduce power consumption.
일반적으로 문자, 기호 또는 그래픽을 디스플레이하는데 이용되는 액정 표시 장치는 전기장에 의하여 분자 배열이 변화하는 액정의 광학적 성질을 이용하여 액정 기술과 반도체 기술을 융합한 표시 장치이다.BACKGROUND ART In general, a liquid crystal display device used to display letters, symbols, or graphics is a display device in which liquid crystal technology and semiconductor technology are fused using optical properties of a liquid crystal whose molecular arrangement is changed by an electric field.
이하, 첨부된 도면을 참고하여 종래 기술의 액정 표시 장치의 소오스 드라이버에 관하여 설명하면 다음과 같다.Hereinafter, a source driver of a liquid crystal display according to the related art will be described with reference to the accompanying drawings.
도 1은 일반적인 액정 표시 장치의 소오스 드라이버의 동작 파형도이고, 도 2는 종래 기술의 소오스 드라이버의 로드,DE 신호와 내부 버퍼,바이어스의 동작 관계를 나타낸 동작 파형도이다.1 is an operation waveform diagram of a source driver of a general liquid crystal display, and FIG. 2 is an operation waveform diagram illustrating an operation relationship between a load, a DE signal, an internal buffer, and a bias of a source driver of the prior art.
TFT용 LCD는 내부의 픽셀을 온/오프시키는 스위칭 소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 픽셀들이 온/오프된다. 즉, 게이트 드라이버에서 TFT의 게이트에 펄스를 인가하여 온 상태로 만들면, 소오스 드라이버는 TFT의 소오스와 연결된 신호 라인을 통하여 픽셀에 신호 전압을 인가함으로써 TFT 패널에 문자 또는 그래픽을 디스플레이한다.The LCD for TFT uses a TFT as a switching element for turning on / off the pixels inside, and the pixels are turned on / off as this TFT is turned on / off. That is, when the gate driver turns on the gate of the TFT by applying a pulse, the source driver displays a character or graphic on the TFT panel by applying a signal voltage to the pixel through a signal line connected with the source of the TFT.
소오스 디코더는 N비트의 입력 데이타(DIN)의 모든 조합에 해당하는 2N개의 계조 레벨 전압(Vr1~Vrm) 중에서 입력 데이타(DIN)에 상응하는 하나의 계조 레벨 전압을 선택하여 패널 표시 전압(VIN)으로서 출력한다.The source decoder selects one gray level voltage corresponding to the input data DIN from 2N gray level voltages Vr1 to Vrm corresponding to all combinations of the N bit input data DIN to display the panel display voltage VIN. Output as.
소오스 드라이버의 내부 버퍼는 전압 팔로워(VOLTAGE FOLLOWER)구조를 갖는 전류 증폭기로 구현되며, 디코더에서 출력된 패널 표시전압(VIN)을 입력하여 큰 출력 로드를 구동시킬 수 있도록 전류 증폭하고, 증폭된 결과를 TFT의 소스로 출력한다.The internal buffer of the source driver is implemented as a current amplifier having a voltage follower structure. The current driver amplifies the current so that a large output load can be driven by inputting the panel display voltage (VIN) output from the decoder. Output to TFT source.
전체적인 데이터 인가 동작을 보면, 소오스 드라이버는 컨트롤러에서 출력되는 데이터를 받아 D/A 변환하여 이 데이터를 소오스 드라이버의 내부 버퍼를 통하여 출력하고, LCD 패널은 이 데이터 신호를 받아 화상을 디스플레이한다.In the overall data application operation, the source driver receives the data output from the controller, performs D / A conversion, and outputs the data through an internal buffer of the source driver, and the LCD panel receives the data signal and displays an image.
도 1에서와 같이, 소오스 드라이버의 데이터 공급 단위인 프레임(Frame)을 인에이블 시키는 수직 동기 신호(VSYNC), 소오스 드라이버에 데이터가 입력되도록 인에이블 시키는 데이터 인에이블 신호(Data Enable;DE), 모든 데이터가 소오스 드라이버에 입력된 후에 LCD 패널에 디스플레이되도록 하는 로드 신호(Load Signal)가 사용된다.As shown in FIG. 1, a vertical sync signal VSYNC for enabling a frame, which is a data supply unit of a source driver, a data enable signal (DE) for enabling data to be input to a source driver, and all of them. A load signal is used which causes the data to be displayed on the LCD panel after being input to the source driver.
그리고 소오스 드라이버 내부에는 D/A 변환된 신호를 출력으로 내보내는 내부 버퍼 및 내부 버퍼를 동작하는데 필요한 전류(current)를 제공하는 바이어스 블록이 구성된다.Inside the source driver, there is an internal buffer that sends the D / A converted signal to the output and a bias block that provides the current required to operate the internal buffer.
액정 표시 소자의 디스플레이 동작으로 보면, 소오스 드라이버의 각 프레임을 인에이블 시키는 수직 동기 신호(VSYNC)가 먼저 활성화된다.In the display operation of the liquid crystal display, the vertical synchronization signal VSYNC for enabling each frame of the source driver is activated first.
그리고 소오스 드라이버에 데이터가 입력되도록 데이터 인에이블 신호(DE)가 활성화되어 공급되고, 데이터 인에이블 신호에 의해 LCD 패널에 연결 구성되는 복수개의 소오스 드라이버들중에 첫번째 소오스 드라이버에 데이터가 입력되고 순차적으로 각각의 소오스 드라이버에 데이터가 입력된다.The data enable signal DE is activated and supplied to input data to the source driver, and the data is input to the first source driver sequentially among the plurality of source drivers configured to be connected to the LCD panel by the data enable signal. Data is input to the source driver.
이어, 모든 소오스 드라이버에 데이터가 입력되면 각각의 소오스 드라이버에 입력된 데이터가 패널의 각 화소에 공급되어 디스플레이되도록 로드 신호가 발생된다.Subsequently, when data is input to all the source drivers, a load signal is generated such that data input to each source driver is supplied to each pixel of the panel for display.
이와 같이 로드 신호가 발생되면 패널에 연결 구성된 모든 소오스 드라이버의 데이터가 동시에 패널의 각 화소로 공급되어 디스플레이되는데, 이때 소오스 드라이버의 내부에서는 계속 on되어 있는 내부 바이어스 블록과 내부 버퍼 블록이 D/A 변환된 데이터 값을 출력시키는 것이다.When the load signal is generated, data of all source drivers connected to the panel are simultaneously supplied to each pixel of the panel and displayed. In this case, the internal bias block and the internal buffer block which are continuously turned on inside the source driver are converted into D / A. Output the data value.
그러나 이와 같은 종래 기술의 액정 표시 장치에 있어서는 다음과 같은 문제가 있다.However, such a liquid crystal display device of the prior art has the following problems.
로드 신호가 발생하면 패널의 모든 소오스 드라이버에 있던 데이터가 동시에 디스플레이되는데, 이때 소오스 드라이버의 내부에 구성되는 내부 버퍼와 내부 버퍼에 바이어스를 공급하는 바이어스 블록이 도 2에서와 같이 데이터를 디스플레이하는 구간에서만 on되어 있어도 디스플레이 동작이 가능함에도 항상 on되어 있어 액정 표시 장치의 전류 소모가 크다.When the load signal is generated, the data in all source drivers of the panel are displayed at the same time.In this case, the internal buffer configured in the source driver and the bias block for supplying the bias to the internal buffer are displayed only in the period in which the data is displayed as shown in FIG. Even when it is turned on, the display operation is possible, but it is always turned on, so the current consumption of the liquid crystal display is large.
이는 소자의 고화소화 및 제품의 적용성을 저하시킨다.This decreases the high pixelation of the device and the applicability of the product.
본 발명은 이와 같은 종래 기술의 액정 표시 장치의 문제를 해결하기 위한 것으로, 로드 신호(Load signal)와 데이터 인에이블 신호(DE),수직 동기 신호(VSYNC)를 이용하여 내부의 버퍼와 바이어스를 on/off할 수 있도록 하여 소비 전력을 감소시키는데 적당하도록한 액정 표시 장치의 소오스 드라이버를 제공하는데 그 목적이 있다.The present invention solves the problems of the conventional liquid crystal display device, and uses the load signal, the data enable signal DE, and the vertical synchronization signal VSYNC to turn on an internal buffer and a bias. It is an object of the present invention to provide a source driver of a liquid crystal display device that can be turned on / off to reduce power consumption.
도 1은 일반적인 액정 표시 장치의 소오스 드라이버의 동작 파형도1 is an operation waveform diagram of a source driver of a general liquid crystal display device;
도 2는 종래 기술의 소오스 드라이버의 로드,DE 신호와 내부 버퍼,바이어스의 동작 관계를 나타낸 동작 파형도2 is an operation waveform diagram illustrating an operation relationship between a load, a DE signal, an internal buffer, and a bias of a source driver of the related art
도 3은 본 발명에 따른 소오스 드라이버의 구성 블록도3 is a block diagram illustrating the configuration of a source driver according to the present invention.
도 4는 본 발명에 따른 파워 on/off 제어 블록의 상세 구성도4 is a detailed block diagram of a power on / off control block according to the present invention
도 5는 본 발명에 따른 소오스 드라이버의 동작 파형도5 is an operational waveform diagram of a source driver according to the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31. 소오스 드라이버 32. 파워 on/off 제어 블록31. Source driver 32. Power on / off control block
33. 내부 바이어스 블록 34. 내부 버퍼33. Internal Bias Block 34. Internal Buffer
이와 같은 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 소오스 드라이버는 입력되는 데이터에 해당하는 화상을 디스플레이하는 패널 그리고 상기 패널에 화상 데이터를 인가하는 소오스 드라이버들을 포함하고, 상기 소오스 드라이버가, D/A 변환된 신호를 출력하는 내부 버퍼와,상기 내부 버퍼가 동작하는데 필요한 전류를 공급하는 내부 바이어스 블록과,상기 소오스 드라이버의 프레임을 인에이블하는 수직 동기 신호(VSYNC), 소오스 드라이버에 데이터가 입력되도록 하는 데이터 인에이블 신호(DE), 소오스 드라이버의 데이터가 패널에 디스플레이되도록 하는 로드 신호(Load)를 입력으로 하여 디스플레이 구간에서만 내부 버퍼와 내부 바이어스 블록이 on되도록 하는 파워 on/off 제어 블록을 포함하여 구성되는 것을 특징으로 한다.The source driver of the liquid crystal display according to the present invention for achieving the above object includes a panel for displaying an image corresponding to the input data and source drivers for applying the image data to the panel, the source driver, D An internal buffer for outputting the / A converted signal, an internal bias block for supplying current required for the internal buffer to operate, a vertical synchronization signal (VSYNC) for enabling a frame of the source driver, and data input to the source driver It includes a data enable signal (DE), and a power on / off control block to turn on the internal buffer and the internal bias block only in the display section by inputting a load signal (Load) that allows the data of the source driver to be displayed on the panel. Characterized in that the configuration.
이하, 첨부된 도면을 참고하여 본 발명에 따른 액정 표시 장치의 소오스 드라이버에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a source driver of a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 소오스 드라이버의 구성 블록도이고, 도 4는 본 발명에 따른 파워 on/off 제어 블록의 상세 구성도이다.3 is a block diagram illustrating a source driver according to the present invention, and FIG. 4 is a detailed block diagram illustrating a power on / off control block according to the present invention.
본 발명의 소오스 드라이버는 파워 on/off 제어 블록을 구비하여 데이터의 디스플레이 구간에서만 내부 버퍼와 내부 바이어스 블록이 on되도록할 수 있도록한 것으로, 먼저, 소오스 드라이버(31)내에 파워 on/off 제어 블록(32), 내부 바이어스 블록(33), 내부 버퍼(34)가 구비된다.The source driver of the present invention includes a power on / off control block so that the internal buffer and the internal bias block can be turned on only in the display period of the data. First, the power on / off control block in the source driver 31 ( 32, an internal bias block 33, and an internal buffer 34 are provided.
여기서, 파워 on/off 제어 블록(32)은 소오스 드라이버(31)의 프레임을 인에이블하는 수직 동기 신호(VSYNC), 소오스 드라이버(31)에 데이터가 입력되도록 하는 데이터 인에이블 신호(DE), 소오스 드라이버(31)에 모든 데이터가 입력된 후에 이 데이터가 패널에 디스플레이되도록 하는 로드 신호(Load)를 입력으로 하여 디스플레이 구간에서만 내부 버퍼(34)와 내부 바이어스 블록(33)이 on되도록 하는 블록이다.The power on / off control block 32 may include a vertical sync signal VSYNC for enabling a frame of the source driver 31, a data enable signal DE for allowing data to be input to the source driver 31, and a source. It is a block that turns on the internal buffer 34 and the internal bias block 33 only in the display section by inputting a load signal Load that causes the data to be displayed on the panel after all data is input to the driver 31.
그리고 내부 버퍼(34)는 소오스 드라이버(31)의 내부에서 D/A 변환된 신호를 출력하는 블록이고, 내부 바이어스 블록(33)은 내부 버퍼(34)가 동작하는데 필요한 전류를 공급하는 블록이다.The internal buffer 34 is a block for outputting a D / A converted signal inside the source driver 31, and the internal bias block 33 is a block for supplying a current required for the internal buffer 34 to operate.
이와 같은 본 발명에 따른 파워 on/off 제어 블록(32)의 상세 구성을 보면 다음과 같다.Looking at the detailed configuration of the power on / off control block 32 according to the present invention as follows.
도 4에서와 같이, 데이터 인에이블 신호(DE)를 반전하는 제 1 인버터(40a)와, 로드 신호(Load)를 반전하는 제 2 인버터(40b)와, 반전되지 않은 데이터 인에이블 신호(DE)와 제 1 인버터(40a)에 의해 반전된 데이터 인에이블 신호를 각각 클럭 단자(clk)와 반전 클럭 단자(clkb)의 입력으로 받고, 수직 동기 신호(VSYNC)에 의해 인에이블되어 제 1 래치 신호(Q1)를 출력하는 제 1 플립 플롭(41)과, 반전되지 않은 로드 신호와 제 2 인버터(40b)에 의해 반전된 로드 신호를 각각 클럭 단자(clk)와 반전 클럭 단자(clkb)의 입력으로 받고, 수직 동기 신호(VSYNC)에 의해 인에이블되어 제 2 래치 신호(Q2)를 출력하는 제 2 플립 플롭(42)과, 상기 제 1,2 플립 플롭(41)(42)에서 출력되는 제 1,2 래치 신호(Q1)(Q2)를 익스클루시브 NOR 연산하는 E-NOR 게이트(43)와, 상기 E-NOR 게이트(43)와 수직 동기 신호(VSYNC)를 AND 연산하여 내부 버퍼(34)와 내부 바이어스 블록(33)의 on/off를제어하는 제어 신호를 출력하는 AND 게이트(44)로 구성된다.As shown in FIG. 4, a first inverter 40a that inverts the data enable signal DE, a second inverter 40b that inverts the load signal Load, and an uninverted data enable signal DE And a data enable signal inverted by the first inverter 40a as the inputs of the clock terminal clk and the inverted clock terminal clkb, respectively, and are enabled by the vertical synchronization signal VSYNC to enable the first latch signal ( The first flip-flop 41 which outputs Q1), the uninverted load signal and the load signal inverted by the second inverter 40b are received as inputs of the clock terminal clk and the inverted clock terminal clkb, respectively. A second flip flop 42 which is enabled by the vertical synchronization signal VSYNC and outputs a second latch signal Q2, and the first and second outputs which are output from the first and second flip flops 41 and 42; E-NOR gate 43 for performing an exclusive NOR operation on the two latch signals Q1 and Q2, and the vertical synchronization signal VSYNC with the E-NOR gate 43. ) And AND gate 44 for outputting a control signal for controlling the on / off of the internal buffer 34 and the internal bias block 33 by AND operation.
여기서, 각각의 제 1,2 플립 플롭(41)(42)은 입력되는 수직 동기 신호가 Low인 경우 디져블(disable)되고, 수직 동기 신호가 High인 경우 인에이블된다.Here, each of the first and second flip flops 41 and 42 is disabled when the input vertical synchronization signal is Low, and is enabled when the vertical synchronization signal is High.
그리고 제 1,2 플립 플롭(41)(42)의 출력(Q1)(Q2)은 clk 입력의 2분주된 신호가 출력되고, 제 1,2 플립 플롭(41)(42)의 출력(QB)(QB)은 clkb 입력의 2분주된 신호가 출력된다.The outputs Q1 and Q2 of the first and second flip flops 41 and 42 output a signal divided by two of the clk input, and the output QB of the first and second flip flops 41 and 42. QB outputs two divided signals of the clkb input.
이와 같은 파워 on/off 제어 블록(32)은 하나의 실시예를 나타낸 것으로 본 발명의 요지를 벗어나지 않는 범위내에서 변경 가능함은 당연하다.Such a power on / off control block 32 is shown as an embodiment and can be changed within the scope without departing from the gist of the present invention.
이와 같은 구성을 갖는 본 발명에 따른 액정 표시 장치의 소오스 드라이버의 동작은 다음과 같다.The operation of the source driver of the liquid crystal display according to the present invention having such a configuration is as follows.
도 5는 본 발명에 따른 소오스 드라이버의 동작 파형도이다.5 is an operational waveform diagram of a source driver according to the present invention.
먼저, 소오스 드라이버(31)의 각 프레임을 인에이블시키는 수직 동기 신호(VSYNC)가 발생한다.First, a vertical synchronizing signal VSYNC for enabling each frame of the source driver 31 is generated.
이와 같이 수직 동기 신호가 발생하면 파워 on/off 제어 블록(32)의 제 1,2 플립 플롭(41)(42)은 동작 가능한 상태가 된다.When the vertical synchronizing signal is generated in this manner, the first and second flip flops 41 and 42 of the power on / off control block 32 are operated.
그리고 소오스 드라이버(31)에 데이터가 입력되도록 인에이블시키는 데이터 인에이블 신호(DE)가 발생한다.A data enable signal DE is generated to enable data to be input to the source driver 31.
데이터 인에이블 신호가 High인 구간에서 LCD 패널의 여러개의 소오스 드라이버중 한개씩의 소오스 드라이버 단위로 순차적으로 데이터가 입력된다.In the period where the data enable signal is high, data is sequentially input in units of source drivers of one of several source drivers of the LCD panel.
이어, 모든 소오스 드라이버에 데이터가 입력되면 데이터 인에이블 신호는Low가 되고 패널에 이들 데이터에 해당하는 화상을 디스플레이하기 위한 로드 신호가 High가 된다.Subsequently, when data is input to all source drivers, the data enable signal becomes Low and the load signal for displaying an image corresponding to these data on the panel becomes High.
이와 같은 동작에서 데이터 인에이블 신호가 Low이고, 로드 신호가 High가 되기전까지의 구간은 소오스 드라이버 내부의 내부 바이어스 블록(33)과 내부 버퍼(34)는 디져블 상태가되어도 동작 가능하므로 이 구간은 파워 on/off 제어 블록(32)의 인에이블 신호가 Low가 된다.In this operation, the interval until the data enable signal is Low and the load signal becomes High is possible because the internal bias block 33 and the internal buffer 34 inside the source driver can operate even in the deactivated state. The enable signal of the power on / off control block 32 goes low.
파워 on/off 제어 블록(32)은 수직 동기 신호가 High인 구간 즉, 소오스 드라이버의 프레임이 인에이블인 경우에만 동작한다.The power on / off control block 32 operates only when the vertical synchronization signal is High, that is, when the frame of the source driver is enabled.
수직 동기 신호가 High일때 로드 신호와 데이터 인에이블 신호가 각각 제 1,2 플립 플롭(41)(42)을 통과하여 2분주된 신호를 Exclusive-NOR 연산하면 파워를 off하기 위한 신호가 발생되는데, 수직 동기 신호가 High인 구간에서 동작하기 위하여 AND 게이트(44)에 입력한다.When the vertical synchronization signal is high, when the load signal and the data enable signal pass through the first and second flip flops 41 and 42, respectively, and the signal divided by two is exclusively NOR, a signal for turning off the power is generated. The vertical synchronization signal is input to the AND gate 44 to operate in a period of high.
이와 같이 AND 게이트(44)에서 출력되는 신호에 의해 내부 바이어스 블록(33), 내부 버퍼(34)는 선택적으로 on/off된다.As such, the internal bias block 33 and the internal buffer 34 are selectively turned on / off by the signal output from the AND gate 44.
특히, 데이터 인에이블 신호가 Low이고, 로드 신호가 High가 되기전까지의 구간에서 내부 바이어스 블록(33)과 내부 버퍼(34)는 디져블 상태가 된다.(도 5의 ⓐ 구간)In particular, the internal bias block 33 and the internal buffer 34 are in a disabling state in a section until the data enable signal is low and the load signal becomes high (section ⓐ in FIG. 5).
이와 같은 본 발명에 따른 액정 표시 장치의 소오스 드라이버는 다음과 같은 효과가 있다.The source driver of the liquid crystal display according to the present invention has the following effects.
소오스 드라이버의 내부에 구성되는 내부 버퍼와 내부 버퍼에 바이어스를 공급하는 바이어스 블록이 데이터를 디스플레이하는 구간에서만 on되도록 제어할 수 있어 전류 소모를 줄일 수 있다.The internal buffer configured inside the source driver and the bias block for supplying the bias to the internal buffer can be controlled to be turned on only during the data display period, thereby reducing current consumption.
이는 소자의 고화소화 및 제품의 적용성을 높이는 효과가 있다.This has the effect of increasing the pixel height of the device and the applicability of the product.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000061310A KR100351903B1 (en) | 2000-10-18 | 2000-10-18 | TFT LCD Source Driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000061310A KR100351903B1 (en) | 2000-10-18 | 2000-10-18 | TFT LCD Source Driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020030478A true KR20020030478A (en) | 2002-04-25 |
| KR100351903B1 KR100351903B1 (en) | 2002-09-12 |
Family
ID=19694132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000061310A KR100351903B1 (en) | 2000-10-18 | 2000-10-18 | TFT LCD Source Driver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351903B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795038A (en) * | 2015-04-29 | 2015-07-22 | 南京中电熊猫液晶显示科技有限公司 | Liquid crystal display panel driving circuit |
| CN106409261A (en) * | 2016-11-29 | 2017-02-15 | 武汉华星光电技术有限公司 | GOA drive circuit |
-
2000
- 2000-10-18 KR KR1020000061310A patent/KR100351903B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795038A (en) * | 2015-04-29 | 2015-07-22 | 南京中电熊猫液晶显示科技有限公司 | Liquid crystal display panel driving circuit |
| CN106409261A (en) * | 2016-11-29 | 2017-02-15 | 武汉华星光电技术有限公司 | GOA drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100351903B1 (en) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100635551B1 (en) | Driving device of display device, display device, and driving method of display device | |
| US9214130B2 (en) | Display device and mobile terminal | |
| EP2264694B1 (en) | Display device and mobile terminal | |
| JP4494050B2 (en) | Display device drive device and display device | |
| KR101258900B1 (en) | Liquid crystal display device and data driving circuit therof | |
| US9076405B2 (en) | Display device, method for driving same, and liquid crystal display device | |
| KR20070002544A (en) | Mobile liquid crystal display and method for driving the same | |
| JP3487628B2 (en) | Liquid crystal display | |
| US7728805B2 (en) | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption | |
| JP7114875B2 (en) | ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE CONTROL METHOD, AND ELECTRONIC DEVICE | |
| KR20050002238A (en) | Apparatus and method driving of liquid crystal display device | |
| KR20090016150A (en) | Driving circuit and liquid crystal display having the same | |
| KR20160086436A (en) | Gate shift register and display device using the same | |
| KR20090059506A (en) | Operating circuit of liquid crystal display device | |
| KR101205413B1 (en) | A power-saving circuit of liquid crystal display device | |
| KR20100069900A (en) | Apparatus and method for driving liquid crystal display device | |
| KR100351903B1 (en) | TFT LCD Source Driver | |
| US20130100105A1 (en) | Signal generator circuit, liquid crystal display device | |
| JP2005037831A (en) | Display driver and electrooptical device | |
| KR100934975B1 (en) | Source Driving IC And Liquid Crystal Display Device Having The Same | |
| KR100806247B1 (en) | Method of driving lcd panels | |
| JP4830424B2 (en) | Drive device | |
| KR100274547B1 (en) | A tft transistor gate drive voltage output circuit and a lcd device having the circuit | |
| KR101002000B1 (en) | Gate driver of liquid crystal display panel | |
| JP4254963B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 17 |