KR100274547B1 - A tft transistor gate drive voltage output circuit and a lcd device having the circuit - Google Patents
A tft transistor gate drive voltage output circuit and a lcd device having the circuit Download PDFInfo
- Publication number
- KR100274547B1 KR100274547B1 KR1019980035144A KR19980035144A KR100274547B1 KR 100274547 B1 KR100274547 B1 KR 100274547B1 KR 1019980035144 A KR1019980035144 A KR 1019980035144A KR 19980035144 A KR19980035144 A KR 19980035144A KR 100274547 B1 KR100274547 B1 KR 100274547B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- capacitor
- diode
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
이 발명은 박막 트랜지스터(thin film transistor) 게이트 온 전압 출력회로 및 그를 갖는 액정표시장치의 구동장치에 관한 것으로, 제1 펌핑부는 제1전압을 외부의 스위칭 펄스 신호를 직렬로 인가받는 제1 커패시터의 출력에 따라 펌핑한다. 제1직류 변환부는 제1 펌핑부의 출력전압을 직류로 변환한다. 제2 펌핑부는 제1 커패시터의 출력에 따라 제1 직류변환부의 출력 전압을 펌핑한다. 제2 직류 변환부는 제2 펌핑부의 출력전압을 직류로 변환한다. 제1전압 가변부는 제1전압을 가변한다. 이렇게 함으로써, 게이트 온 전압을 적절하게 조정하여 최적의 패널 상태를 유지하도록 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor gate-on voltage output circuit and a driving device of a liquid crystal display device having the same. Pump according to the output. The first direct current converter converts the output voltage of the first pumping part into direct current. The second pumping unit pumps the output voltage of the first DC converter in accordance with the output of the first capacitor. The second DC converter converts the output voltage of the second pumping unit into DC. The first voltage variable part varies the first voltage. By doing so, the gate-on voltage is properly adjusted to maintain the optimal panel state.
Description
이 발명은 액정 표시 장치(LCD: Liquid Crystal Display)에 관한 것으로, 게이트 드라이버에 게이트 온/오프 전압을 출력하는 박막 트랜지스터(Thin Film Transistor) 게이트 온 전압 출력회로 및 그를 갖는 액정 표시 장치의 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to a thin film transistor (GDP) gate on voltage output circuit for outputting a gate on / off voltage to a gate driver, It is about.
박막 트랜지스터 액정 표시 장치는 게이트선을 통하여 주사신호를 인가하여 각 화소의 트랜지스터를 동작시켜 각 행의 화소에 차례로 데이터 신호를 입력하고, 각 화소에 유지 축전기를 두어 박막 트랜지스터가 오프 상태일 때에도 데이터 전압을 오랫동안 유지한다.A thin film transistor liquid crystal display device applies a scan signal through a gate line to operate transistors of each pixel to input data signals to pixels in each row in turn, and a storage capacitor is provided to each pixel so that the data voltage is maintained even when the thin film transistor is turned off. Keep it for a long time.
능동 행렬(active matrix)형 액정표시장치에서 각 화소의 액정을 구동하기 위해서는 박막 트랜지스터를 주기적으로 온/오프시켜야 하는데, 박막 트랜지스터를 온/오프시키기 위해서는 통상적으로 +20V이상, -5V이하의 게이트 전압을 박막 트랜지스터의 게이트에 인가해 주어야 한다.In an active matrix liquid crystal display, thin film transistors must be turned on and off periodically to drive the liquid crystal of each pixel. Gate voltages of + 20V and below -5V are generally required to turn on and off thin film transistors. Should be applied to the gate of the thin film transistor.
이러한 게이트 온 전압을 만드는 방법중의 하나로 충전 펌프(charge pump) 방식을 사용하였는데 이때 펌핑신호로서 타이밍 컨트롤러(timing controller)에서 출력되는 극성반전신호를 사용하였다. 극성반전신호는 데이터 전압을 스위칭하기 위한 신호이다.As one of the methods of making such a gate-on voltage, a charge pump method was used. In this case, a polarity inversion signal output from a timing controller was used as a pumping signal. The polarity inversion signal is a signal for switching the data voltage.
또한, 게이트 온 전압을 만드는 다른 방법으로는 펌핑신호로서 직류/직류 변환기의 스위칭 펄스 신호를 이용하는 것이 있다.In addition, another method of making the gate-on voltage is to use a switching pulse signal of a DC / DC converter as a pumping signal.
위와 같은 방법에 의해 게이트 온 전압 신호를 만들어 게이트 드라이버로 입력하고, 이에 따라 출력되는 게이트 드라이버의 게이트 구동신호와 데이터 드라이버의 데이터 전압에 따라 액정표시장치 패널을 작동시켰다. 이때, 플리커 등의 잡음이 생기면, 게이트 온 전압신호를 조정하여 최적의 패널상태를 유지하도록 하였다.The gate-on voltage signal is generated by the above method and input to the gate driver, and the liquid crystal display panel is operated according to the gate driving signal of the gate driver and the data voltage of the data driver. At this time, when noise such as flicker occurs, the gate-on voltage signal is adjusted to maintain an optimal panel state.
그러나 종래에는 게이트 온 전압 신호를 변경하기가 어려운 단점이 있다.However, in the related art, it is difficult to change the gate-on voltage signal.
본 발명이 이루고자 하는 기술적 과제는 종래의 단점을 해결하고자 하는 것으로, 게이트 온 전압 신호를 임의로 가변할 수 있도록 하는 박막 트랜지스터 게이트 온 전압 출력회로 및 그를 갖는 액정 표시 장치의 구동장치를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the disadvantages of the prior art, and to provide a thin film transistor gate on voltage output circuit and a driving device for a liquid crystal display device having the same.
도1은 이 발명의 실시예에 따른 액정표시장치 구동장치의 블록 구성도.1 is a block diagram of a liquid crystal display driving device according to an embodiment of the present invention.
도2는 도1의 게이트 드라이버의 출력 파형도.2 is an output waveform diagram of the gate driver of FIG.
도3은 이 발명의 실시예에 따른 박막 트랜지스터 게이트 온 전압 출력회로의 상세 회로도.3 is a detailed circuit diagram of a thin film transistor gate on voltage output circuit according to an embodiment of the present invention.
도4는 도3의 각부 파형도.4 is a waveform diagram of each part of FIG. 3;
본 발명에서는 이러한 기술적 과제를 달성하기 위하여, 제1 펌핑부는 제1전압을 외부의 스위칭 펄스 신호를 직렬로 인가받는 제1 커패시터의 출력에 따라 펌핑한다. 제1직류 변환부는 제1 펌핑부의 출력전압을 직류로 변환한다. 제2 펌핑부는 제1 커패시터의 출력에 따라 제1 직류변환부의 출력 전압을 펌핑한다. 제2 직류 변환부는 제2 펌핑부의 출력전압을 직류로 변환한다. 제1전압 가변부는 제1전압을 가변한다. 이렇게 함으로써, 게이트 온 전압을 적절하게 조정하여 최적의 패널 상태를 유지하도록 한다.In the present invention, in order to achieve the technical problem, the first pumping unit pumps the first voltage in accordance with the output of the first capacitor to receive an external switching pulse signal in series. The first direct current converter converts the output voltage of the first pumping part into direct current. The second pumping unit pumps the output voltage of the first DC converter in accordance with the output of the first capacitor. The second DC converter converts the output voltage of the second pumping unit into DC. The first voltage variable part varies the first voltage. By doing so, the gate-on voltage is properly adjusted to maintain the optimal panel state.
이 발명의 실시예에 대하여 첨부한 도면을 참조로 하여 설명하면 다음과 같다.Embodiments of the present invention will be described below with reference to the accompanying drawings.
도1은 이 발명의 실시예에 따른 액정 표시 장치 구동장치의 블록도이고,1 is a block diagram of a liquid crystal display driving device according to an embodiment of the present invention;
도2는 게이트 구동 신호의 파형도이다.2 is a waveform diagram of a gate drive signal.
도1에서 보는 바와 같이, 외부의 데이터 및 동기신호를 입력받아 데이터를 디스플레이하도록 타이밍을 제어하는 타이밍 컨트롤러(3)의 출력신호는 게이트 드라이버(2) 및 소스 드라이버(1)로 입력된다.As shown in FIG. 1, an output signal of the timing controller 3 for controlling timing to receive external data and a synchronization signal and display data is input to the gate driver 2 and the source driver 1.
게이트 드라이버(2)는 타이밍 컨트롤러로부터 스타트 펄스 수직 신호(STV)를 받으면, 게이트 클럭 신호(CPV)에 따라 액정 표시 장치 패널(4)의 박막 트랜지스터를 라인별로 차례로 온 시키기 위해, 타이밍 컨트롤러(3)로부터 게이트 온/오프 전압 신호(Gate on, Gate off)를 입력받아 게이트 구동 신호(Gn-1, Gn,...)를 출력한다.When the gate driver 2 receives the start pulse vertical signal STV from the timing controller, the timing controller 3 sequentially turns on the thin film transistors of the liquid crystal display panel 4 line by line according to the gate clock signal CPV. The gate on / off voltage signals Gate on and Gate off are input from the gate driving signals Gn-1, Gn, ..., and are output.
소스 드라이버(1)는 타이밍 컨트롤러(3)로부터 입력되는 데이터를 시프트 레지스터내에 저장했다가 데이터를 액정표시장치 패널(4)에 내릴 것을 명령하는 로드 신호(LP)의 제어에 따라 각각의 데이터에 해당하는 전압을 액정 표시 장치 패널(4)에 출력한다.The source driver 1 stores the data input from the timing controller 3 in the shift register and corresponds to the respective data according to the control of the load signal LP which instructs the liquid crystal display panel 4 to lower the data. The voltage to be output is output to the liquid crystal display panel 4.
먼저, 사용자에 의해 전원이 인가되면, 컴퓨터 등의 그래픽 컨트롤러로부터 타이밍 컨트롤러(3)로 적녹청(RGB) 데이터, 수평 동기 신호(Hsync), 수직 동기신호(Vsync), 데이터 인에이블 신호(DE) 및 메인 클럭 신호(MCLK)가 입력된다.First, when the power is applied by the user, the red and green (RGB) data, the horizontal sync signal (Hsync), the vertical sync signal (Vsync), and the data enable signal (DE) from the graphic controller such as a computer to the timing controller 3. And a main clock signal MCLK is input.
그러면, 타이밍 컨트롤러(1)는 그래픽 컨트롤러로부터 입력받은 신호들을 이용하여, 게이트 클럭 신호(CPV: clock pulse vertical), 게이트 온/오프 전압 신호(Gate on, Gate off) 및 스타트 펄스 수직 신호(STV: start pulse vertical)를 생성하여 게이트 드라이버(4)로 출력한다.Then, the timing controller 1 uses the signals received from the graphics controller to perform a gate clock signal (CPV), a gate on / off voltage signal (Gate on and gate off), and a start pulse vertical signal (STV). start pulse vertical) is generated and output to the gate driver 4.
또한, 소스 클럭 신호(HCLK: horizontal clock), 스타트 펄스 수평신호(STH: start horizontal signal), 로드 신호(LP: load signal)를 생성하여 적녹청(R, G, B) 데이터와 같이 소스 드라이버(2)로 출력한다.In addition, the source clock signal (HCLK: horizontal clock), start pulse horizontal signal (STH: start horizontal signal), and load signal (LP) to generate a source driver (R, G, B) data, such as 2)
그러면, 도2에 도시된 바와 같이, 게이트 드라이버(4)는 스타트 펄스 수직 신호(STV)를 받으면, 게이트 클럭 신호(CPV)에 따라 게이트 온/오프 전압 신호(Gate on, Gate off)를 이용하여 액정 표시 장치 패널(3)의 박막 트랜지스터(6)를 라인별로 차례로 온 시키기 위한 게이트 구동 신호(Gn-1, Gn,...)를 출력한다.Then, as shown in FIG. 2, when the gate driver 4 receives the start pulse vertical signal STV, the gate driver 4 uses the gate on / off voltage signals Gate on and Gate off according to the gate clock signal CPV. The gate driving signals Gn-1, Gn, ... for turning on the thin film transistors 6 of the liquid crystal display panel 3 in order for each line are output.
다음, 액정표시장치 패널(4)은 게이트 구동신호(Gn-1, Gn,...)에 따라 소스 드라이버(1)에서 출력되는 데이터에 해당하는 전압을 화면에 표시하게 된다.Next, the liquid crystal display panel 4 displays the voltage corresponding to the data output from the source driver 1 on the screen according to the gate driving signals Gn-1, Gn,...
이 과정에서 타이밍 컨트롤러(3)의 게이트 온 전압 신호(Gate on)를 생성하는 과정을 도3 및 도4를 참조로 하여 상세히 설명하면 다음과 같다.A process of generating a gate on voltage signal (Gate on) of the timing controller 3 in this process will be described in detail with reference to FIGS. 3 and 4 as follows.
도3은 이 발명의 실시예에 따른 박막 트랜지스터 게이트 온 전압 출력회로의 상세 회로도이고,3 is a detailed circuit diagram of a thin film transistor gate on voltage output circuit according to an embodiment of the present invention;
도4는 도3의 각부 파형도이다.4 is a waveform diagram of each part of FIG. 3.
도3에서 보는 바와 같이, 전압 가변부(35)의 제1저항(R1)은 일정전압(VDD)에 일측이 연결된다. 제2저항(R2)은 제1저항(R1)의 타측에 일측이 연결되고, 타측이 접지된다. 증폭기(30)은 제1저항(R1)과 제2저항(R2)의 접점의 전압을 출력하는 버퍼 역할을 한다. 점퍼 스위치(SW)는 일정전압(Vdd) 또는 증폭기(30)의 출력 전압을 점퍼선을 연결함에 의해 제1전압(AVdd)으로서 공급한다. 제1 펌핑부(31)의 제1 다이오드(D1)는 제1전압(AVdd)을 애노드로 입력받는다. 제1 커패시터(C1)는 스위칭 펄스(Vsw)를 일측으로 입력받고, 제1 다이오드(D1)의 캐소드에 타측이 연결된다. 제2 다이오드(D2)는 제1 다이오드(D1)의 캐소드에 제1 커패시터(C1)와 병렬로 애노드가 연결된다. 제1 직류 변환부(32)는 제1전압(AVdd)에 일측이 연결되고, 타측이 제2 다이오드(D2)의 캐소드에 연결되는 제2 커패시터(C2)이다. 제2 펌핑부(33)의 제3 커패시터(C3)는 제1커패시터(C1), 제1다이오드(D1) 및 제2 다이오드(D2)가 연결되는 제1접점(Va)에 일측이 연결된다. 제3 다이오드(D3)는 제2 커패시터(C2)의 출력 전압(Vb)을 애노드로 입력받는다. 제4 다이오드(D4)는 제3 다이오드(D3)의 캐소드에 제3 커패시터(C3)와 병렬로 애노드가 연결된다. 제2 직류 변환부(34)는 제1 직류 변환부(32)의 출력에 일측이 연결되고, 타측이 제4 다이오드(34)의 캐소드에 연결되는 제4커패시터(C4)이다.As shown in FIG. 3, one side of the first resistor R1 of the voltage variable part 35 is connected to a constant voltage VDD. One side of the second resistor R2 is connected to the other side of the first resistor R1, and the other side of the second resistor R2 is grounded. The amplifier 30 serves as a buffer for outputting the voltages of the contacts of the first resistor R1 and the second resistor R2. The jumper switch SW supplies the constant voltage Vdd or the output voltage of the amplifier 30 as the first voltage AVdd by connecting jumper lines. The first diode D1 of the first pumping part 31 receives the first voltage AVdd as an anode. The first capacitor C1 receives the switching pulse Vsw on one side and is connected to the other side of the cathode of the first diode D1. The second diode D2 has an anode connected to the cathode of the first diode D1 in parallel with the first capacitor C1. The first DC converter 32 is a second capacitor C2 having one side connected to the first voltage AVdd and the other side connected to the cathode of the second diode D2. One side of the third capacitor C3 of the second pumping unit 33 is connected to the first contact Va to which the first capacitor C1, the first diode D1, and the second diode D2 are connected. The third diode D3 receives the output voltage Vb of the second capacitor C2 as an anode. The fourth diode D4 has an anode connected to the cathode of the third diode D3 in parallel with the third capacitor C3. The second DC converter 34 is a fourth capacitor C4 having one side connected to the output of the first DC converter 32 and the other side connected to the cathode of the fourth diode 34.
다음, 도3의 각부 파형도인 도4를 참조로 하여 게이트 온 전압 신호의 출력동작에 대하여 설명한다.Next, the output operation of the gate-on voltage signal will be described with reference to FIG. 4, which is a waveform diagram of each part of FIG.
먼저, 도2에 도시된 바와 같은 파형을 가진 제1전압(AVdd)이 제1 다이오드(D1)에 점퍼 스위치(SW)를 통해 인가되고, 스위칭 펄스 신호(Vsw)가 제1 커패시터(C1)로 입력된다. 여기서 스위칭 펄스 신호(Vsw)의 진폭은 고전압 구동 방식의 경우에 +10V 정도가 된다. 이하, 고전압 구동 방식으로 설명하기로 한다.First, the first voltage AVdd having the waveform as shown in FIG. 2 is applied to the first diode D1 through the jumper switch SW, and the switching pulse signal Vsw is applied to the first capacitor C1. Is entered. Here, the amplitude of the switching pulse signal Vsw becomes about + 10V in the case of the high voltage driving method. Hereinafter, the high voltage driving method will be described.
그러면, 제1 다이오드(D1)는 제1전압(AVdd)을 애노드로 입력받아 캐소드로 출력하고, 스위칭 펄스 신호(Vsw)는 제1 커패시터(C1)를 통해 출력된다. 이때, 접점(Va)의 전압은 도4에 도시된 바와 같이, 스위칭 펄스 신호(Vsw)가 제1전압(AVdd) 만큼 레벨이 시프트 된 파형으로서 10V의 진폭을 갖는 신호((AVdd-Vf)∼(AVdd+Vsw-Vf))로 된다.Then, the first diode D1 receives the first voltage AVdd as an anode and outputs it to the cathode, and the switching pulse signal Vsw is output through the first capacitor C1. At this time, as shown in Fig. 4, the voltage of the contact Va is a waveform in which the switching pulse signal Vsw is shifted in level by the first voltage AVdd, and has a signal having an amplitude of 10V (AVdd-Vf) through. (AVdd + Vsw-Vf)).
다음, 커패시터(C2)의 출력점의 전압(Vb)은 다이오드(D1)의 전압강하(Vf)를 0으로 가정하고, 스위칭 펄스의 진폭(Vsw)과 제1전압(AVdd)을 같다면 2*AVdd가 된다. 즉, AVdd가 10V라면, 전압(Vb)은 20V의 직류가 된다.Next, the voltage Vb at the output point of the capacitor C2 assumes the voltage drop Vf of the diode D1 as 0, and if the amplitude Vsw of the switching pulse is equal to the first voltage AVdd, 2 *. It becomes AVdd. In other words, if AVdd is 10V, the voltage Vb is 20V DC.
다음, 전압(Vc)은 도4에 도시된 바와 같이, 전압(Vb)이 다이오드(D3)를 통한 전압((2*AVdd)-Vf)을 기준레벨로 하고, 커패시터(C3)를 통해 2*AVdd-Vf 전압으로 펌핑된다.Next, as shown in Fig. 4, the voltage Vc is set to the reference level of the voltage Vb through the diode D3 ((2 * AVdd) -Vf) and 2 * through the capacitor C3. Pumped to AVdd-Vf voltage.
이 전압(2*AVdd-Vf)은 다이오드(D4)와 커패시터(C4)를 통해 직류전압(Vd)으로 변환된다.This voltage 2 * AVdd-Vf is converted into direct current voltage Vd via diode D4 and capacitor C4.
이때, 스위칭 펄스폭이 10V이면, 전압(Vd)은 약 +27V가 생성되며, 제1전압(AVdd)이 +8, +5로 변화시키면, 각각 +25V, +22V의 출력 전압(Vd)을 얻을 수 있다.At this time, when the switching pulse width is 10V, the voltage Vd is generated about + 27V, and when the first voltage AVdd is changed to +8 and +5, the output voltage Vd of + 25V and + 22V is respectively increased. You can get it.
여기서 제1전압(AVdd)을 가변시키는 전압가변부(35)의 동작은 다음과 같다.Here, the operation of the voltage variable part 35 varying the first voltage AVdd is as follows.
먼저, 전압 가변부(35)의 제1저항(R1)과 제2저항(R2)에 의해 일정전압(VDD)은 분압이 된다. 이때 제1저항(R1)과 제2저항(R2)의 저항비에 의해 분압된 전압은 달라진다. 이 분압된 전압을 증폭기(30)가 출력하는데, 사용자가 점퍼 스위치(SW)를 이용해 점퍼선을 증폭기 또는 전원전압(Vdd)에 연결함으로써 제1전압(AVdd)을 조정할 수가 있다.First, the constant voltage VDD is divided by the first resistor R1 and the second resistor R2 of the voltage variable part 35. At this time, the voltage divided by the resistance ratio of the first resistor R1 and the second resistor R2 is changed. The divided voltage is output by the amplifier 30. The user can adjust the first voltage AVdd by connecting the jumper wire to the amplifier or the power supply voltage Vdd using the jumper switch SW.
따라서, 본 발명은 출력전압을 사용자가 조정할 수가 있기 때문에 액정표시장치 패널(4)이 가장 좋은 화질을 나타낼 때의 게이트 온 전압 신호값을 설정할 수가 있다. 이렇게 함으로써 패널의 화질을 향상할 수가 있다.Therefore, in the present invention, since the user can adjust the output voltage, it is possible to set the gate-on voltage signal value when the liquid crystal display panel 4 exhibits the best image quality. In this way, the image quality of the panel can be improved.
이상에서와 같이, 이 발명의 실시예에서, 게이트 온 전압 신호를 임의로 가변할 수 있도록 하여 최적의 화면을 표시하도록 하는 게이트 온 전압신호의 전압을 결정함으로써 액정표시장치 패널의 성능을 향상시키는 박막 트랜지스터 게이트 온 전압 출력회로 및 그를 갖는 액정 표시 장치의 구동장치를 제공할 수 있다.As described above, in the exemplary embodiment of the present invention, the thin film transistor which improves the performance of the liquid crystal display panel by determining the voltage of the gate on voltage signal which allows the gate on voltage signal to be arbitrarily varied so as to display an optimal screen. A gate-on voltage output circuit and a driving device of the liquid crystal display device having the same can be provided.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035144A KR100274547B1 (en) | 1998-08-28 | 1998-08-28 | A tft transistor gate drive voltage output circuit and a lcd device having the circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035144A KR100274547B1 (en) | 1998-08-28 | 1998-08-28 | A tft transistor gate drive voltage output circuit and a lcd device having the circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015314A KR20000015314A (en) | 2000-03-15 |
| KR100274547B1 true KR100274547B1 (en) | 2000-12-15 |
Family
ID=19548688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035144A KR100274547B1 (en) | 1998-08-28 | 1998-08-28 | A tft transistor gate drive voltage output circuit and a lcd device having the circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100274547B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243814B1 (en) | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | Output buffer and method for driving the same and display using the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027490A (en) * | 1998-10-28 | 2000-05-15 | 김영환 | Tft lcd |
| KR100806971B1 (en) * | 2001-12-26 | 2008-02-25 | 엘지.필립스 엘시디 주식회사 | Apparatus of driving liquid crystal display module |
| KR100652382B1 (en) * | 2003-10-28 | 2006-12-01 | 삼성전자주식회사 | Driver circuits and methods providing reduced power consumption for driving flat panel displays |
-
1998
- 1998-08-28 KR KR1019980035144A patent/KR100274547B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243814B1 (en) | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | Output buffer and method for driving the same and display using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015314A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102340326B1 (en) | Display Device and Driving Method Thereof | |
| US6762565B2 (en) | Display apparatus and power supply device for displaying | |
| KR20070102954A (en) | Display device and driving method of the same | |
| US7078864B2 (en) | Display apparatus and power supply device for displaying | |
| KR20040023901A (en) | circuit for generating driving voltages and liquid crystal device using the same | |
| KR20080024400A (en) | Voltage generating circuit and display apparatus having the same | |
| KR101441385B1 (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
| KR20040009817A (en) | A liquid crystal display apparatus | |
| KR20070007591A (en) | Voltage generator for flat panel display apparatus | |
| US7548227B2 (en) | Display apparatus, device for driving the display apparatus, and method of driving the display apparatus | |
| KR100274547B1 (en) | A tft transistor gate drive voltage output circuit and a lcd device having the circuit | |
| JP4830424B2 (en) | Drive device | |
| KR20080086060A (en) | Liquid crystal display and driving method of the same | |
| KR100947770B1 (en) | Liquid crystal display device and method of dirving the same | |
| KR20070059457A (en) | Drive voltage generating module for liquid crystal display | |
| KR20070078002A (en) | Gray-scale voltage producing module and liquid crystal display having the same and driving method thereof | |
| KR100389023B1 (en) | Apparatus and Method for Correcting Gamma Voltage of Liquid Crystal Display | |
| KR100831284B1 (en) | Method for driving liquid crystal display | |
| KR20030029698A (en) | Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type | |
| KR101752779B1 (en) | ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND Method Of DRIVING THE SAME | |
| KR101159352B1 (en) | LCD and drive method thereof | |
| KR101097585B1 (en) | Voltage Generating Circuit For Liquid Crystal Display And Liquid Crystal Display Using The Same | |
| KR100472360B1 (en) | Liquid crystal display device and driving method thereof | |
| KR20090086867A (en) | Apparatus for driving liquid crystal display of 2 dot inversion type | |
| KR20180031314A (en) | Flat display device and method for driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |