KR20020030377A - 씨디엠에이 통신용 모뎀 회로 - Google Patents

씨디엠에이 통신용 모뎀 회로 Download PDF

Info

Publication number
KR20020030377A
KR20020030377A KR1020000060976A KR20000060976A KR20020030377A KR 20020030377 A KR20020030377 A KR 20020030377A KR 1020000060976 A KR1020000060976 A KR 1020000060976A KR 20000060976 A KR20000060976 A KR 20000060976A KR 20020030377 A KR20020030377 A KR 20020030377A
Authority
KR
South Korea
Prior art keywords
data
address
channel
deinterleaver
memory
Prior art date
Application number
KR1020000060976A
Other languages
English (en)
Inventor
이재창
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000060976A priority Critical patent/KR20020030377A/ko
Publication of KR20020030377A publication Critical patent/KR20020030377A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Abstract

여기에 개시된 CDMA 통신용 모뎀 회로는, N 개의 채널에 대응하는 데이터들을 직렬로 순차적으로 출력하는 콤바이너 블록, 상기 콤바이너 블록으로부터의 직렬 데이터를 받아들여 디인터리빙하고 저장하는 디인터리버, 및 상기 디인터리버에 저장된 데이터를 디코딩하는 비터비 디코더를 포함한다. 상기 디인터리버는, 상기 콤바이너 블록으로부터 제공된 데이터의 채널에 대응하는 어드레스를 발생하는 어드레스 발생 수단 및 상기 콤바이너 블록으로부터 제공되는 데이터를 상기 어드레스에 대응하는 위치에 저장하는 메모리를 포함한다. 이와 같은 본 발명의 콤바이너 블록은 N 개 채널들의 데이터들을 직렬로 순차적으로 출력하고, 디인터리버는 콤바이너 블록으로부터 제공되는 데이터들을 채널별로 순차적으로 디인터리빙한 후 하나의 메모리에 저장한다. 따라서, 디인터리버의 회로 구성이 간단해진다. 더욱이, 여러개의 메모리들을 하나의 메모리로 사용함으로써 메모리 인터페이스가 간단해진다.

Description

씨디엠에이 통신용 모뎀 회로{MODEM CIRCUIT FOR CODE DIVISION MULTIPLE ACCESS COMMUNICATION}
본 발명은 CDMA(Code Division Multiple Access) 방식의 이동 통신용 단말기에 관한 것으로, 좀 더 구체적으로는 CDMA 방식의 이동 통신용 단말기에 구비되는 모뎀 칩의 디인터리버(deinterleaver) 에 관한 것이다.
일반적으로, CDMA 방식의 이동 통신용 단말기의 모뎀 칩에는 이른바 비터비 디코더(Viterbi Decoder)가 포함된다. 비터비 디코더는 수신된 신호에 포함된 잡음, 채널 페이딩(channel fading) 등으로 인한 데이터의 손실을 줄이기 위해 길쌈 부호화된 이진 심볼 스트림으로부터 원래의 심볼과 데이터 비트를 디코딩한다.
IS-95B의 부가 코드 채널(supplemental code channel; 이하 SCCH)은 최대 7 개의 채널로 이루어지며 각 채널당 (384 * 4) 개의 심볼(symbol)들로 이루어진다. 이러한 데이터들은 모뎀 내의 여러 회로 블럭들을 거쳐 디인터리버(deinterleaver) 블럭으로 들어오게 된다. 디인터리버는 콤바이너(combiner)로부터 심볼 데이터를 입력받아 램(random access memory; RAM)에 저장한 후 비터비 디코더로 제공한다.
도 1은 종래의 CDMA(code division multiple access) 통신용 모뎀 회로의 일부를 보여주는 블럭도이다.
도 1을 참조하면, 상기 모뎀은 콤바이너 블록(10), 디인터리버(20), 그리고 비터비 디코더(30)를 포함한다. 콤바이너 블록(10)으로부터 제공되는 7 개의 채널 데이터들(DATA0-DATA_6)은 병렬로 디인터리버(20)에 제공된다. 상기디인터리버(20)는 7 개의 제어 로직들(22A-22G)과 7 개의 메모리들(예를 들면, 램(random access memory:RAM); 24A-24G)로 구성된다. 상기 메모리들(24A-24G)은 각 채널의 크기인 (384 * 4)의 크기를 갖는다. 상기 콤바이너 블록(10)으로부터 병렬로 제공되는 채널 데이터들(DATA0- DATA6)은 대응하는 제어 회로(22A-22G)로 각각 제공되어 디인터리빙(deinterleaving)된 후, 대응하는 메모리(24A-24G)에 저장된다. 비터비 디코더(30)는 상기 메모리들(24A-24G)에 저장된 데이터를 독출하여 디코딩한다.
상술한 바와 같은 구성을 가지는 종래의 CDMA 통신용 모뎀 회로는 콤바이너 블록(10)으로부터의 7 개의 채널 데이터를 병렬로 디인터리버(20)에 제공하므로, 디인터리버(20) 내에 7 개의 제어 로직들(22A-22G)이 구비되어 했다. 동일한 기능을 수행하는 제어 로직들(22A-22G) 다수 개가 디인터리버(20) 내에 구성됨으로 인해 회로 면적이 증가하는 것은 당연하다. 그러므로, 회로 면적을 최소화할 수 있는 CDMA 통신용 모뎀 회로가 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 회로 면적이 감소된 CDMA 통신용 모뎀 회로를 제공하는데 있다.
도 1은 종래의 CDMA 통신용 모뎀 회로의 일부를 보여주는 블럭도;
도 2는 본 발명의 바람직한 실시예에 따른 CDMA 통신용 모뎀 회로를 보여주는 블럭도;
도 3은 도 2에 도시된 병렬-직렬 변환기의 상세한 회로 구성을 보여주는 도면;
도 4는 도 3에 도시된 제어 로직의 상세한 회로 구성을 보여주는 블럭도; 그리고
도 5는 본 발명의 바람직한 실시예에 따른 모뎀 회로에서 사용되는 신호들의 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 콤바이너 블록110 : 병렬-직렬 변환기
200 : 디인터리버210 : 제어 로직
212 : 어드레스 발생기214 : 제어부
216, 218 : 앤드 게이트220 : 메모리
300 : 비터비 디코더
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, CDMA 통신용 모뎀 회로는: N 개의 채널에 대응하는 데이터들을 직렬로 순차적으로 출력하는 콤바이너 블록, 상기 콤바이너 블록으로부터의 직렬 데이터를 받아들여 디인터리빙하고 저장하는 디인터리버, 및 상기 디인터리버에 저장된 데이터를 디코딩하는 비터비 디코더를 포함한다. 상기 디인터리버는, 상기 콤바이너 블록으로부터 제공된 데이터의 채널에 대응하는 어드레스를 발생하는 어드레스 발생 수단, 및; 상기 콤바이너 블록으로부터 제공되는 데이터를 상기 어드레스에 대응하는 위치에 저장하는 메모리를 포함한다.
바람직한 실시예에 있어서, 상기 콤바이너 블록은, 제 1 클럭 신호를 카운트하는 카운터 그리고 상기 카운터의 카운트 값에 응답해서 상기 N 개의 채널에 대응하는 데이터들을 직렬로 순차적으로 출력하는 멀티플렉서를 포함한다.
이 실시예에 있어서, 상기 어드레스 발생 수단은 상기 제 1 클럭 신호에 응답해서 상기 콤바이너 블록으로부터 제공된 데이터의 채널에 대응하는 상기 메모리의 어드레스를 발생한다.
이 실시예에 있어서, 상기 메모리는 적어도 ( 한 채널의 심볼 개수 * 채널의 개수(N) )의 크기를 갖는다.
이 실시예에 있어서, 상기 N 개의 채널들 각각은 0, 1, …, (N-1)의 채널 번호를 갖는다.
이 실시예에 있어서, 상기 어드레스 발생 수단은, 상기 제 1 클럭 신호에 응답해서 ( 기준 어드레스 + 한 채널의 심볼 개수 * 채널 번호 )를 상기 메모리의 어드레스로 출력한다.
(작용)
이와 같은 장치에 의해서, CDMA 통신용 모뎀 회로의 면적이 최소화된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 5를 참조하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 CDMA 통신용 모뎀 회로를 보여주는 블럭도이다.
도 2를 참조하면, 상기 모뎀은 콤바이너 블록(100), 디인터리버(200), 그리고 비터비 디코더(300)를 포함한다. 상기 콤바이너 블록(100)은 이전 블럭(예를 들면, 디모듈레이팅 핑거들(demodulating fingers))으로부터 입력된 심볼 데이터들을 결합(combine)한다. 결합된 7개의 채널에 대응하는 데이터들(DATA0-DATA6)은 병렬-직렬 변환기(110)에 의해서 채널 순서대로 직렬로 순차적으로 출력된다. 상기 병렬-직렬 변환기(110)의 상세한 회로 구성이 도 3에 도시되어 있다.
도 3을 참조하면, 상기 병렬-직렬 변환기(110)는 멀티플렉서(112)와 카운터(114)를 포함한다. 상기 카운터(114)는 제 1 클럭 신호(NUM_CLK)에 응답해서 1씩 카운트-업(count-up) 한다. 상기 멀티플렉서(112)는 상기 카운터(114)로부터 입력되는 카운트 신호에 응답해서 7 개의 채널에 대응하는 데이터들(DATA0-DATA6)을 순차적으로 출력한다. 상기 멀티플렉서(112)로부터 출력되는 데이터(SCCH_DATA)는 도 2에 도시된 디인터리버(200)로 제공된다.
다시 도 2를 참조하면, 상기 디인터리버(200)는 오직 하나의 제어 로직(210)과 메모리(예를 들면, 램(random access memory:RAM); 220)를 포함한다. 상기 제어 로직(210)의 상세한 회로 구성이 도 4에 상세히 도시되어 있고, 도 5는 본 발명의 바람직한 실시예에 따른 모뎀 회로에서 사용되는 신호들의 타이밍도이다.
도 4 및 도 5를 참조하면, 상기 제어 로직(210)은 어드레스 발생기(212), 제어 회로(214), 그리고 앤드 게이트들(216, 218)을 포함한다. 상기 어드레스 발생기(212)는 상기 제 1 클럭 신호(NUM_CLK)에 응답해서, 상기 콤바이너 블록(100)으로부터 제공된 데이터의 채널에 대응하는 어드레스를 발생한다.
상기 어드레스 발생기(212)는 소정의 기준 어드레스(reference address) A를 기준으로 해서, 채널 0의 데이터(DATA0)는 메모리의 A 번지, 채널 1의 데이터(DATA1)는 A+384*4 번지, 채널 2의 데이터(DATA2)는 A+384*4*2, 그리고 채널 6의 데이터(DATA6)는 A+384*4*6 번지에 저장되도록 어드레스를 발생한다. 즉, 채널 K(단, K = 0,1, …,6)의 데이터(DATAK)는 메모리의 (A+384*4*K) 번지에 저장된다.
상기 제어 회로(214)는 상기 제 1 클럭 신호(NUM_CLK)와 심볼 클럭 신호(SYMBOL_CLK) 그리고 유효 SCCH 데이터 개수를 나타내는 신호(SUP_NUM)를 받아들이고, 제어 신호(SUP_VALID)를 출력한다. 도면에 도시되지는 않았으나, 상기 제어 회로(214)는 카운터를 포함한다. 상기 카운터는 상기 제 1 클럭 신호(NUM_CLK)를 카운트하고, 카운트 값이 상기 신호(SUP_NUM)보다 작거나 같으면 현재 입력되는 데이터(SCCH_DATA)가 유효함을 나타내는 하이 레벨의 제어 신호(SUP_VALID)를 출력하고, 카운트 값이 상기 신호(SUP_NUM)보다 크면 현재 입력되는 데이터(SCCH_DATA)가 무효함을 나타내는 로우 레벨의 제어 신호(SUP_VALID)를 출력한다.
상기 앤드 게이트(216)는 상기 어드레스 발생기(212)로부터의 기입 제어 신호(WR)와 상기 제어 회로(214)로부터의 제어 신호(SUP_VALID)를 받아들여 앤드 연산하고, 제어 신호(RAM_WR)를 출력한다. 상기 앤드 게이트(218)는 상기 어드레스 발생기(212)로부터의 칩 선택 신호(CS)와 상기 제어 회로(214)로부터의 제어 신호(SUP_VALID)를 받아들여 앤드 연산하고, 제어 신호(RAM_CS)를 출력한다. 그러므로, 콤바이너 블록(10)으로부터 입력되는 데이터들 가운데 유효한 데이터들만이 메모리(220)에 순차적으로 기입된다.
상기 메모리(220)는 7 개의 채널의 데이터들을 모두 저장하기 위하여 적어도 (한 채널의 심볼 개수 * 채널의 개수(N))의 크기를 갖는다. 그러므로, 이 실시예에서 상기 메모리(220)는 (384*4*7)의 크기를 갖는다. 비터비 디코더(30)는 상기 메모리들(24A-24G)에 저장된 데이터를 독출하여 디코딩한다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 콤바이너 블록은 7 개 채널들의 데이터들을 직렬로 순차적으로 출력하고, 디인터리버는 콤바이너 블록으로부터 제공되는 데이터들을 채널별로 순차적으로 디인터리빙한 후 하나의 메모리에 저장한다. 따라서, 디인터리버의 회로 구성이 간단해진다. 더욱이, 여러개의 메모리들을 하나의 메모리로 사용함으로써 메모리 인터페이스가 간단해진다.

Claims (6)

  1. CDMA 통신용 모뎀 회로에 있어서:
    N 개의 채널에 대응하는 데이터들을 직렬로 순차적으로 출력하는 콤바이너 블록과;
    상기 콤바이너 블록으로부터의 직렬 데이터를 받아들여 디인터리빙하고 저장하는 디인터리버; 및
    상기 디인터리버에 저장된 데이터를 디코딩하는 비터비 디코더를 포함하되;
    상기 디인터리버는,
    상기 콤바이너 블록으로부터 제공된 데이터의 채널에 대응하는 어드레스를 발생하는 어드레스 발생 수단; 그리고
    상기 콤바이너 블록으로부터 제공되는 데이터를 상기 어드레스에 대응하는 위치에 저장하는 메모리를 포함하는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
  2. 제 1 항에 있어서,
    상기 콤바이너 블록은,
    제 1 클럭 신호를 카운트하는 카운터; 그리고
    상기 카운터의 카운트 값에 응답해서 상기 N 개의 채널에 대응하는 데이터들을 직렬로 순차적으로 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
  3. 제 2 항에 있어서,
    상기 어드레스 발생 수단은 상기 제 1 클럭 신호에 응답해서 상기 콤바이너 블록으로부터 제공된 데이터의 채널에 대응하는 상기 메모리의 어드레스를 발생하는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
  4. 제 2 항에 있어서,
    상기 메모리는 적어도 ( 한 채널의 심볼 개수 * 채널의 개수(N) )의 크기를 갖는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
  5. 제 4 항에 있어서,
    상기 N 개의 채널들 각각은 0, 1, …, (N-1)의 채널 번호를 갖는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
  6. 제 5 항에 있어서,
    상기 어드레스 발생 수단은,
    상기 제 1 클럭 신호에 응답해서 ( 기준 어드레스 + 한 채널의 심볼 개수 * 채널 번호 )를 상기 메모리의 어드레스로 출력하는 것을 특징으로 하는 CDMA 통신용 모뎀 회로.
KR1020000060976A 2000-10-17 2000-10-17 씨디엠에이 통신용 모뎀 회로 KR20020030377A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000060976A KR20020030377A (ko) 2000-10-17 2000-10-17 씨디엠에이 통신용 모뎀 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000060976A KR20020030377A (ko) 2000-10-17 2000-10-17 씨디엠에이 통신용 모뎀 회로

Publications (1)

Publication Number Publication Date
KR20020030377A true KR20020030377A (ko) 2002-04-25

Family

ID=19693878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060976A KR20020030377A (ko) 2000-10-17 2000-10-17 씨디엠에이 통신용 모뎀 회로

Country Status (1)

Country Link
KR (1) KR20020030377A (ko)

Similar Documents

Publication Publication Date Title
EP0681373B1 (en) Convolutional interleaver with reduced memory requirements and address generator therefor
US5151904A (en) Reconfigurable, multi-user viterbi decoder
CN101079641B (zh) 二维交织设备及方法
US6580767B1 (en) Cache and caching method for conventional decoders
KR20000021049A (ko) 비터비 디코더의 가산 비교 선택 회로
US7266756B2 (en) Read enable generator for a turbo decoder deinterleaved symbol memory
US6965557B2 (en) Interleaver memory access apparatus and method of CDMA system
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
CN101404555A (zh) 数字传输中的一种卷积交织解交织的方法
KR20020030377A (ko) 씨디엠에이 통신용 모뎀 회로
US6988234B2 (en) Apparatus and method for memory sharing between interleaver and deinterleaver in a turbo decoder
KR101010784B1 (ko) 트렐리스 디코더를 위한 메모리 관리 알고리즘
KR100439029B1 (ko) 씨디엠에이 통신시스템의 병렬 디인터리버 및 그를 구비한수신기
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
KR100342497B1 (ko) 차세대 이동 통신 단말기 모뎀용 비터비/터보 디코더의부분 공유 출력 버퍼
KR0155516B1 (ko) 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치
CN110034846A (zh) 一种编码方法及装置
KR20000020953A (ko) 비터비 디코더의 경로 메모리 장치
JP2002271209A (ja) ターボ符号器およびターボ復号器
KR0123088B1 (ko) 메모리를 이용한 길쌈 디인터리버
US7899022B2 (en) Block de-interleaving system
KR100255762B1 (ko) 블록 인터리버의 읽기 동작용 주소발생기
KR100240663B1 (ko) 가산 비교 선택 회로를 갖는 비터비 디코더
KR100509471B1 (ko) 개선된 pn 코드 생성기
KR100239727B1 (ko) 행렬 전치회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination