KR20020017850A - 아이투씨 버스 프로토콜의 제어장치 - Google Patents

Abstract

본 발명은 I2C버스 프로토콜의 제어장치에 관한 것으로서, 특히, I2C버스의 데이터 전송시 수신단에서 발생하는 정상적인 수신 동작의 여부(Acknowledge)나 대기신호(Internal interrupt within slave)는 송신단으로 알릴 수 있으나, 수신된 데이터의 오류를 판단할 수 있는 방법과 이를 송신단으로 알릴 수 있는 방법이 없는 문제점을 해결하기 위하여 I2C버스의 프로토콜을 수정하여 수신 데이터의 패리티 체크를 수행하고 이를 송신단에 전달할 수 있도록 하는 장치에 관한 것이다.

Description

아이투씨 버스 프로토콜의 제어장치{Device for controlling of a I2C bus protocol}

본 발명은 아이투씨(이하 'I2C'라 함)버스 프로토콜의 제어장치로서, 특히, 각종 마이크로 컨트롤러와 외부기기간에 인터페이스로 널리 사용되는 I2C버스에 적용되는 I2C버스 프로토콜의 제어장치에 관한 것이다.

I2C 버스는 제 1도와 같이 SCL(Serial Clock Line)과 SDA(Serial Data Line)으로 구성되며, 각각 풀업 저항(1,2)을 통하여 전원(+VDD)에 연결된다.

그리고, 마스터 장치(10) 및 종속장치(20)는 각각 클럭 라인을 통해 클럭신호를 출력하는 출력소자(SCLKN1)와 클럭신호를 입력받는(SCLK)를 구비한다.

또한, 데이터 라인을 통해 데이터를 입력받는 소자(DATA IN)와 데이터를 출력하는 출력소자(DATAN1 OUT)를 각각 구비한다.

이러한 마스터 장치(10)와 종속장치(20) 간의 데이터의 전송은 제 2도와 같은 데이터 전송 프레임 포맷을 기본으로 한다.

이때, 클럭신호(SCL)는 주로 마스터(Master)기기에 의해 제어되고, 데이터 신호는 상황에 따라 데이터를 송신하는 측에서 주로 제어하게 된다.

하나의 전송 프레임은 하나 이상의 어드레스 바이트 또는 데이터 바이트와 시작(S), 정지(P), 동작(Ack) 그리고, 슬레이브 인터럽트(Slave interrupt) 등으로 구성된다.

시작(S)과 정지(P) 조건은 마스터 기기에 의해 제어되고 동작(Ack) 조건은 데이터 수신단에서 제어하며, 정상적인 데이터 수신 여부를 송신단에 알려준다.

그리고, 슬레이브 인터럽트는 종속장치에서 마스터장치로 대기신호(waiting signal)을 보내고자 할 때 사용된다.

이와 같이, 기존의 I2C버스에서는 수신단에서 송신단으로 혹은 슬레이브 장치에서 마스터장치로 전송동작의 이상여부나 대기신호등을 알릴 수 있었다.

그런데, 이러한 종래의 장치는 수신단에서 수신된 데이터의 오류 여부를 확인하거나 이를 송신단에 알릴 수 있는 방법이 없다.

즉, I2C버스 상의 노이즈 등에 의하여 수신단에서 잘못된 데이터를 수신할 경우 이를 보정할 수 있는 방법이 없는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 기존의 I2C버스의 프로토콜, 즉, 데이터 전송 프레임 포맷에 패리티 체크 비트를 추가하여 데이터 수신단에서 수신된 데이터의 오류 여부를 판별할 수 있도록 하고, 이를 송신단으로 알릴 수 있도록 하는 I2C버스 프로토콜의 제어장치를 제공함에 그 목적이 있다.

도 1은 종래의 I2C버스 프로토콜의 제어장치에 관한 구성도,

도 2는 종래의 I2C버스의 데이터 전송 타이밍도,

도 3은 본 발명에 따른 I2C버스 프로토콜의 제어장치의 데이터 전송 타이밍도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 마스터 장치 20 : 종속 장치

상기 목적을 달성하기 위하여, 본 발명에 의한 I2C버스 프로토콜의 제어장치는, 데이터 출력 비트를 전송함과 동시에 패리티 에러 비트를 전송하는 마스터 장치와, 마스터 장치로부터 패리티 에러 비트를 전송받아 동작 신호의 출력 전에 패리티 에러의 유무를 검출하여 마스터 장치로 송신하는 종속 장치를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

본 발명에서는 제 3도와 같이 데이터 전송 프레임 포맷에서 송신단의 데이터 출력 비트들의 마지막에 패리티 비트를 추가하고, 수신단에서는 동작 신호 전에 패리티 에러의 유무를 송신단으로 알릴 수 있는 패리티 에러 비트(PE)를 추가하였다.

즉, 수신단에서는 수신된 데이터 비트들(d7,d6...d0)과 패리티 비트(P)를 이용하여 패리티 체크를 하고 만약 패리티 에러가 발생하면 동작신호와 유사한 방식으로 송신단으로 이를 전달할 수 있다.

이때, 동작(Acknowledge) 신호와의 차이는 패리티 에러가 발생하였을 경우에 로직 레벨 '0' 을 가르치는데 있다.

즉, 슬레이브 인터럽트 신호가 로직 레벨 "0"일 경우 동작(Acknowledge)신호를 나타내고, 반대로 로직 레벨 "1"일 경우 무동작(No Acknowledge)신호를 나타낸다.

송신단에서는 데이터 비트들(d7,d6...d0)과 패리티 비트(P)를 송신한 뒤 다음 클럭에서 수신단으로부터 전달된 패리티 에러(PE)신호를 확인함으로써 전송된 데이터가 오류없이 수신단에 도달하였음을 확인할 수 있게 된다.

즉, 패리티 에러(PE)신호가 로직 레벨 "0"일 경우 패리티 에러가 있음을 나타내고, 반면에, 패리티 에러(PE)신호가 로직 레벨 "1"일 경우 패리티 에러가 없음을 나타낸다.

만일, 마스터 기기가 송신단이었을 경우 동작(Ack) 신호 후에 정지(P) 신호를 주어 현재의 데이터 전송을 끝낸 뒤, 재시작 신호(Sr)를 통해 다시 새로운 전송을 시작하여 패리티 에러가 발생한 데이터를 다시 전송시킬 수 있다.

도 3에서 송신단의 점선 부분은 마스터 기기에서 구동하는 부분이다.

이와 같은 데이터 송신단에서의 패리티 비트의 추가와, 데이터 수신단에서의 패리티 비트 체크는 매우 간단한 함수로 구현할 수 있다.

또한, 에러 발생시 이를 전달하고 감지하는 로직은 동작 신호의 경우와 동일하며 역시 간단한 로직으로 구현 가능하다.

이상에서 설명한 바와 같이, 본 발명에 의한 I2C버스 프로토콜의 제어장치는, I2C 버스의 프로토콜에서 데이터 전송 프레임 포맷을 최소한으로 수정하여 I2C버스의 데이터 전송에서 전송된 데이터의 오류를 확인하고 이를 송신단에 알릴 수 있게 함으로써 데이터 전송의 신뢰성을 높일 수 있게 되는 효과를 제공한다.

Claims (2)

1. I2C버스의 프로토콜 제어장치에 있어서,

   데이터 출력 비트를 전송함과 동시에 패리티 에러 비트를 전송하는 마스터 장치; 및

   상기 마스터 장치로부터 패리티 에러 비트를 전송받아 동작 신호의 출력 전에 패리티 에러의 유무를 검출하여 상기 마스터 장치로 송신하는 종속 장치

   를 구비함을 특징으로 하는 I2C버스의 프로토콜 제어장치.
2. 제1항에 있어서,

   상기 마스터 장치는

   상기 종속 장치로부터 패리티 에러 검출 신호의 전송시 데이터 전송을 끝낸 후 패리티 에러가 발생한 데이터를 다시 종속 장치로 전송함을 특징으로 하는 I2C버스의 프로토콜 제어장치.