KR20020017440A - Method For Fabricating Liquid Crystal Display Device - Google Patents
Method For Fabricating Liquid Crystal Display Device Download PDFInfo
- Publication number
- KR20020017440A KR20020017440A KR1020000050776A KR20000050776A KR20020017440A KR 20020017440 A KR20020017440 A KR 20020017440A KR 1020000050776 A KR1020000050776 A KR 1020000050776A KR 20000050776 A KR20000050776 A KR 20000050776A KR 20020017440 A KR20020017440 A KR 20020017440A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- wiring layer
- layer
- reaction prevention
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 87
- 239000010949 copper Substances 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000002265 prevention Effects 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 2
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
Abstract
Description
본 발명은 액정표시장치 제조방법에 관한 것으로 특히, 구리(Cu)를 배선 재료로 사용하는 액정표시장치 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing a liquid crystal display device using copper (Cu) as a wiring material.
현재 대부분의 LCD(Liquid Crysytal Display) 제조업체에서는 제조공정이 쉽고 별도의 TFT(Thin Film Transistor) 광차단막이 필요 없는 인버티드 스태거드(Inverted Staggered) 구조의 TFT를 채용하고 있는 추세이다.Currently, liquid crystal display (LCD) manufacturers are adopting TFTs having an inverted staggered structure, which is easy to manufacture and does not require a thin film transistor (TFT) light blocking film.
도 1은 일반적인 인버티드 스태거드 구조의 TFT를 채용한 액정표시장치의 단면도이다.1 is a cross-sectional view of a liquid crystal display device employing a TFT having a general inverted staggered structure.
도 1에 도시된 바와 같이, 크게 셀(cell) 영역(1)과 패드 영역(2)으로 정의되며, 상기 패드 영역(2)에는 게이트 배선과 동일 물질로 이루어진 하부패드층(112)과 ,상기 하부패드층(112) 상에 차례로 적층된 게이트 절연막(104) 및 패시베이션(passivation)막(110)과 상기 패시베이션막(110) 및 게이트 절연막(104)을 관통하는 콘택홀(114), 상기 콘택홀(114)을 통해 하부패드층(112)과전기적으로 접속되며 화소 전극(103)과 동일한 투명도전막으로 이루어진 상부패드층(113)으로 구성된다.As shown in FIG. 1, a cell region 1 and a pad region 2 are largely defined, and the pad region 2 includes a lower pad layer 112 made of the same material as a gate wiring, and the A contact hole 114 and a contact hole penetrating through the gate insulating layer 104 and the passivation layer 110, the passivation layer 110 and the gate insulating layer 104 sequentially stacked on the lower pad layer 112. The upper pad layer 113 is electrically connected to the lower pad layer 112 through the 114 and is formed of the same transparent conductive film as the pixel electrode 103.
상기 셀 영역(1)에는 박막트랜지스터가 형성되는데, 상기 박막트랜지스터는 유리 기판(111) 위에 형성된 게이트 전극(101)과, 게이트 전극(101)을 포함한 전면에 형성된 게이트 절연막(104)과, 상기 게이트 전극(101) 상부의 게이트 절연막(104) 상에 형성된 비정질 실리콘(Amorphous Silicon:a-Si)으로 이루어진 반도체층(105)과, 상기 반도체층(105) 위에서 분리 형성된 소스 전극(108) 및 드레인 전극(109)과, 상기 소스 및 드레인 전극(108,109)과 상기 반도체층(105) 사이에 개재되는 인(p) 등의 n형 불순물을 포함하는 비정질 실리콘(n+a-Si)으로 이루어진 오믹콘택층(106)으로 구성된다.A thin film transistor is formed in the cell region 1. The thin film transistor includes a gate electrode 101 formed on the glass substrate 111, a gate insulating film 104 formed on the entire surface including the gate electrode 101, and the gate. A semiconductor layer 105 made of amorphous silicon (a-Si) formed on the gate insulating layer 104 on the electrode 101, and a source electrode 108 and a drain electrode separately formed on the semiconductor layer 105. 109 and an ohmic contact layer made of amorphous silicon (n + a-Si) containing n-type impurities such as phosphorous (p) interposed between the source and drain electrodes 108 and 109 and the semiconductor layer 105. It consists of 106.
이와 같이 구성된 박막트랜지스터를 포함한 전면에는 패시베이션막(110)이 형성되고, 상기 드레인 전극(109)이 노출되도록 콘택홀(107)이 형성되며, 상기 콘택홀(107)을 통해 드레인 전극(109)과 전기적으로 연결되는 화소 전극(103)이 형성된다.The passivation film 110 is formed on the entire surface including the thin film transistor configured as described above, and the contact hole 107 is formed to expose the drain electrode 109, and the drain electrode 109 is formed through the contact hole 107. An electrically connected pixel electrode 103 is formed.
이 때, 배선 재료로서는 저저항이라는 이점을 갖는 알루미늄(Al)이 많이 사용되고, 투명 전극 등에 이용되는 투명도전막으로 ITO(Indium Tin Oxide)가 주로 사용된다. 그러나, 투명도전막으로 ITO를 사용하고, 배선 재료로서 알루미늄을 이용할 경우, ITO와 알루미늄과의 접촉 부분에서 상기 ITO내의 산소에 의해 알루미늄이 산화되는 현상이 발생하며, 그 결과, 콘택 부분의 전기 저항값이 상승하게 된다.At this time, aluminum (Al) having the advantage of low resistance is often used as the wiring material, and ITO (Indium Tin Oxide) is mainly used as the transparent conductive film used for the transparent electrode and the like. However, when ITO is used as the transparent conductive film and aluminum is used as the wiring material, a phenomenon in which aluminum is oxidized by oxygen in the ITO occurs at the contact portion between ITO and aluminum, and as a result, the electrical resistance value of the contact portion is generated. Will rise.
여기서, 알루미늄과 구리는 다른 금속에 비해 면저항이 작아 전도도가 우수하지만, 알루미늄과 ITO와의 콘택 저항은 구리와 ITO와 콘택 저항에 비해 높기 때문에 알루미늄 대신에 구리를 사용하는 추세이다. 하지만, ITO를 식각할 때 사용하는 에천트가 구리까지 식각할 위험이 있기 때문에 배선재료로서 구리를 사용할 경우에는 투명도전막으로서는 IZO(Indium Zinc Oxide)를 이용하는 것이 바람직하다.Here, although aluminum and copper have excellent conductivity due to their smaller sheet resistance than other metals, the contact resistance between aluminum and ITO is higher than that of copper and ITO, and therefore, copper is used instead of aluminum. However, since the etchant used to etch ITO may etch copper, it is preferable to use IZO (Indium Zinc Oxide) as the transparent conductive film when copper is used as the wiring material.
도 2는 일반적인 액정표시소자의 평면도로서, 일방향으로 형성된 복수개의 게이트 배선(115) 및 게이트 패드(116)와, 상기 게이트 배선(115)과 교차하는 방향으로 형성된 복수개의 데이터 배선(117) 및 데이터 패드(118)와, 상기 게이트 배선(115)과 데이터 배선(117)의 교차부위에 형성된 박막 트랜지스터의 드레인 전극(119)과 연결되는 화소 전극(103)으로 구성된다.2 is a plan view of a general liquid crystal display device, and includes a plurality of gate lines 115 and gate pads 116 formed in one direction, and a plurality of data lines 117 and data formed in a direction crossing the gate lines 115. And a pixel electrode 103 connected to the pad 118 and the drain electrode 119 of the thin film transistor formed at the intersection of the gate line 115 and the data line 117.
이와 같은 구조의 액정표시소자에 있어서, 박막의 증착은 금속막 및 투명 전극의 경우 스퍼터링(Sputtering)법을, 실리콘 및 절연막은 PECVD(Plasma Enhanced Chemical Vapor Deposion)법을 주로 이용하는데, 스퍼터링법은 챔버(chamber)내에 증착하고자 하는 물질로 이루어진 타켓(Target)을 위치시킨 후 아르곤(Ar)를 주입하고, 플라즈마 방전을 이용하여 아르곤(Ar)를 여기시키면, 고전압에 의해 가속된 아르곤 원자가 상기 타켓과 충돌하여 타켓 표면의 원자가 떨어져나가 웨이퍼 또는 유리 기판 또는 절연막 등의 표면에 박막 형태로 성장하게 된다.In the liquid crystal display device having such a structure, the deposition of the thin film is mainly performed by sputtering for metal and transparent electrodes, and for the silicon and insulating film, PECVD (Plasma Enhanced Chemical Vapor Deposion) is mainly used. After arranging a target made of a material to be deposited in a chamber, argon (Ar) is injected, and argon (Ar) is excited using plasma discharge, argon atoms accelerated by a high voltage collide with the target. As a result, atoms on the target surface are separated to grow in the form of a thin film on the surface of a wafer or a glass substrate or an insulating film.
PECVD법은 플라즈마에 의해 여기된 전자가 중성 상태로 유입된 기체 화합물과 충돌하여 기체 화합물을 분해하고, 형성된 가스 이온 상호간의 반응 및 글라스에서 제공되는 열에너지의 도움으로 재결합하여 박막이 형성되는 원리이다. 이 때, 유입되는 기체 화합물은 형성하는 막의 종류에 따라 달라지며, 일반적으로 수소화 비정질 실리콘(a-Si:H)일 경우에는 SiH4, H2를 사용하며, 실리콘 질화막(SiNx)인 경우는 SiH4, H2, NH3, N2의 혼합 가스가 사용된다. 인(Phosphorous)를 도핑한 n+a-Si:H인 경우는 PH3가 첨가된다.PECVD is a principle in which electrons excited by plasma collide with gaseous compounds introduced into a neutral state to decompose gaseous compounds, recombine with the help of the formed gas ions, and thermal energy provided from glass to form a thin film. At this time, the gaseous compound to be introduced depends on the type of film to be formed, and in general, hydrogenated amorphous silicon (a-Si: H) uses SiH 4 , H 2 , and in the case of silicon nitride film (SiNx), SiH A mixed gas of 4 , H 2 , NH 3 , N 2 is used. In the case of n + a-Si: H doped with Phosphorous, PH 3 is added.
이하, 첨부된 도면을 참조하여 종래 액정표시장치 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a conventional liquid crystal display device will be described with reference to the accompanying drawings.
도 3a 내지 3e는 종래기술에 따른 액정표시장치 제조 방법을 설명하기 위한 공정단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.
도 3a에서와 같이, 유리 기판(311)위에 스퍼터링법으로 구리 금속막을 형성하고, 사진 식각 공정 등을 이용한 패터닝 공정으로 상기 구리 금속막층을 선택적으로 제거하여 복수개의 게이트 배선 및 게이트 패드 그리고 게이트 전극(301)을 형성한다.As shown in FIG. 3A, a copper metal film is formed on the glass substrate 311 by sputtering, and the copper metal film layer is selectively removed by a patterning process using a photolithography process. 301 is formed.
도 3b에서와 같이, 게이트 배선 및 게이트 패드 그리고 게이트 전극(301)을 포함한 유리기판(311)위에 다결정실리콘과 계면특성이 좋고, 상기 게이트전극(301)과 밀착성이 좋으며, 절연 내압이 높은 실리콘질화물(SiNx), 실리콘산화물(SiOx) 등으로 게이트 절연막(304)을 형성하고, 그 위에 다결정 실리콘(a-Si)을 이용하여 반도체층(305)을 형성한다. 이후, 상기 반도체층(305) 위에 후공정에서 형성되는 소스 및 드레인 전극과의 양호한 오믹 콘택을 위해 오믹콘택층(306)을 형성한다.As shown in FIG. 3B, silicon nitride has a good interfacial property with polycrystalline silicon on the glass substrate 311 including the gate wiring, the gate pad, and the gate electrode 301, has good adhesion with the gate electrode 301, and has high insulation breakdown voltage. A gate insulating film 304 is formed of (SiNx), silicon oxide (SiOx), or the like, and a semiconductor layer 305 is formed thereon using polycrystalline silicon (a-Si). Thereafter, an ohmic contact layer 306 is formed on the semiconductor layer 305 for good ohmic contact with the source and drain electrodes formed in a later process.
이어, 도 3c에서와 같이, 오믹콘택층(306)을 포함한 전면에 구리 금속층을 형성한 후, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터배선 및 데이터 패드, 그리고 소스 전극(308) 및 드레인 전극(309)을 형성한다.Subsequently, as shown in FIG. 3C, a copper metal layer is formed on the entire surface including the ohmic contact layer 306, and then patterned to form data wirings and data pads, a source electrode 308, and a drain electrode in a direction crossing the gate wiring. 309 is formed.
이후, 도 3d에서와 같이, 상기 소스/드레인 전극(308/309)을 포함한 전면에 패시베이션막(310)을 형성하고, 상기 드레인 전극(309)이 노출되도록 상기 패시베이션막(310)의 소정 부위를 제거하여 콘택홀(307)을 형성한 후, 전면에 ITO를 증착한 후, 패터닝하여 도 3e에서와 같이, 상기 콘택홀(307)을 통해 드레인 전극(309)과 전기적으로 연결되는 화소 전극(303)을 형성하면 종래기술에 따른 액정표시장치의 제조공정이 완료된다.Thereafter, as shown in FIG. 3D, a passivation film 310 is formed on the entire surface including the source / drain electrodes 308/309, and a predetermined portion of the passivation film 310 is exposed to expose the drain electrode 309. After removal, the contact hole 307 is formed, and then, ITO is deposited on the entire surface, and then patterned to form a pixel electrode 303 electrically connected to the drain electrode 309 through the contact hole 307 as shown in FIG. 3E. ), The manufacturing process of the liquid crystal display device according to the prior art is completed.
그러나 상기와 같은 종래 액정표시장치 제조방법은 다음과 같은 문제점이 있다.However, the conventional liquid crystal display device manufacturing method as described above has the following problems.
첫째, 구리를 배선 재료로 사용할 경우, 구리와 그 상부의 실리콘질화물간의 반응으로 인하여 돌기가 형성되는데, 상기 돌기로 인하여 누설 전류(leakage current) 및 블랙 다운(black down)이 발생하여 소자의 신뢰성을 저하시킨다.First, when copper is used as the wiring material, protrusions are formed due to the reaction between copper and silicon nitride thereon, which causes leakage current and black down, thereby improving reliability of the device. Lowers.
둘째, 구리가 실리콘 질화물에 의해 산화될 뿐 아니라 열에 의한 영향을 많이 받기 때문에 배선 저항이 증가하게 된다.Secondly, wiring resistance increases because copper is not only oxidized by silicon nitride but also affected by heat.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 구리배선과 실리콘질화물간의 사이에 반응방지막을 형성하여 소자의 신뢰성을 향상시킬수 있는 액정표시장치 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a liquid crystal display device that can improve the reliability of the device by forming a reaction prevention film between the copper wiring and silicon nitride.
도 1은 일반적인 인버티드 스태거드(Inverted Staggered)구조의 TFT를 채용한 액정표시장치의 단면도.1 is a cross-sectional view of a liquid crystal display device employing a TFT of a general inverted staggered structure.
도 2는 일반적인 액정표시장치의 평면도.2 is a plan view of a general liquid crystal display device.
도 3a 내지 3e는 종래 기술에 따른 액정표시장치 제조 방법을 설명하기 위한 공정단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.
도 4a 내지 3d는 본 발명 제 1 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도.4A to 3D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention.
도 5는 본 발명 제 1 실시예에 따른 반응방지막 구조를 설명하기 위한 평면도.5 is a plan view for explaining the reaction prevention film structure according to the first embodiment of the present invention.
도 6은 본 발명 제 1 실시예에 따른 게이트버스라인 패드부를 설명하기 위한 평면도.6 is a plan view for explaining a gate bus line pad unit according to the first embodiment of the present invention;
도 6a 내지 6d는 본 발명 제 2 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도.6A through 6D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a second embodiment of the present invention.
도면의 주요 부분에 대한 부호설명.Explanation of the main parts of the drawings.
401 : 게이트 전극 403a : 화소 전극401: gate electrode 403a: pixel electrode
403b : 반응방지막 404 : 게이트 절연막403b: reaction prevention film 404: gate insulating film
405 : 반도체층 406 : 오믹콘택층405: semiconductor layer 406: ohmic contact layer
407 : 콘택홀 408 : 소스 전극407: contact hole 408: source electrode
409 : 드레인 전극 410 : 패시베이션막409: drain electrode 410: passivation film
411 : 유리 기판411: Glass Substrate
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 유리 기판 위에 제 1 배선층 즉, 게이트 배선 및 게이트 패드 그리고 게이트 전극을 형성하는 공정과, 상기 제 1 배선층을 포함한 전면에 투명도전막을 형성하는 공정과, 상기 투명도전막을 패터닝하여 화소 전극 및 제 1 배선층의 표면을 덮는 반응방지막을 형성하는 공정과, 상기 반응방지막을 포함한 전면에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막상에 박막트랜지스터의 채널, 데이터 배선 및 소스 전극 그리고 상기 화소 전극과 연결되는 드레인 전극을 형성하는 공정을 포함하여 이루어진다.The liquid crystal display device manufacturing method of the present invention for achieving the above object is a step of forming a first wiring layer, that is, a gate wiring, a gate pad and a gate electrode on a glass substrate, and a transparent conductive film on the entire surface including the first wiring layer A step of forming a pattern, a step of forming a reaction prevention film covering the surface of the pixel electrode and the first wiring layer by patterning the transparent conductive film, a step of forming a first insulating film on the entire surface including the reaction prevention film, and the first insulating film image And forming a drain electrode connected to the channel, the data line and the source electrode of the thin film transistor, and the pixel electrode.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
제 1 실시예First embodiment
도 4a 내지 4d는 본 발명 제 1 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도이다.4A through 4D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention.
도 4a에서와 같이, 유리 기판(411) 위에 스퍼터링법에 의해 구리 금속막을 증착한 후, 패터닝하여 제 1배선층 즉, 게이트 배선 및 게이트 패드 그리고 게이트전극(401)을 형성한다.As shown in FIG. 4A, a copper metal film is deposited on the glass substrate 411 by sputtering, and then patterned to form a first wiring layer, that is, a gate wiring, a gate pad, and a gate electrode 401.
도 4b에서와 같이, 상기 게이트 배선 및 게이트 패드 그리고 게이트 전극(401)을 포함한 유리 기판(411)상에 ITO 또는 IZO 또는 ZnO(Zinc Oxide)등과같은 투명도전막(403)을 형성한다. 이후, 상기 투명도전막(403)을 패터닝하여 화소 전극(403a)을 형성하고, 동시에 상기 게이트배선, 및 게이트 전극을 덮도록 반응방지막(403b)을 형성한다. 이 때, TAB 본딩시 필링(peeling) 방지를 위한 기계적 강도를 높이기 위해서 게이트 패드의 오픈 부분도 상기 투명 도전막으로 덮는다(도 5참조).As shown in FIG. 4B, a transparent conductive film 403 such as ITO, IZO, or ZnO (ZnO) is formed on the glass substrate 411 including the gate wiring, the gate pad, and the gate electrode 401. Thereafter, the transparent conductive film 403 is patterned to form the pixel electrode 403a, and at the same time, the reaction prevention film 403b is formed to cover the gate wiring and the gate electrode. In this case, in order to increase mechanical strength for preventing peeling during TAB bonding, the open portion of the gate pad is also covered with the transparent conductive film (see FIG. 5).
이어, 도 4c에서와 같이, 상기 반응방지막(403b) 및 화소 전극(403a)을 포함한 전면에 게이트 절연막(404)을 형성하고, 상기 게이트 절연막(404)상에 박막트랜지스터의 채널로 사용되는 반도체층(405), 오믹콘택층(406)을 형성한다. 이 때, 상기 게이트 절연막(404)은 실리콘질화막 또는 실리콘산화막이 사용된다.Subsequently, as shown in FIG. 4C, a gate insulating film 404 is formed on the entire surface including the reaction prevention film 403b and the pixel electrode 403a, and the semiconductor layer is used as a channel of a thin film transistor on the gate insulating film 404. 405, an ohmic contact layer 406 is formed. In this case, a silicon nitride film or a silicon oxide film is used as the gate insulating film 404.
이후, 전면에 포토레지스트(도시하지 않음)를 도포한 후, 노광 및 현상 공정으로 패터닝하여 상기 화소 전극(403a)과 이후에 형성될 드레인 전극이 연결될 부위를 정의한 후, 상기 패터닝된 포토레지스트를 마스크로 이용한 식각 공정으로 게이트 절연막(404)을 선택적으로 제거하여 콘택홀(407)을 형성한다.Thereafter, a photoresist (not shown) is coated on the entire surface, and then patterned by an exposure and development process to define a portion to which the pixel electrode 403a and a drain electrode to be formed later are connected, and then mask the patterned photoresist. The contact hole 407 is formed by selectively removing the gate insulating layer 404 by an etching process.
이어서, 도 4d에서와 같이, 상기 콘택홀(407)을 포함한 전면에 데이터배선 및 소스/드레인 전극용 구리 금속막을 형성한 후, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터 배선을 형성하고, 상기 데이터 배선에서 분기되는 소스 전극(408)과, 상기 콘택홀(407)을 통해 화소전극(403a)과 전기적으로 연결되며 상기 소스 전극(408)과 대향하는 위치에 출력단자로서 기능을 수행하는 드레인 전극(409)을 형성한다.Subsequently, as shown in FIG. 4D, a copper metal film for data wiring and a source / drain electrode is formed on the entire surface including the contact hole 407, and then patterned to form a data wiring in a direction crossing the gate wiring. A source electrode 408 branched from the data line and a drain electrode electrically connected to the pixel electrode 403a through the contact hole 407 and functioning as an output terminal at a position opposite to the source electrode 408. (409) is formed.
이후, 상기 소스/ 드레인 전극(408/409)을 포함한 전면에 패시베이션막(410)을 형성하면 본 발명 제 1 실시예에 따른 액정표시장치의 제조공정이 완료된다.Subsequently, when the passivation film 410 is formed on the entire surface including the source / drain electrodes 408/409, the manufacturing process of the liquid crystal display device according to the first embodiment of the present invention is completed.
제 2 실시예Second embodiment
도 6a 내지 6d는 본 발명 제 2 실시예에 따른 액정표시장치 제조방법을 설명하기 위한 공정단면도이다.6A through 6D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to a second embodiment of the present invention.
도 6a에서와 같이, 유리 기판(611) 위에 스퍼터링법에 의해 구리금속막을 증착한 후, 패터닝하여 게이트 배선 및 게이트 패드 그리고 게이트 전극(601)을 형성한 후, 상기 게이트 배선 및 게이트 전극(601)의 표면을 덮도록 반응방지막(602)을 형성한다. 상기 반응방지막(602)의 물질로서는 고융점 금속(refractory metal), 예컨대, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 중 어느 하나를 사용하는데, 상기 반응방지막(602)은 상기와 같은 고융점 금속을 기판 전면에 증착한 후, 게이트 배선 및 게이트 전극의 표면을 덮도록 패터닝하거나 또는 열처리를 실시하여 상기 고융점 금속과 게이트 배선 및 게이트 전극과의 반응에 의해 그 계면에 실리사이드(silicide)를 형성하여 상기 실리사이드를 반응방지막으로 이용하는 것이 가능하다.As shown in FIG. 6A, a copper metal film is deposited on the glass substrate 611 by sputtering, and then patterned to form a gate wiring, a gate pad, and a gate electrode 601, and then the gate wiring and the gate electrode 601. The reaction prevention film 602 is formed to cover the surface of the film. As the material of the reaction prevention film 602, any one of a high melting point metal (refractory metal), for example, chromium (Cr), tantalum (Ta), titanium (Ti), tungsten (W) is used. ) Is deposited on the entire surface of the substrate, and then patterned so as to cover the surfaces of the gate wiring and the gate electrode, or subjected to a heat treatment to react the high melting point metal with the gate wiring and the gate electrode. It is possible to form silicide in and use the silicide as a reaction prevention film.
이와 같이, 반응방지막(602)을 형성한 후, 도 6b에서와 같이, 상기 반응방지막(602)을 포함한 기판 전면에 실리콘질화막, 실리콘산화막 등으로게이트 절연막을 형성한 후, 상기 게이트 전극(601) 상부의 게이트 절연막 상에 반도체층(605)을 형성한다.As described above, after the reaction prevention film 602 is formed, as shown in FIG. 6B, a gate insulating film is formed of a silicon nitride film, a silicon oxide film, or the like on the entire surface of the substrate including the reaction prevention film 602, and then the gate electrode 601 is formed. The semiconductor layer 605 is formed on the upper gate insulating film.
이어서, 반도체층(605) 상에 이후에 형성될 소스 및 드레인 전극과의 오믹콘택층(606)을 형성한 후, 도 6c에서와 같이, 상기 게이트 배선과 교차하는 방향으로데이터 배선(도시하지 않음)을 형성하고, 상기 데이터배선으로부터 분기되는 소스 전극(608) 및 드레인 전극(609)을 형성한다. 그리고 상기 소스/ 드레인 전극(608/609)을 포함한 전면에 실리콘질화막, 실리콘산화막 또는 유기 수지막인 BCB(Benzocyclobutene) 등으로 이루어진 패시베이션막(610)을 형성하고, 상기 드레인 전극(609)이 소정부분 노출되도록 상기 패시베이션막(610)을 선택적으로 제거하여 콘택홀(607)을 형성한다.Subsequently, after forming the ohmic contact layer 606 with the source and drain electrodes to be formed later on the semiconductor layer 605, as shown in FIG. 6C, the data wiring (not shown) in a direction crossing the gate wiring is shown. ) And a source electrode 608 and a drain electrode 609 branching from the data line. A passivation film 610 is formed on the entire surface including the source / drain electrodes 608/609, and the passivation film 610 made of Benzocyclobutene (BCB), which is a silicon nitride film, a silicon oxide film, or an organic resin film. The passivation film 610 is selectively removed to expose the contact hole 607.
이후, 도 6d에서와 같이, 상기 콘택홀(607)을 포함한 전면에 투명도전막으로서, ITO를 형성한 후, 패터닝하여 상기 콘택홀(607)을 통해 드레인 전극(609)과 전기적으로 연결되는 화소 전극(603)을 형성하면, 본 발명 제 2 실시예에 따른 액정표시장치 제조공정이 완료된다.Thereafter, as shown in FIG. 6D, the ITO is formed as a transparent conductive film on the entire surface including the contact hole 607 and then patterned to be electrically connected to the drain electrode 609 through the contact hole 607. If 603 is formed, the liquid crystal display manufacturing process according to the second embodiment of the present invention is completed.
이상 상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 배선재료로서 구리를 사용할 경우, 상기 구리의 표면을 덮도록 반응방지막을 형성함으로써, 구리와 실리콘질화막 또는 실리콘산화막과의 반응을 방지하여 그 계면에 돌기가 형성되는 것을 방지한다.As described above, in the method of manufacturing the liquid crystal display device of the present invention, when copper is used as the wiring material, the reaction prevention film is formed to cover the surface of the copper, thereby preventing the reaction between the copper and the silicon nitride film or the silicon oxide film. The protrusion is prevented from forming at the interface.
따라서, 돌기에 의한 누설 전류 및 블랙 다운 발생을 방지하므로 소자의 신뢰성을 향상시킨다.Therefore, leakage current and blackdown generation due to projections are prevented, thereby improving the reliability of the device.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (en) | 2000-08-30 | 2000-08-30 | Method For Fabricating Liquid Crystal Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (en) | 2000-08-30 | 2000-08-30 | Method For Fabricating Liquid Crystal Display Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017440A true KR20020017440A (en) | 2002-03-07 |
| KR100672623B1 KR100672623B1 (en) | 2007-01-23 |
Family
ID=19686120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000050776A KR100672623B1 (en) | 2000-08-30 | 2000-08-30 | Method For Fabricating Liquid Crystal Display Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672623B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848102B1 (en) * | 2002-05-22 | 2008-07-24 | 삼성전자주식회사 | Thin film transistor array panels and manufacturing methods thereof |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| KR100938886B1 (en) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | Method of fabricating array substrate for Liquid Crystal Display Device with driving circuit |
| KR101331432B1 (en) * | 2006-11-28 | 2013-11-21 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method for fabricating thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033343B (en) | 2009-09-25 | 2012-09-19 | 北京京东方光电科技有限公司 | Array substrate and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114043A (en) * | 1993-10-18 | 1995-05-02 | Toshiba Corp | Liquid crystal display device and its production |
| JP3346038B2 (en) * | 1994-07-15 | 2002-11-18 | カシオ計算機株式会社 | Active matrix liquid crystal display |
| JP3547063B2 (en) * | 1996-09-10 | 2004-07-28 | シャープ株式会社 | Method for manufacturing active matrix type liquid crystal display device |
| JP3302894B2 (en) * | 1996-11-25 | 2002-07-15 | 株式会社東芝 | Liquid crystal display |
-
2000
- 2000-08-30 KR KR1020000050776A patent/KR100672623B1/en not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848102B1 (en) * | 2002-05-22 | 2008-07-24 | 삼성전자주식회사 | Thin film transistor array panels and manufacturing methods thereof |
| KR100938886B1 (en) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | Method of fabricating array substrate for Liquid Crystal Display Device with driving circuit |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8372701B2 (en) | 2004-11-17 | 2013-02-12 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8637869B2 (en) | 2004-11-17 | 2014-01-28 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9111802B2 (en) | 2004-11-17 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9431426B2 (en) | 2004-11-17 | 2016-08-30 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| KR101331432B1 (en) * | 2006-11-28 | 2013-11-21 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method for fabricating thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100672623B1 (en) | 2007-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7479416B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20090098673A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| KR20070019458A (en) | Interconnection metal, method for fabricating the same, thin film transistor plate and method for fabricating the same | |
| KR20070009329A (en) | Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same | |
| KR20060081470A (en) | Tft substrate and manufacturing method of the same | |
| KR20120075048A (en) | Thin film transistor substrate and method for manufacturing thereof | |
| JP2007206712A (en) | Active matrix system liquid crystal display device | |
| KR20060000983A (en) | Pad structure of liquid crystal display device and fabrication method thereof | |
| KR100672623B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
| KR20100035888A (en) | Thin film transistor and method for manufacturing the same | |
| KR101085450B1 (en) | Tft substrate and manufacturing method of the same | |
| KR20020052562A (en) | In-plane switching mode liquid crystal device and method for manufacturing the same | |
| KR20080049208A (en) | Thin film transistor substrate and method for manufacturing the same | |
| KR100379566B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
| KR20020092722A (en) | Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof | |
| KR20060088617A (en) | Thin film transistor substrate and method of manufacturing for the same | |
| KR100275953B1 (en) | Method of manufacturing thin film transistor | |
| KR20040046384A (en) | Liquid Crystal Display and fabrication method of thereof | |
| KR20050055384A (en) | Liquid crystal display panel and fabricating method thereof | |
| KR100803565B1 (en) | Array substrate for liquid crystal display device | |
| KR100709707B1 (en) | Thin film transistor substrate including the contact structure and method manufacturing the same | |
| KR100848102B1 (en) | Thin film transistor array panels and manufacturing methods thereof | |
| KR100843959B1 (en) | Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |