KR20020014706A

KR20020014706A - 디지털 다운 컨버터 및 수신기

Info

Publication number: KR20020014706A
Application number: KR1020010048547A
Authority: KR
Inventors: 키시다카히코
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-08-17
Filing date: 2001-08-11
Publication date: 2002-02-25
Also published as: KR100403744B1; JP2002076975A; US20020037060A1

Abstract

소비전력을 절감할 수 있는 디지털 다운 컨버터 및 수신기를 구현한다. 무선 수신단에서 수신되어, 무선주파수(RF) 또는 중간주파수(IF)로 샘플링된 수신신호의 주파수를 검파 처리를 위한 검파용 주파수로 변환하는 디지털 다운 컨버터에 있어서, 제1 믹서는 상기 수신신호의 주파수를 제1 IF신호의 주파수로 변환한다. 제2 믹서는 상기 제1 IF신호를 검파용 주파수인 제2 IF 신호로 변환하고 복소화한다.

Description

디지털 다운 컨버터 및 수신기 {DIGITAL DOWN CONVERTER AND RECEIVER THEREOF}

본 발명은 무선 수신신호를 무선주파수(RF: Radio Frequency) 또는 중간주파수(IF: Intermediate Frequency)로 샘플링하여 디지털 신호처리하는 디지털 다운 컨버터 및 수신기에 관한 것이다.

종래의 데이터 통신 수신기에 있어서 디지털신호 처리회로의 주파수 변환부의 일 예인 디지털 다운 컨버터(DDC: Digital Down Converter)를 도 4를 참조하여 설명한다.

상기 DDC로 입력되는 신호 100은 RF대역 혹은 IF대역의 변조파로, 주파수 Fs1의 샘플신호 및 상기 샘플신호에 의해 변조되는 주파수 Fif1의 중간주파 캐리어(반송파)이다. 상기 DDC 입력신호는 각각 믹서(mixer) 101a 및 믹서 101b에서 로컬 발진기(DDS) 102로부터 출력되는 주파수 Fc의 cos파 및 sin파와 혼합되어 검파된다. 상기 DDS 102로부터 출력되는 cos파와 sin파의 주파수 Fc가 Fc=Fif1의 관계를 만족하도록 설정되어 있는 경우, 상기 입력신호는 한번에 샘플신호에 관한 검파처리 주파수로 변환된다. 상기 검파된 샘플신호는 샘플링 레이트 변환기들 103a 및 103b에 의해 각각 1/n으로 다운샘플링되고, 주파수 Fb의 베이스밴드(baseband) 신호들이 재생된다. 여기서, 상기 입력신호의 주파수가 Fs1이고 상기 샘플링 레이트 변환기들(sampling rate converters) 103a,103b의 출력 신호의 주파수가 Fs2라고 할 때, Fs2=Fs1/n의 관계가 성립한다. 상기 베이스밴드 신호들은 롤오프 필터들(rolloff filters) 104a 및 104b에 의해 각각 롤오프 정형되고, 다음에 자동이득제어(AGC: Automatic Gain Control)증폭기들 105a 및 105b에 의해 가변 증폭되어 출력된다. 즉, 상기 샘플신호는 2개의 베이스밴드 신호들인 동상성분 I신호와 직교성분 Q신호로서 출력된다.

상술한 바와 같이, RF 또는 IF의 수신신호를 샘플링하고, 디지털신호처리에 의해 신호의 선택 및 검파를 수행하는 수신기에 있어서, 샘플링한 신호를 처리하는신호 처리회로로서의 디지털 다운 컨버터(DDC)에서는 일반적으로 Real-Complex 믹서(직교변환회로)를 사용하여 입력 수신신호를 한꺼번에 검파처리를 위한 신호(일반적으로 베이스밴드 신호)로 변환한다. 이때 첫 단의 믹서들과 상기 믹서들에 로컬 신호를 공급하는 로컬발진기(DDS)는 아날로그/디지털(A/D: Analog-to-Digital) 변환의 샘플링 주파수와 같은 주파수에서 동작하기 위해서 고속으로 동작하여야 한다. 또한, 상기 믹서들과 로컬 발진기에서의 소비전력은 DDC의 전체 소비전력에서 매우 큰 비중을 차지한다. 특히, 다운샘플링 처리에 의해 샘플링 주파수를 낮춘 후단부의 소비전력과 비교하여, 상기 믹서들 및 로컬 발진기에서의 소비전력은 크다.

한편, cos파와 sin파를 출력하는 DDS가 주파수 연산부와 롬(ROM: Read Only Memory)을 하나로 하여 구현된다고 할지라도, 1샘플링주기에 cos와 sin의 데이터를 독출하기 위해서는 두 번에 걸쳐 데이터가 독출되어야 한다. 이 때문에 소비전력의 대부분을 차지하는 ROM의 소비전력은 2번의 어드레스 및 출력 데이터의 변화에 의해 2개의 회로들에서의 소비전력과 동등해지며, DDS도 단일파를 출력하는 경우에 비해 2배에 가까운 전력을 소비하게 된다.

또한, IF 신호를 주파수 옵셋(offset)이 없는 베이스밴드 신호로 변환하기 위해서는 세분화된 주파수 스텝과 같이 고정밀도의 처리가 요구된다. 게다가, 스프리어스(spurious)가 적은 신호를 얻기 위해서는 위상연산회로의 연산 워드(word)길이를 길게 취하고, ROM의 크기도 크게 하여야 한다.

따라서 본 발명의 목적은 전술한 바와 같은 문제점들을 해결하기 위한 것으로, 소비전력을 절감할 수 있는 디지털 다운 컨버터 및 수신기를 제공함에 있다.

이러한 목적을 달성하기 위한 본 발명은, 무선 수신기(수신단으로)로 수신되며, 무선주파수 또는 중간주파수로 샘플링된 수신신호의 주파수를 검파처리를 위한 검파용 주파수로 변환하는 디지털 다운 컨버터에 있어서, 상기 수신신호의 주파수를 제1 IF신호의 주파수로 변환하는 제1믹서와, 상기 제1 믹서에 의해 변환된 상기 제1 IF신호를 상기 검파용 주파수인 제2 IF신호로 변환하여 복소화하는 제2믹서를 구비하는 것을 특징으로 한다.

바람직하기로, 상기 제1 IF신호의 주파수가 상기 샘플링 주파수의 1/4배인 것을 특징으로 한다.

바람직하기로, 상기 디지털 다운 컨버터는 상기 제1 믹서의 출력을 증폭하는 자동이득제어증폭기를 구비하는 것을 특징으로 한다.

바람직하기로, 상기 제2 믹서는 데시메이션 필터(decimation filter)와 직교변환기를 구비한 다위상(polyphase) 구성을 이용하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 수신기는 상기와 같은 디지털 다운 컨버터를 구비하며, 상기 디지털 다운 컨버터에서 주파수 변환될 수신신호를 수신하기 위한 무선 수신부와 상기 무선 수신부의 출력으로부터 에일리어싱(aliasing)주파수 성분과, 상기 디지털 다운 컨버터에 구비된 제1 믹서의 이미지 주파수 성분을 감쇠시키는 필터와, 상기 필터의 출력을 무선주파수 또는 중간주파수로 샘플링하여 상기 디지털 다운 컨버터로 입력하는 아날로그 디지털 변환기를 구비하는 것을 특징으로한다.

도 1은 본 발명의 제1 실시예에 의한 디지털 다운 컨버터(DDC) 307의 구성을 도시한 블록도이다.

도 2는 도 1에 도시된 디지털 다운 컨버터 307을 구성요소로 하는 수신기의 구성을 도시한 블록도이다.

도 3은 본 발명의 제2 실시예에 의한 디지털 다운 컨버터 320의 구성을 도시한 블록도이다.

도 4는 종래 기술에 의한 디지털 다운 컨버터의 구성을 도시한 블록도이다.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

본 발명의 실시예에 의한 디지털 다운 컨버터(DDC)는, 입력된 IF신호 또는 RF신호를 DDC내 첫 단의 실수 믹서(real mixer)에 의해 DDC내 제1 IF신호로 변환하고, 상기 제1 IF신호를 실수-복소(Real-Complex) 믹서(직교변환기)에 의해 DCC내 제2 IF신호, 즉 검파 처리를 위한 검파용 주파수의 신호로 변환함과 함께 복소화하는 디지털 처리회로로서 구성된다. 여기서, 실수 믹서라는 것은 실수의 연산처리를 행하는 믹서를 의미하고, 실수-복소 믹서라는 것은 실수의 신호를 입력하여 복소수의 로컬 신호와의 승산에 의해 복소화하여 복소수의 출력신호를 얻는 믹서를 의미한다.

도 1은 본 발명의 제1 실시예에 의한 디지털 다운 컨버터(DDC) 307의 구성을 나타내는 블록도이다. 도 2는 상기 도 1에 도시된 DDC 307을 구성요소로 하는 수신기의 구성을 나타내는 블록도이다.

상기 도 2에서, 안테나(antenna) 301에 의해 수신된 수신신호는 RF(radio frequency)부 302, 믹서(mixer) 303 및 로컬 발진기(local oscillator) 304에 의해 IF신호로 변환된다. 상기 IF신호는 수신주파수 대역 이외의 신호를 억압하기 위한 대역통과필터(BPF: Band Pass Filter)로 구현될 수 있는 IF(intermediate frequency)필터 305에 의해 대역제한된다. 아날로그/디지털(A/D: Analog-to-Digital)변환기 306은 상기 IF필터 305의 출력을 입력하여 샘플링한 후, 수신신호 주파수 Fd1의 디지털 신호로 변환된 디지털 IF신호를 출력한다. 상기 디지털 IF신호는 DDC 307로 입력된다. 상기 A/D 변환기 306의 샘플링 주파수는 Fs1이다. 상기 디지털 IF신호는 하기의 <수학식 1>로 나타낼 수 있다.

디지털 IF신호 = f1(t)·cos(n ωd1 t)

미설명한 부호 308은 로컬 발진기(local oscillator)(TCXO: Temperature Compensated Crystal Oscillators)를 나타내고, 부호 309는 베이스밴드(BB: Baseband) 회로를 나타내고, 부호 310은 상기 로컬 발진기 308에 의해 발진된 신호를 1/k로 분주하여 상기 BB회로 309에서 사용될 클럭을 생성하는 분주회로(frequency divider)를 나타낸다.

상기 도 1에서, 실수 믹서인 제1 승산기(믹서) 201은 상기 <수학식 1>로 표현되는 주파수 Fd1의 디지털 IF신호 f1(t)과 로컬 발진기(DDS: Direct Digital Synthesizers) 202로부터 출력된 주파수 Fc1의 로컬신호 c(t)를 입력하고, 이들 입력된 신호들을 승산하여 디지털 IF신호 f2(t)를 출력한다. 여기서, c(t)=cos(nωc1 t)로 표현된다. 상기 승산 결과, 디지털 IF신호 f1(t)의 주파수 Fd1은 주파수 Fs1의 1/32의 주파수 Fd2로 변환된다. 상기 주파수 변환된 디지털 IF신호 f2(t)는 하기의 <수학식 2>로 나타낼 수 있다. 이때 주파수들간의 관계는 하기의 <수학식 3>으로 나타낼 수 있다.

f2(t) = f1(t) ·cos(n(ωd1-ωc1)t)

Fc1 = Fd1 - Fs1/32

데시메이션 필터(Decimation Filter) 203은 제1 믹서 201의 출력 신호인 f2(t)를 입력하고, 상기 입력 신호 f2(t)중에서 목적외 신호인 주파수(Fd1+Fc1)의 신호를 억압하고 이와 동시에 상기 입력 신호 f2(t)를 주파수 Fs1의 1/8의 샘플링 주파수 Fs2로 다운 샘플링한다. 즉, 상기 제1 믹서 201은 목적 신호인 (Fd1-Fc1) 신호와 목적외 신호인 (Fd1+Fc1) 신호를 출력하고, 상기 데시메이션 필터 203은 상기 제1 믹서 201로부터의 출력 신호들중에서 목적외 신호를 억압함으로써 목적 신호만을 출력한다. 이와 같이 상기 데시메이션 필터 203에 의해 목적외 신호를 억압하지 않게 되면 에이리어싱의 문제가 발생하게 되는데, 목적외 신호가 억압됨에 따라 에이리어싱 문제는 해결된다. 상기 주파수 Fs2로 다운 샘플링된 디지털 IF신호 f2(t)는 하기의 <수학식 4>로 나타낼 수 있다. 이때 상기 <수학식 2>의 n은 8m이다. 이때 주파수들간의 관계는, Fs1= 8 ×Fs2로부터 하기의 <수학식 5>와 같이 나타낼 수 있다.

f2(t) = (1/2) f1(t) (e^{jn(ωd1-ωc1)t}+ e^{-jn(ωd1-ωc1)t})

Fc1 = Fd1 - (1/4) ×Fs2

상기 <수학식 4>로 표현된 디지털 IF 신호 f2(t)의 주파수(제1 IF)는 상기 <수학식 5>에 나타낸 바와 같이 상기 샘플링 주파수 Fs2의 1/4배이다.

자동이득제어(AGC: Automatic Gain Control)증폭기 204는 상기 <수학식 4>로 표현된 디지털 IF신호 f2(t)를 입력하여 베이스밴드 회로 309로부터 제공되는 제어신호에 따라 증폭한 후, 제2 믹서 205로 출력한다. 상기 제2 믹서 205는 상기 AGC 증폭기 204에 의해 증폭된 디지털 IF신호 f2(t)를 샘플링 주파수의 1/4, 즉 Fc2 = (1/4) ×Fs2로 승산하고, 검파 처리를 위한 검파용 주파수(제2 IF)의 베이스밴드 신호 fb(t)로 변환한다. 상기 제2 믹서 205에 의해 변환되어 출력되는 신호는 하기의 <수학식 6>으로 나타낼 수 있다.

fb(t) = (1/2) f1(t) e^{jn(ωd1-ωc1-ωc2)t}

= (1/2) f1(t) e^{jn{ωd1-{ωd1-{(ωs2)/4}}-{(ωs2)/4)}}t}

= (1/2) f1(t)

롤오프 필터들(rolloff filters) 206a 및 206b는 상기 베이스밴드 신호fb(t)를 각각 롤오프 정형하고, 동상성분 I 및 직교성분 Q의 복소화 신호들을 출력한다.

상기 제2 믹서 205는 실수-복소 믹서(Real-Complex mixer)(직교변환기)로서, AGC 204의 출력에 샘플링 주파수의 1/4를 승산하는 승산기와, 상기 승산된 신호를 복소화하는 복소화 수단으로 구성된다. 이때 상기 승산기에 의한 승산값은 로컬 발진기에 의해 발진되는 주파수의 cos부분의 값들인 1, 0, -1, 0, 1 ‥‥과, sin부분의 값들인 0, 1, 0, -1, 0, ‥‥ 으로 결정된다. 그러므로, 제2 믹서 205의 내부에 별도의 승산기를 구비시키지 않고도, 도 1에 도시되어 있는 바와 같이 셀렉터들(selectors) 205a 및 205b에 의해 용이하게 구성할 수 있다.

상기 셀렉터 205a는 로컬 발진기에 의해 발진되는 cos파의 값들인 1, 0, -1, 0, 1, ‥‥, 과 같은 승산을 위한 값들을 순회하여 선택하는 셀렉터이며, 상기 4개의 승산을 위한 값들로부터 하나를 선택하여 출력한다. 상기 4개의 입력들이란, 승산값 「1」에 대응한 승산결과인 AGC증폭기 204의 출력과, 승산값 「0」에 대응한 승산결과인 「0」과, 승산값 「-1」에 대응한 승산결과로서 AGC증폭기 204의 출력을 부호반전하는 부호반전회로 207a의 출력과, 승산값 「0」에 대응한 승산결과인 「0」을 말한다.

상기 셀렉터 205b는 로컬 발진기에 의해 발진되는 sin파의 값들인 0, 1, 0, -1, 0, ‥‥, 과 같은 승산을 위한 값들을 순회하여 선택하는 셀렉터이며, 상기 셀렉터 205a와 마찬가지로, 4개의 승산을 위한 값들로부터 하나를 선택하여 출력한다. 상기 4개의 입력들이란, 승산값 「0」에 대응한 승산결과인 「0」과, 승산값「1」에 대응한 승산결과인 AGC증폭기 204의 출력과, 승산값 「0」에 대응한 승산결과인 「0」과, 승산값 「-1」에 대응한 승산결과로서 AGC증폭기 204의 출력을 부호반전하는 부호반전회로 207b의 출력을 말한다.

전술한 본 발명의 실시예에 따른 DDC는 종래와 같이 입력신호를 한번에 목적주파수로 변환하는 것이 아니라, 정밀도를 필요로 하는 튜닝을 위한 변환과 복소화를 위한 변환의 2단계로 나누어 변환함으로써, 회로규모와 소비전력의 절감이 가능해진다.

상기 DDC의 입력 주파수에 있어서, fd1'=fc1-(fs1/32)은 제1 믹서 201의 이미지(image) 주파수가 되지만, AD변환기 306의 앞단에 설치된 아날로그 필터(IF필터 305)로 방해신호를 억압할 수 있다. 여기서, 이미지 주파수는 상기 제1 믹서 201에서의 목적신호 주파수에 대응한다. 즉, Fd1의 신호주파수를 로컬 발진기 202의 로컬신호 주파수(Fc1)와 제1 믹서 201로부터 출력되는 IF신호 주파수 Fif와의 관계로부터 표현하면, 목적신호 주파수 Fdesired = Fif + Fc1이고, 이미지신호 주파수 Fimage = - Fif + Fc1이 된다. 채널대역으로의 제한은 DDC 307 내에서 수행할 수 있으므로, 상기 아날로그 필터 305의 역할은 에이리어싱(aliasing) 주파수와 이미지 주파수의 방해신호의 억압만으로 충분하다.

상기 실시예에서, DDC 307 내의 제1 IF신호의 주파수를 샘플링 주파수의 1/4배로 함으로써, 제2 IF신호에 관한 처리(제2 믹서 205의 처리)를 간략하게 할 수 있다. 또한, 상기 실시예에서, 제2 믹서 205의 처리는 샘플링 주파수가 낮아진 후의 처리이면서 그 믹서 처리가 간략화되기 때문에, 제2 믹서 205에서 발생하는 소비전력은 DDC 307에서 발생하는 총 소비전력에 비해 매우 작다.

이미 설명과 같이 종래 기술에 따른 디지털 수신기는 일반적으로 수신신호를 베이스밴드의 신호로 한번에 변환한다. 이러한 종래 기술은 베이스밴드로 변환된 신호를 처리하기 위한 데시메이션 필터, 로컬 필터를 모두 저역통과필터(LPF: Low Pass Filter)로 구성할 수 있다는 이점이 있었다. 참고적으로, BPF가 LPF보다 필터 차수가 높아진다. 종래 기술은 이러한 이점이 있기 때문에, 본 발명의 제1 실시예와 같이 IF신호를 디지털 신호처리부 내에서 설계하는 것에 대해 전혀 고려하지 않았었다. 상기 도 1에 도시된 종래 기술에 따르면, AGC증폭기 105a는 베이스밴드의 신호를 처리하도록 되어 있고, 상기 AGC증폭기 105a의 이득 가변 시에 발생하는 수신신호 왜곡의 대부분이 수신신호 대역내에서 발생한다. 그러나, 상기 AGC 105a증폭기에 의해 발생하는 왜곡을 필터에 의해 줄일 수 없기 때문에, AGC 처리자체의 왜곡을 줄일 수 있는 AGC 저왜곡화를 위한 처리알고리즘의 고안이 필수적으로 요구되었다.

따라서, 본 발명의 실시예에서는, AGC증폭기 204를 디지털 IF신호처리부 내의 제2 믹서 205의 전단에 설치함으로써, AGC증폭기 204에서 발생하는 하모닉 왜곡이 수신신호 대역 외에서 발생하도록 한다. 수신신호 대역 외의 왜곡이 목적외 신호와 에이리어싱 신호를 억압하는 IF필터 305에 의해 억압되도록 함으로써, AGC 저왜곡을 위한 처리 알고리즘의 고안이 필요 없이 종래의 AGC처리에 의해 발생하는 왜곡을 줄일 수 있다.

상기 DDS 202는 주파수 Fc1의 위상연산부와 상기 위상연산부의 출력에 대응한 진폭값이 기입된 ROM으로 구성되며, 상기 ROM의 출력을 주파수 Fc1의 로컬신호 c(t)로서 출력한다. 상기 DDS 202에서, 위상오차를 원인으로 하는 스프리어스 특성은 위상연산부와 ROM의 위상 워드길이(어드레스 길이, 즉 ROM 용량)의 차(재양자화 오차)를 1비트 줄일 때마다 6.02dB가 개선된다. 또한, ROM 데이터 길이를 1비트 길게 할 때마다, 상기 DDS 202의 출력 워드길이(ROM 데이터 길이)를 원인으로 하는 스프리어스 특성은 6.02dB 개선된다. 상기 스프리어스 특성의 개선을 위해, 예를 들어 위상연산 워드길이를 고정하면, ROM의 어드레스 워드길이를 1비트 증가시킬 때마다 회로규모의 크기(ROM 용량)가 2배가 되고, 소비전력도 거의 2배가 되어 버린다.

그러나, 소비전력의 제한이 그다지 엄격하지 않은 수신기에 있어서는, 상기 실시예에 의해 절감된 회로와 소비전력을 ROM 용량(어드레스 길이, 데이터 길이)의 증가에 이용하며, 로컬 발진기(DDS) 202의 스프리어스 특성을 개선할 수 있다.

상술한 바와 같이, 본 발명의 제1 실시예에 의하면, 첫 단의 믹서가 2개에서 한 개로 반감되며, 로컬 발진기도 cos파 또는 sin파 중 하나의 출력만으로 끝나게 된다. 첫 단의 믹서신호와 샘플링 주파수를 낮추는 데시메이션 필터회로도 반감되므로, 본 발명의 실시예에 따른 디지털 다운 컨버터는 종래에 최고속의 처리가 요구되었던 첫 단의 믹서, 로컬 발진기 및 데시메이션 필터에 의한 소비전력을 거의 절반으로 줄일 수 있다.

게다가, 제2 믹서 205는 입력 주파수를 샘플링 주파수의 1/4배로 함으로써 통과와 반전을 셀렉터에 의해 실현할 수 있으며, 별도의 승산기를 이용할 필요가없다. 이 때문에, 제2 믹서 205를 구현하기 위한 회로가 크게 간략화된다. 이 결과, 소비전력의 비중이 높고, 고속으로 동작하는 종래의 믹서 회로가 크게 간략화되고, 이에 따라 DDC의 전체 소비전력을 한층 더 절감할 수 있다.

도 3은 본 발명의 제2 실시예에 의한 디지털 다운 컨버터(DDC) 320의 구성을 나타내는 블록도이다. 상기 도 3에서, 도 1의 각 부에 대응하는 부분에는 동일한 부호를 붙이며, 그 설명은 생략한다. 상기 도 3에 도시된 DDC 320은 도1에 도시된 DDC 307의 데시메이션 필터 203과 제2 믹서(직교변환기) 205를 조합한 다위상 구성을 이용한 것이다. 실제 디지털 다운 컨버터(DDC)를 구성하는 경우에는 이러한 다위상 구성이 일반적으로 자주 이용된다.

상기 도 3에서, 제2 믹서 211은 도 1의 제2 믹서 205와 마찬가지로, 로컬 발진기에 의해 발진되는 주파수의 cos부분과 sin부분으로 구성된다. 로컬 발진 주파수의 cos부분은 셀렉터 212a와 2개의 데시메이션 필터들 203a,208a로 구성된다. 로컬 발진 주파수의 sin부분은 셀렉터 212b와 2개의 데시메이션 필터들 203b,208b로 구성된다. 상기 데시메이션 필터들 208a,208b는 계수의 부호를 반전시키는 부호 반전기능을 가지고 있다. 상기 제2 믹서 211의 전단에는 2개의 AGC증폭기들 204a,204b가 설치되어 있는데, 이들은 각각 제1믹서 201의 출력을 증폭하여 로컬 발진 주파수의 cos부분과 sin부분에 입력한다.

상기 제2 믹서 211의 cos부분 및 sin부분에 있어서, 승산값 「1」에 대응한 승산결과로서, 제1 믹서 201의 출력은 각각 AGC증폭기들 204a,204b에 의해 증폭되고, 각 증폭 결과들은 데시메이션 필터들 203a,203b를 통해 셀렉터들 212a 및 212b로 각각 입력된다. 승산값「-1」에 대응한 승산결과로서, 제1 믹서 201의 출력은 각각 AGC증폭기들 204a,204b에 의해 증폭되고, 각 증폭 결과들은 데시메이션 필터들 208a,208b를 통해 셀렉터들 212a 및 212b로 각각 입력된다.

상기 제1 믹서 201로부터 상기 제2 믹서 211로의 입력 주파수 Fs2(제1 IF)는 샘플링 주파수 Fs1의 1/n배이며, 상기 제2 믹서 211의 동작 주파수는 Fs2=Fs1/n이 된다. 여기서, 상기 제2 믹서 211은 샘플링 위상마다 동작하는 패스(셀렉터들 212a,212b가 선택하는 입력)를 절환하므로, 상기 제2 믹서 211에서의 샘플링 주파수가 Fs2임에도 불구하고, 상기 제2 믹서 211의 각 패스의 동작은 주파수 Fs2의 1/4배가 된다. 이때 주파수들간의 관계는 하기의 <수학식 7>과 같이 표현된다.

(1/4) Fs2 = (1/2) Fs3 = (1/4n) Fs1

상기 제2 믹서 211은 출력이 「0」이 되는 샘플을 골라내고 있기 때문에, 에이리어싱이 아직 발생하지 않은 상태에서 다운 샘플링할 수 있다. 이때 주파수들간의 관계는 하기의 <수학식 8>과 같이 나타낼 수 있다.

Fs3 = Fs2/2 = Fs1/(2n)

한편, 다위상 구성으로 제2 믹서 211을 구성하는 경우, 통상적으로 cos부분 및 sin부분에 각 1개씩 총 2개의 승산기가 사용된다. 그러나, 상술한 제2 실시예에 의한 DDC 320은 제1 실시예와 마찬가지로, 제2 믹서 211로의 입력 주파수를 샘플링 주파수 Fs1의 1/4배로 함으로써, 승산기를 이용하지 않고도 구현될 수 있다. 이 때문에, 다위상 구성으로 디지털 다운 컨버터(DCC)를 구성하는 경우라도, 상술한 바와 같이 제1 IF신호의 주파수를 샘플링 주파수의l 1/4배로 함으로써, 제2 믹서 211의 회로가 크게 간략화되며, DDC의 소비전력을 줄일 수 있다.

상술한 제2 실시예에 의한 DDC 320은 도 2에 도시된 수신기의 구성요소로서, 제1 실시예에 의한 DDC 307을 대신하여 이용될 수도 있다.

상술한 제2 실시예에 의한 DDC 307은 휴대단말 혹은 휴대전화기나 그 기지국장치, 방송장치 등에 구비된 수신기에 적용가능하며, 상기 DDC의 소비전력 절감에 의해 하기와 같은 효과를 얻을 수 있다.

① 휴대단말이나 휴대전화기 등의 단말에 있어서는 그 연속 사용시간을 보다 길게 할 수 있다. 또한, 종래와 동일한 연속 사용시간이라면, 사용하는 배터리 용량이 작아도 되며, 배터리의 소형화가 가능해진다.

② 기지국장치나 방송장치 등에 있어서는, 수신기의 발열량이 감소하므로, 그 방열구조를 간단히 할 수 있으며, 그 결과 장치의 소형화를 도모할 수 있다.

③ 상기 DDC 307에 있어서는, 그 디지털 신호처리연산이 간략화된다. 그 결과 DDC 307을 이용한 수신기에서 소비전력의 절감보다도 그 성능개선이 문제가 되는 경우에는, 종래와 비교하여, 고도의 알고리즘 처리의 연산량이나 디지털 신호처리 연산 워드길이를, 그 간략화된 연산량에 상당하는 만큼, 즉, 절감되어야 하는 소비전력 대신에 그 소비전력 절감에 상당하는 만큼 증가시킬 수 있다.

이상 본 발명의 실시 예들을 도면을 참조하여 상술하였으나, 구체적인 구성은 상기 실시예들에 한정되는 것이 아니며, 본 발명의 요지를 벗어나지 않는 범위의 설계 등도 포함된다.

이상 설명한 바와 같이, 본 발명은 무선 수신단에서 수신되어 무선주파수 또는 중간주파수로 샘플링된 수신신호의 주파수를 검파 처리를 위한 검파용 주파수로 변환하는 디지털 다운 컨버터에서, 수신신호의 주파수를 제1 IF신호로 변환하는 제1 믹서와, 상기 제1 믹서에 의해 변환된 제1 IF신호를 검파용 주파수인 제1 IF신호로 변환하고, 또한 복소화하는 제2 믹서를 구비하도록 하였다. 이에 따라 본 발명은 종래 최고속의 처리가 요구되었던 첫 단의 믹서, 로컬 발진 및 데시메이션 필터의 구성을 간략화할 수 있고, 그 결과 소비전력을 절감할 수 있는 이점이 있다.

또한, 제1 IF신호의 주파수를 샘플링 주파수의 1/4배로 하면, 소비전력의 비중이 높고 고속으로 동작하는 종래의 믹서회로가 크게 간략화되기 때문에, 소비전력을 한층 더 절감할 수 있다.

Claims

무선 수신단으로 수신되어, 무선주파수(RF) 또는 중간주파수(IF)로 샘플링된 수신신호의 주파수를 검파처리하기 위한 검파용 주파수로 변환하는 디지털 다운 컨버터에 있어서,

상기 수신신호의 주파수를 제1 IF신호의 주파수로 변환하는 제1 믹서와,

상기 제1 믹서에 의해 변환된 제1 IF신호를 상기 검파용 주파수인 제2 IF신호로 변환하고, 또한 복소화하는 제2 믹서를 포함하는 것을 특징으로 하는 디지털 다운 컨버터.
제1항에 있어서, 상기 제1 IF신호의 주파수는 상기 샘플링 주파수의 1/4배인 것을 특징으로 하는 디지털 다운 컨버터.
제2항에 있어서, 상기 디지털 다운 컨버터는, 상기 제1 믹서의 출력을 증폭하는 자동이득제어증폭기를 더 포함하는 것을 특징으로 하는 디지털 다운 컨버터.
제2항에 있어서, 상기 제2 믹서는, 데시메이션 필터와 직교변환기를 구비한다위상 구성됨을 특징으로 하는 디지털 다운 컨버터.
무선주파수(RF) 또는 중간주파수(IF)로 샘플링된 수신신호의 주파수를 제1 IF신호의 주파수로 변환하는 제1 믹서와, 상기 제1 믹서에 의해 변환된 제1 IF신호를 검파 처리를 위한 검파용 주파수인 제2 IF신호로 변환하고, 또한 복소화하는 제2 믹서를 포함하는 디지털 다운 컨버터와.

상기 디지털 다운 컨버터에서 주파수 변환될 수신신호를 수신하기 위한 무선 수신부와,

상기 무선 수신부의 출력으로부터 에이리어싱 주파수성분과 상기 디지털 다운 컨버터에 구비된 제1 믹서의 이미지 주파수 성분을 감쇠시키기 위한 필터와,

상기 필터의 출력을 무선주파수 또는 중간주파수로 샘플링하고 상기 디지털 다운 컨버터로 입력하는 아날로그 디지털 변환기를 포함함을 특징으로 하는 수신기.
제5항에 있어서, 상기 제1 IF신호의 주파수는 상기 샘플링 주파수의 1/4배인 것을 특징으로 하는 수신기.
제6항에 있어서, 상기 디지털 다운 컨버터는, 상기 제1 믹서의 출력을 증폭하는 자동이득제어증폭기를 더 포함하는 것을 특징으로 하는 수신기.
제6항에 있어서, 상기 제2 믹서는, 데시메이션 필터와 직교변환기를 구비한 다위상 구성됨을 특징으로 하는 수신기.