KR20020008675A - A circuit for preventing an abnormal picture - Google Patents
A circuit for preventing an abnormal picture Download PDFInfo
- Publication number
- KR20020008675A KR20020008675A KR1020000042661A KR20000042661A KR20020008675A KR 20020008675 A KR20020008675 A KR 20020008675A KR 1020000042661 A KR1020000042661 A KR 1020000042661A KR 20000042661 A KR20000042661 A KR 20000042661A KR 20020008675 A KR20020008675 A KR 20020008675A
- Authority
- KR
- South Korea
- Prior art keywords
- screen
- circuit
- signal
- mode
- vertical
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/14—Solving problems related to the presentation of information to be displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Abstract
Description
본 발명은 모니터의 해상도 변환시 발생하는 화면이상을 방지하기 위한 회로에 관한 것으로, 특히 MCU(Micro Control Unit)가 모드변환을 인식함과 동시에 화면을 블랭킹(blanking)하도록 한 이상화면 방지회로에 관한 것이다.The present invention relates to a circuit for preventing screen abnormality occurring when converting a resolution of a monitor, and more particularly, to an abnormal screen preventing circuit for blanking a screen while recognizing a mode change. .
모니터는 선명성의 향상 즉 고해상도의 구현을 위해 수평동작주파수가 점점 높아지는 추세에 있다. 따라서, 모니터가 고해상도로 됨에 따라 그 동작주파수 범위는 점점 넓어지고 유저(user)의 사용해상도의 범위도 넓어져, 기호에 따라 여러 모드를 오가며 모니터를 사용하는 경우가 늘고 있다. 특히 PC게임은 여러 해상도로 만들어지므로 유저의 게임 선택에 따라 자동적으로 모드의 변환이 일어나게 된다.Monitors have a tendency to increase in horizontal operating frequency in order to improve clarity, that is, high resolution. Therefore, as the monitor becomes higher resolution, its operating frequency range becomes wider and the range of resolution used by the user becomes wider, and more and more users use the monitor in various modes depending on preference. In particular, since PC games are made with different resolutions, the mode changes automatically according to the user's game selection.
이 경우 모니터의 모드가 변환되는 과도기적인 순간에는, PC에서 모니터로 입력되는 수평/수직 동기신호의 동기주파수가 0으로 입력되어 모니터 화면에 번쩍거리는 이상현상이 발생하게 된다. 예를 들면 도 1에 나타낸 바와 같이 모드 1(수평주파수 31kHz)에서 모드 2(수평주파수 91kHz)로 전환되는 과도기 동안에는 PC에서 모니터로 No_Sync(동기신호의 주파수가 0이 됨)형태로 수평주파수가 입력되어, 모니터에 비정상적인 화면이 디스플레이된 후, 모드 2의 동기주파수가 입력되면 정상화면이 디스플레이 된다.In this case, at the transitional moment when the mode of the monitor is switched, the synchronous frequency of the horizontal / vertical sync signal input from the PC to the monitor is input as 0, causing an abnormal phenomenon that flashes on the monitor screen. For example, during the transition period from mode 1 (horizontal frequency 31 kHz) to mode 2 (horizontal frequency 91 kHz) as shown in FIG. 1, the horizontal frequency is input from the PC to the monitor in the form of No_Sync (the frequency of the synchronous signal becomes zero). After the abnormal screen is displayed on the monitor, the normal screen is displayed when the synchronization frequency of mode 2 is input.
상기한 바와 같이 모드변환시 화면이상이 발생되는 원인을 도 2 및 도 3을 이용하여 설명하고자 한다.As described above, the cause of screen abnormality during mode conversion will be described with reference to FIGS. 2 and 3.
먼저 모니터 화면의 휘도(brightness)가 조정되는 과정은 다음과 같이 설명될 수 있다. 즉 도 2(점선부분 제외)에 나타낸 바와 같이, MCU에 수평/수직 동기신호(H_Sync/V_Sync)가 입력되면, MCU는 수평/수직 주파수를 카운트하여 모드를 인식하고, 그 모드에 맞는 데이터를 각 회로부에 출력하게 된다. 보다 구체적으로 사용자의 키 조작 등에 의해 MCU에 수평/수직 동기신호가 입력되면, MCU는 상기 수평동기신호(H_sync)와 수직동기신호(V_sync)를 H/V프로세서에 입력함과 동시에, 브라이트 핀(B)을 통해 PWM(Pulse Width Modulation)출력의 듀티(duty)를 가변시킨다. 상기 PWM출력은 R1, C1적분회로에 의해 직류전압으로 바뀌어져 휘도제어회로에 입력되며, 이 휘도제어회로는 CRT의 그리드(Grid1)의 전압레벨을 바꿈으로써 화면의 휘도를 조절하게 된다. 즉 PWM의 듀티변화는 직류전압의 크기변화로 나타나고, 변화된 직류전압을 입력받은 휘도제어회로는 CRT캐소드(Cathode)의 전자빔의 양을 억제시키는 그리드의 전압레벨을 변환하는 역할을 한다.First, a process of adjusting the brightness of the monitor screen may be described as follows. That is, as shown in FIG. 2 (excluding the dotted line), when the horizontal / vertical synchronization signal (H_Sync / V_Sync) is input to the MCU, the MCU counts the horizontal / vertical frequency to recognize the mode, and the data corresponding to the mode is displayed. Output to the circuit section. More specifically, when the horizontal / vertical synchronization signal is input to the MCU by a user's key operation, the MCU inputs the horizontal synchronization signal H_sync and the vertical synchronization signal V_sync to the H / V processor, and the bright pin ( B) to change the duty of the PWM (Pulse Width Modulation) output. The PWM output is converted into a DC voltage by the R 1 , C 1 integrating circuit and input to the brightness control circuit, which adjusts the brightness of the screen by changing the voltage level of the grid (Grid1) of the CRT. That is, the duty change of the PWM appears as a change in the magnitude of the DC voltage, and the luminance control circuit receiving the changed DC voltage plays a role of converting the voltage level of the grid to suppress the amount of electron beams of the CRT cathode.
한편 상기 MCU에는 해상도를 달리하는 각 모드에 대한 휘도값(화면의 밝기 데이터)이 저장되어 있으며, 외부의 키를 조절함으로써 화면의 밝기 및 기타 화면의 크기, 위치 등 여러가지 기능을 조절할 수 있도록 되어 있다.Meanwhile, the MCU stores luminance values (screen brightness data) for each mode having a different resolution, and various functions such as screen brightness and other screen sizes and positions can be adjusted by adjusting external keys. .
도 3은 모드가 전환되었을 때 해상도가 변화된 정상화면이 디스플레이 되기까지의 과정을 나타내는 흐름도로서, 이에 기초하여 모드 변환시 이상화면이 발생하는 현상을 설명하면 다음과 같다.3 is a flowchart illustrating a process of displaying a normal screen having a changed resolution when a mode is switched, and a phenomenon in which an abnormal screen occurs during mode switching will be described as follows.
먼저 입력동기주파수가 변화하는 모드변환이 발생하면(S1), MCU는 변화된 입력주파수를 카운트하여 모드변환을 인식하게 되고(S2), 변경된 모드에 대한 데이터를 출력한다(S3). 한편 MCU를 경유하여 변경된 동기신호는 H/V프로세서에 입력되고(S4), 이 때 H/V프로세서는 입력 동기신호에 정상적으로 동기될 때까지 자체발진의 과정을 거친 후(S5), 동기된 정상신호를 수직/수평 드라이브회로로 출력하게 되고(S6), 이에 따라 모니터는 해상도가 변화된 화면을 정상적으로 디스플레이 하게 된다(S7).First, when a mode change occurs in which the input synchronous frequency changes (S1), the MCU counts the changed input frequency to recognize the mode change (S2), and outputs data for the changed mode (S3). On the other hand, the changed synchronization signal via the MCU is input to the H / V processor (S4), at which time the H / V processor goes through the self-oscillation process until it is normally synchronized with the input synchronization signal (S5), and the synchronized normal The signal is output to the vertical / horizontal drive circuit (S6), and accordingly, the monitor displays the screen with the changed resolution normally (S7).
상기 MCU가 모드변환을 인식하는 S2단계에서, MCU는 입력 동기신호의 순간적인 흔들림이나 노이즈를 모드변화로 인식하는 것을 방지하기 위하여, 입력주파수를 보통 3회에 걸쳐 100ms의 시간동안 카운트하여 확인하고, 이 기간중에는 일반적으로 다른 데이터를 출력하지 않도록 되어 있다. 한편, PC에서 순간적으로 모드 변화가 일어나는 과도기간 동안에는 보통 도 1에서와 같이 No_sync(동기 주파수가 0인 경우) 혹은 비정상주파수가 입력되기 때문에, 상기 S5단계에서 H/V 프로세서는 No_sync인 경우에는 자체 발진주파수로 동작하고 정상신호가 들어 왔을 때 약 수 백 ms의 시간지연을 가진 후 동기된다.In step S2, when the MCU recognizes the mode change, the MCU counts and checks the input frequency for 100 ms for three times in order to prevent the instantaneous shaking or noise of the input sync signal as the mode change. During this period, no other data is normally output. On the other hand, during the transient period in which the mode change occurs momentarily in the PC, since No_sync (if the synchronous frequency is 0) or an abnormal frequency is input as in FIG. 1, the H / V processor itself is No_sync in step S5. It operates at the oscillation frequency and is synchronized after a delay of about several hundred ms when the normal signal comes in.
상술한 바와 같이 상기 플로우의 S2단계부터 S5단계까지 H/V프로세서는 정상적인 드라이브신호를 출력하지 못하기 때문에 수평/수직 편향이 비정상적으로 동작되며 이로 인해 화면이 번쩍거리는 등 이상현상이 디스플레이되는 것이다.As described above, since the H / V processor does not output a normal drive signal from the step S2 to the step S5 of the flow, the horizontal / vertical deflection is abnormally operated, which causes an abnormal phenomenon such as flashing the screen.
종래의 회로는 이러한 현상을 방지하기 위해 모드 변화가 일어나는 순간, MCU의 브라이트 핀(B)의 출력을 로레벨(제로전압)로 떨어뜨려 휘도제어회로에 입력시킴으로써 CRT의 그리드(Grid1)전압을 떨어뜨려 화면이 보이지 않게 하고 있다.In order to prevent such a phenomenon, the conventional circuit drops the output of the bright pin (B) of the MCU to the low level (zero voltage) and inputs it to the luminance control circuit at the moment when the mode change occurs to reduce the grid voltage of the CRT. It is open so that the screen is not visible.
그러나 이러한 종래의 회로에서는, 도 4에 나타낸 바와 같이 PC의 입력신호가 모드 1에서 모드 2로 변환될 때 MCU는 브라이트 핀(B)의 PWM출력을 즉시 0레벨로 출력하나, 도 2의 a점에서의 직류전압은 캐패시터(C1)의 방전시간으로 인해 즉시 제로전압으로 떨어지지 못하고 R1C1값에 해당하는 시간지연(t1)을 가진후 0레벨로 떨어지므로, 상기 지연시간 동안의 화면의 번쩍거림 현상을 방지할 수는 없었다.즉, R1C1값을 줄여 시간지연을 방지하고자 하여도 R1C1값을 지나치게 줄이면 직류전압 성분에 교류성분이 실려 정상화면에서도 위치별 휘도차이가 발생할 수 있으므로, R1C1값을 줄이는 것에는 한계가 따른다는 문제점이 있었다.However, in this conventional circuit, when the input signal of the PC is converted from mode 1 to mode 2 as shown in FIG. 4, the MCU immediately outputs the PWM output of the bright pin B to zero level, but the point a of FIG. The DC voltage at does not drop to zero voltage immediately due to the discharge time of the capacitor C 1 and falls to zero level after having a time delay t 1 corresponding to the value of R 1 C 1. It is not possible to prevent the flashing phenomenon of, that is, even if the value of R 1 C 1 is reduced to prevent the time delay, if the value of R 1 C 1 is excessively reduced, the AC component is loaded on the DC voltage component, so that the luminance difference by position even in the normal screen Since it may occur, there is a problem in that there is a limit to reducing the R 1 C 1 value.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 R1C1에 의한 시간지연을 보완하여, MCU가 모드변환을 인식함과 동시에 그 출력레벨이 변하는 H-unlock신호를 블랭킹(blanking)회로에 연결함으로써, 모드변환시 화면을 블랭킹시키는 것에 의해 모니터에 이상화면이 디스플레이되는 것을 방지하는 회로를 제공하는 것에 있다.The present invention is to solve the above problems, an object of the present invention is to compensate for the time delay caused by R 1 C 1 , blanking the H-unlock signal at which the output level changes while the MCU recognizes the mode change ( By connecting to a blanking circuit, a circuit is provided for preventing an abnormal screen from being displayed on a monitor by blanking the screen during mode switching.
도 1은 모드전환시 입력되는 동기주파수의 파형을 나타내는 도면,1 is a view showing a waveform of a synchronization frequency input when switching modes;
도 2는 종래 및 본 발명에 의한 디스플레이장치의 내부구성을 나타내는 블록회로도,2 is a block circuit diagram showing an internal configuration of a display apparatus according to the related art and the present invention;
도 3은 모드전환시 정상화면이 디스플레이되기까지의 회로동작을 나타내는 흐름도,3 is a flowchart showing a circuit operation until a normal screen is displayed when switching modes;
도 4는 모드전환시 화면이상을 방지하기 위한 종래기술에 있어서의 회로각부의 신호파형을 나타낸 도면,4 is a view showing signal waveforms of each circuit part in the related art for preventing screen abnormality when switching modes;
도 5는 수직편향회로의 출력파형에 따른 수직블랭킹용 트랜지스터의 베이스, 컬렉터단의 전압파형을 나타낸 도면,5 is a diagram illustrating voltage waveforms of a base and a collector stage of a vertical blanking transistor according to an output waveform of a vertical deflection circuit;
도 6은 본 발명의 회로에 따른 회로 각부의 신호파형을 나타내는 도면이다.6 is a view showing signal waveforms of circuit portions according to the circuit of the present invention.
상기 목적을 달성하기 위하여, 본 발명의 이상화면 방지회로는 MCU로부터의 입력신호가 제1의 상태일 때는 하이레벨(High Level)의 전압을, 제2의 상태일 때는 로레벨(Low Level)의 전압을 출력하며, 그 출력신호가 상기 MCU로 피드백되는 H-unlock핀을 구비하는 H/V프로세서와; 상기 H-unlock핀에 연결되어, 그 출력신호의 DC전압레벨을 조정하는 저항과; 상기 저항에 직렬연결되어, 상기 H-unlock신호에 대한 외부신호의 간섭을 차단하는 다이오드와; 상기 다이오드에 그 베이스단이 연결되고, 컬렉터단이 CRT의 그리드에 연결된 트랜지스터; 를 구비하여, 상기 H/V프로세서로부터 상기 저항 및 다이오드를 경유하여 상기 트랜지스터의 베이스단에 인가되는 H-unlock신호의 레벨에 따라, 화면을 블랭크시키는 것을 특징으로 한다.In order to achieve the above object, the abnormal screen prevention circuit of the present invention has a high level voltage when the input signal from the MCU is in the first state and a low level in the second state. An H / V processor for outputting a voltage and having an H-unlock pin whose output signal is fed back to the MCU; A resistor connected to the H-unlock pin to adjust a DC voltage level of the output signal; A diode connected in series with the resistor to block interference of an external signal with respect to the H-unlock signal; A transistor having a base end connected to the diode and a collector end connected to a grid of a CRT; And blanking the screen according to the level of the H-unlock signal applied to the base end of the transistor via the resistor and the diode from the H / V processor.
또한 상기 이상화면 방지회로에 있어서, 상기 제1의 상태는 입력동기신호가 모드 1에서 모드 2로 전환되는 과도기적인 상태에서 H/V프로세서에 입력되는 신호이며, 상기 제2의 상태는 변환된 모드 2에 해당하는 입력동기신호인 것을 특징으로한다.In the abnormal screen prevention circuit, the first state is a signal input to the H / V processor in a transitional state in which an input synchronization signal is switched from mode 1 to mode 2, and the second state is a converted mode. Characterized in that the input synchronization signal corresponding to two.
본 발명의 다른 특징 및 이점들은 첨부도면에 의거한 다음의 설명으로 더욱 명백해진다.Other features and advantages of the present invention will become more apparent from the following description based on the accompanying drawings.
도 2는 종래 및 본 발명에 의해 모니터화면의 휘도 및 블랭킹제어를 행하기 위한 회로구성을 나타내는 도면으로서, 도시된 점선의 내부가 본 발명의 회로부이다. 이에 기초하여 먼저 종래의 회로구성을 살펴보면, 해상도에 따른 수평/수직 동기신호(H_Sync/V_Sync)를 입력받아 모니터화면을 제어하기 위한 화면제어신호를 발생하는 MCU와, CRT의 그리드(Grid1)에 연결되어 상기 MCU로부터 입력된 제어신호에 따라 모니터화면의 밝기를 제어하는 휘도제어회로 및, 상기 MCU로부터의 동기신호(H_Sync/V_Sync)를 인가받아 CRT 캐소드의 전자빔을 편향시키는 서로 병렬연결된 수평드라이브회로 및 수직편향회로와, 상기 수직편향회로에 그 베이스단이 연결되고 컬렉터단이 CRT의 그리드에 연결되어 CRT 캐소드의 전자빔을 제어하기 위한 수직블랭킹용 트랜지스터(Q1)로 구성되어 있다.Fig. 2 is a diagram showing a circuit configuration for performing brightness and blanking control of a monitor screen according to the prior art and the present invention, wherein the inside of the dotted line shown is the circuit portion of the present invention. Based on this, first of all, the conventional circuit configuration includes receiving a horizontal / vertical synchronization signal (H_Sync / V_Sync) according to a resolution and connecting the MCU to generate a screen control signal for controlling the monitor screen, and to the grid (Grid1) of the CRT. A brightness control circuit for controlling the brightness of the monitor screen according to a control signal input from the MCU, a horizontal drive circuit connected in parallel with each other to deflect an electron beam of a CRT cathode by receiving a synchronization signal (H_Sync / V_Sync) from the MCU; A vertical deflection circuit, and a base end connected to the vertical deflection circuit, and a collector end connected to a grid of the CRT, constitute a vertical blanking transistor Q 1 for controlling the electron beam of the CRT cathode.
한편 본 발명의 회로에서는 MCU로부터 수평/수직 동기신호(H_Sync/V_Sync)를 포함한 화면제어신호를 입력받는 H/V프로세서와, 상기 H/V프로세서의 H-unlock핀(H)에 연결된 저항(R2)과, 상기 저항에 직렬연결되고 그 일단은 상기 수직 블랭킹용 트랜지스터(Q1)의 베이스단에 연결된 다이오드(D1)로 구성되어 있다.In the circuit of the present invention, an H / V processor receiving a screen control signal including a horizontal / vertical synchronization signal (H_Sync / V_Sync) from an MCU, and a resistor R connected to an H-unlock pin (H) of the H / V processor. 2 ) and a diode D 1 connected in series with the resistor and one end thereof connected to the base end of the vertical blanking transistor Q 1 .
H/V 프로세서에 구비된 H-unlock핀(H)은 도 1에서와 같이 예컨대 모드 1(수평주파수 31kHz)에서 모드 2(수평주파수 91kHz)로 해상도가 전환되어 입력 동기신호의 변화가 생길 때, 그 과도기적인 상태의 No_Sync(동기주파수가 0인 경우)가 입력되면 H/V프로세서가 모드 2에 해당하는 입력 동기신호에 동기될 때까지 하이레벨(5V)의 H-unlock신호를 출력한다. 그 다음 모드 2의 입력동기신호에 H/V프로세서가 정상 동기가 된 후에는 핀출력신호를 로레벨(0V)로 떨어뜨린다. 한편, 이 H-unlock신호는 MCU로의 피드백 신호로 사용되는데 MCU는 H-unlock핀의 전압레벨을 통해 H/V프로세서가 동기되었는지, 안되었는지를 파악할 수 있게 된다.The H-unlock pin (H) provided in the H / V processor has a resolution change from mode 1 (horizontal frequency 31 kHz) to mode 2 (horizontal frequency 91 kHz), for example, as shown in FIG. When No_Sync (in case of synchronous frequency is 0) is input, the H / V processor outputs the H-unlock signal of high level (5V) until it is synchronized with the input synchronization signal corresponding to mode 2. Then, after the H / V processor is normally synchronized to the input synchronization signal of mode 2, the pin output signal is dropped to low level (0V). On the other hand, this H-unlock signal is used as a feedback signal to the MCU, which can determine whether the H / V processor is synchronized or not through the voltage level of the H-unlock pin.
MCU는 동기신호를 입력받으면 하드웨어적으로 바로 H/V프로세서로 입력하기 때문에, MCU가 입력신호의 주파수를 카운트하는 기간에 입력신호는 MCU로부터 H/V프로세서로 입력되게 된다. 따라서 H/V프로세서의 H-unlock핀은 MCU의 모드인식과 동시에 하이레벨(5V)의 신호를 출력하게 되므로 모드변화 인식이 빠르다는 특징을 가지고 있다.Since the MCU inputs the synchronization signal directly to the H / V processor in hardware, the input signal is input from the MCU to the H / V processor during the period when the MCU counts the frequency of the input signal. Therefore, the H-unlock pin of the H / V processor has a characteristic of fast mode change recognition because it outputs a high level (5V) signal at the same time as the mode recognition of the MCU.
본 발명의 회로는 이러한 특징을 갖는 H-unlock핀에, 도 2에 나타낸 바와 같이 R2와 D1을 직렬로 연결해 수직 블랭킹 트랜지스터(Q1)의 베이스에 연결함으로써, 모드변환시 H-unlock신호를 이용한 화면의 블랭킹을 유도한다.The circuit of the present invention connects the R 2 and D 1 in series to the base of the vertical blanking transistor Q 1 to the H-unlock pin having this characteristic, as shown in FIG. Induce blanking of the screen used.
도 5에 나타낸 바와 같이 종래회로에서 트랜지스터(Q1)는 수직 블랭킹용 트랜지스터로서 수직편향회로의 수직편향코일(Vertical Defection Yoke, 수직DY)의출력을 입력받아 수직귀선 기간(Tf)동안 화면에 귀선이 보이지 않도록 블랭킹 시켜주는 역할을 한다. 즉, Q1의 컬렉터는 캐패시터(C3)를 통해 CRT의 그리드(Grid1)에 연결되어 있으므로, 그리드 전압파형은 Q1의 컬렉터 전압파형과 동일한 형태가 되어 수직귀선 기간(Tf)동안 CRT캐소드의 전류빔을 억제해 화면에 수직귀선을 블랭크시키도록 동작한다.As shown in FIG. 5, in the conventional circuit, the transistor Q 1 is a vertical blanking transistor and receives an output of a vertical deflection coil (vertical DY) of the vertical deflection circuit to display on the screen during the vertical retrace period T f . It blanks out the visible lines. That is, since the collector of Q 1 is connected to the grid (Grid1) of the CRT through the capacitor (C 3 ), the grid voltage waveform becomes the same shape as the collector voltage waveform of Q 1 and the CRT cathode during the vertical retrace period (T f ). It works by suppressing the current beams and blanking the vertical blanks on the screen.
한편 본 발명에 있어서 H/V프로세서로부터 저항(R2),다이오드(D1)를 통해 트랜지스터(Q1)의 베이스에 입력되는 H-unlock 신호는, 정상화면이 디스플레이 되었을 때는 로레벨(0V)을 출력하기 때문에 트랜지스터(Q1)에 영향을 주지 않고 입력신호 변화가 일어나는 순간 그 과도기적인 기간동안에는 하이레벨(5V)을 출력해 트랜지스터(Q1)의 컬렉터 출력을 로레벨로 떨어지게 하여 화면을 블랭크시키도록 동작한다. 도 6에는 상기와 같이 동작하는, 모드변환에 따른 H-unlock핀의 신호파형 및 화면의 블랭킹을 제어하는 트랜지스터(Q1)의 신호파형이 나타나 있다.Meanwhile, in the present invention, the H-unlock signal input from the H / V processor to the base of the transistor Q 1 through the resistor R 2 and the diode D 1 has a low level (0 V) when the normal screen is displayed. output to due to fall to the collector output of the transistor (Q 1), without affecting the moment the input signal changes that occur in the transitional period, while it outputs a high level (5V) transistor (Q 1) to the level of the blank the screen a To work. 6 shows the signal waveform of the H-unlock pin according to the mode conversion and the signal waveform of the transistor Q 1 for controlling the blanking of the screen.
상기 회로구성에서 저항(R2)은 트랜지스터(Q1)의 베이스에 입력되는 H-unlock신호의 DC전압레벨을 조정하는 역할을 하며, 다이오드(D1)는 정상동작시 트랜지스터(Q1)의 베이스에 입력되는 블랭킹 신호가 H-unlock신호에 영향을 주는 것을 방지하는 역할을 한다. 또한 MCU는 H-unlock신호를 피드백받아 입력모드로 H/V프로세서가 동기되었는지의 여부를 파악하게 되는데 MCU는 보통 3V이상의 전압레벨이면 하이레벨로 인식한다.In the circuit configuration, the resistor R 2 serves to adjust the DC voltage level of the H-unlock signal input to the base of the transistor Q 1 , and the diode D 1 of the transistor Q 1 in normal operation. The blanking signal input to the base prevents the influence of the H-unlock signal. In addition, the MCU receives feedback of the H-unlock signal to determine whether the H / V processor is synchronized to the input mode. The MCU generally recognizes the high level when the voltage level is 3V or higher.
상기와 같은 동작으로 종래회로에서 휘도제어 전압의 시간지연에 의해 발생되는 화면의 번쩍거림등의 이상화면의 발생을 H-unlock신호를 이용한 블랭킹회로로 방지할 수 있게 된다.By the above operation, it is possible to prevent the occurrence of an abnormal screen such as flashing of the screen caused by the time delay of the luminance control voltage in the conventional circuit by the blanking circuit using the H-unlock signal.
상기한 본 발명의 구성에 의하면, MCU의 모드인식과 동시에 모드변화를 인식하여 그에 따라 전압레벨을 달리하여 출력하는 H-unlock신호를 이용하여 모드가 변환되는 과도기적인 기간에는 모니터화면이 블랭킹되도록 함으로써, 모드변환시의 이상화면을 방지할 수 있게 된다.According to the above-described configuration of the present invention, the monitor screen is blanked during the transitional period in which the mode is switched by using the H-unlock signal which recognizes the mode change and simultaneously outputs the voltage level according to the MCU mode recognition. Therefore, it is possible to prevent abnormal screens during mode switching.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042661A KR20020008675A (en) | 2000-07-25 | 2000-07-25 | A circuit for preventing an abnormal picture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042661A KR20020008675A (en) | 2000-07-25 | 2000-07-25 | A circuit for preventing an abnormal picture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020008675A true KR20020008675A (en) | 2002-01-31 |
Family
ID=19679743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000042661A KR20020008675A (en) | 2000-07-25 | 2000-07-25 | A circuit for preventing an abnormal picture |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020008675A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050121550A (en) * | 2004-06-22 | 2005-12-27 | 삼성전자주식회사 | Display apparatus and method of controlling the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122338Y1 (en) * | 1992-12-29 | 1998-08-01 | 이헌조 | Luminance compensation circuits |
| KR19990019101U (en) * | 1997-11-17 | 1999-06-05 | 전주범 | Monitor's Ｂ + voltage stabilization circuit |
| KR20000003286U (en) * | 1998-07-21 | 2000-02-15 | 구자홍 | Contrast Compensation Circuit of Multiple Synchronous Monitors |
| KR20010045131A (en) * | 1999-11-03 | 2001-06-05 | 구자홍 | ABL automatic brightness control circuit adapted for use in the change of horizontal size and display mode |
-
2000
- 2000-07-25 KR KR1020000042661A patent/KR20020008675A/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122338Y1 (en) * | 1992-12-29 | 1998-08-01 | 이헌조 | Luminance compensation circuits |
| KR19990019101U (en) * | 1997-11-17 | 1999-06-05 | 전주범 | Monitor's Ｂ + voltage stabilization circuit |
| KR20000003286U (en) * | 1998-07-21 | 2000-02-15 | 구자홍 | Contrast Compensation Circuit of Multiple Synchronous Monitors |
| KR20010045131A (en) * | 1999-11-03 | 2001-06-05 | 구자홍 | ABL automatic brightness control circuit adapted for use in the change of horizontal size and display mode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050121550A (en) * | 2004-06-22 | 2005-12-27 | 삼성전자주식회사 | Display apparatus and method of controlling the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670972A (en) | Self-diagnosis arrangement for a video display and method of implementing the same | |
| US5917461A (en) | Video adapter and digital image display apparatus | |
| KR100283574B1 (en) | Monitor screen size control circuit and its control method | |
| JP3214820B2 (en) | Digital image display | |
| KR20020008675A (en) | A circuit for preventing an abnormal picture | |
| KR100437811B1 (en) | Apparatus for supplying power of monitor | |
| KR100598413B1 (en) | Down-scanning apparatus and method in a video display system | |
| CN1169348C (en) | Control of scanning velocity modulation at multiple scanning frequencies | |
| JPS5931913B2 (en) | television receiver | |
| US6788351B2 (en) | Circuit and method for adjusting width of fly-back pulse in video signal processing unit realized in one chip | |
| KR200150312Y1 (en) | Display apparatus having cathode ray tube protection function | |
| KR100312782B1 (en) | A circuit for limiting a phase-difference-voltage of horizontal oscillation circuit in a video display system | |
| US7187414B2 (en) | Circuit for stabilizing high tension voltage of CRT, and method thereof | |
| US5940147A (en) | Power supply synchronization | |
| JP3096588B2 (en) | Control device for analog circuit | |
| KR100228732B1 (en) | Circuit for displaying of condition automatic brightness limitation | |
| KR0124385B1 (en) | Apparatus of compensating position on screen display | |
| KR100661369B1 (en) | An apparatus for stabilizing a sync. signal in a video display system | |
| KR970005650Y1 (en) | Screen stabilizing circuit to control grid voltage | |
| KR0169765B1 (en) | Pincution correction circuit adjusting vertical screen width | |
| KR880000992B1 (en) | Monitor for a computer | |
| KR100314071B1 (en) | Method for automatically adjusting picture size | |
| KR20030079532A (en) | power circuit of monitor system | |
| KR20010110546A (en) | White balance auto operation apparatus and method for television | |
| KR20020009175A (en) | A horizontal oscillation circuit of a display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |