KR880000992B1 - Monitor for a computer - Google Patents
Monitor for a computer Download PDFInfo
- Publication number
- KR880000992B1 KR880000992B1 KR1019840003045A KR840003045A KR880000992B1 KR 880000992 B1 KR880000992 B1 KR 880000992B1 KR 1019840003045 A KR1019840003045 A KR 1019840003045A KR 840003045 A KR840003045 A KR 840003045A KR 880000992 B1 KR880000992 B1 KR 880000992B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- ttl
- vertical
- horizontal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Details Of Television Scanning (AREA)
- Power Sources (AREA)
Abstract
Description
제1도는 종래콤포지트 신호방식의 컴퓨터용 모니터의 블럭도.1 is a block diagram of a computer monitor of a conventional composite signal system.
제2도는 종래 TTL신호방식의 컴퓨터용 모니터의 블럭도.2 is a block diagram of a conventional TTL signal type computer monitor.
제3도는 종래 컴퓨터의 콤포지트 신호 방식과 TTL신호방식에 있어서, 겸용으로 동작시킬 수 있는 본 발명의 컴퓨터용 모니터의 블럭도.3 is a block diagram of a computer monitor of the present invention which can be operated in combination in a composite signal method and a TTL signal method of a conventional computer.
제4도는 제3도에서 보인 본 발명의 일 실시예의 상세도.4 is a detailed view of one embodiment of the present invention shown in FIG.
제5도는 본 발명의 일 실시예의 신호 파형도.5 is a signal waveform diagram of an embodiment of the present invention.
제6(a)도~제6(c)도는 본 발명의 일 실시예에 적용되는 컴퓨터용 모니터의 주변 보정회로로서, (a)는 수평 시프트 회로, (b)는 수직 시프트 회로, (c)는 FBT회로도이다.6 (a) to 6 (c) are peripheral correction circuits of a computer monitor applied to an embodiment of the present invention, where (a) is a horizontal shift circuit, (b) is a vertical shift circuit, and (c) Is an FBT circuit diagram.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 콤포지트 신호 증폭회로 3 : 동기 분리회로2: composite signal amplification circuit 3: synchronous separation circuit
4 : 페디스탈클램프 회로 5 : 영상신호 출력회로4: pedestal clamp circuit 5: video signal output circuit
6: 수평발진 및 드라이브회로 7 : 수직발진 및 출력회로6: horizontal oscillation and drive circuit 7: vertical oscillation and output circuit
8 : 수평출력회로 9 : 귀선 소거회로8: horizontal output circuit 9: blanking circuit
10 : FBT 11 : CRT10: FBT 11: CRT
12 : 전원공급회로 16 : 제1스위치12: power supply circuit 16: the first switch
17 : 제2스위치 18 : 제3스위치17: second switch 18: third switch
19 : 제4스위치 26 : 제5스위치19: fourth switch 26: fifth switch
25 : 회로 선택스위치 23 : 수평 시프트회로25: circuit select switch 23: horizontal shift circuit
24 : 수직 시프트회로24: vertical shift circuit
본 발명은 컴퓨터용 모니터에 관한 것으로, 특히 종래 컴퓨터의 콤포지트 신호방식(composite signal mode)과 TTL 신호방식(Transistor Transistor Logic Signal mode)에 둘다 동작할 수 있는 컴퓨터용 모니터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer monitor, and more particularly, to a computer monitor capable of operating in both a composite signal mode and a TTL signal (Transistor Transistor Logic Signal mode) of a conventional computer.
컴퓨터의 출력신호는 그 컴퓨터의 회로 설계에 따라 콤포지트 신호 방식이나 TTL 신호 방식으로 나누어지는데, 이 신호들은 각각 그들 특유의 독자적인 시그날 타임챠트(Signal time chart)에 적합한 회로로 구성된 모니터를 사용하지 않으면 안된다. 또, 컴퓨터의 수요가 급격한 증가 추세에 있기 때문에 그 모니터의 수요 격증에 따른 소비자의 선호도를 증가시킬 수 있는 편리한 모니터를 개발하지 않으면 안된다.Depending on the computer's circuit design, the computer's output signal is divided into a composite signal or a TTL signal, each of which must be equipped with a monitor configured with a circuit suitable for their own unique signal time chart. . In addition, as the demand for computers is rapidly increasing, it is necessary to develop convenient monitors that can increase consumer preferences due to the increased demand for the monitors.
본 발명은 상기 문제점을 해결한 것으로서, 종류가 서로 다른 컴퓨터의 출력 신호를 자유로이 선택하여 동작할 수 있는 컴퓨터용 모니터를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention solves the above problems, and an object thereof is to provide a computer monitor capable of freely selecting and operating output signals of different types of computers.
본 발명의 다른 목적은 서로 다른 컴퓨터의 출력 신호에 적합한 회로구성 및 특성을 가진 컴퓨터용 모니터를 제공하는데 있다.Another object of the present invention is to provide a computer monitor having a circuit configuration and characteristics suitable for output signals of different computers.
상기 목적을 달성하기 위해서 본 발명에서는 컴퓨터의 출력신호 방식 즉, 콤포지트 신호 방식과 TTL 신호방식에 따라 동작되는 모니터회로에 있어서, 상기 모니터회로의 수평발진 드라이브 회로에 포함된 수평시프트 회로와 수직발진 및 출력회로에 포함된 수직시프트회로와 시그날 타임챠트에 적합한 플라이 백 트랜스를 포함하여 주변 보정회로를 설정하고, 상기 콤포지트 신호 방식의 모니터 회로에 상기 TTL 신호 방식의 복수개의 신호를 복수개의 스위치 단자로 각각 접속시키며, 상기 복수개의 스위치 단자는 한개의 회로 선택 스위치에 접속시켜, 상기 회로선택 스위치에 의해 서로 다른 컴퓨터의 출력 신호를 자유로이 선택하여 동작시킬 수 있는 것을 특징으로 한다.In order to achieve the above object, according to the present invention, a monitor circuit operated according to an output signal method of a computer, that is, a composite signal method and a TTL signal method, includes a horizontal shift circuit and a vertical oscillation circuit included in a horizontal oscillation drive circuit of the monitor circuit. A peripheral correction circuit is set up including a vertical shift circuit included in an output circuit and a flyback transformer suitable for a signal time chart. The plurality of switch terminals may be connected to one circuit select switch, and the circuit select switches may freely select and operate output signals of different computers.
이하 본 발명을 첨부도면에 따라 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 종래 콤포지트 신호 방식으로 동작되는 컴퓨터용 모니터를 블럭도로 나타낸 것이고, 도면에서 1은 컴퓨터의 RCA잭을 통하여 출력된 콤포지트 신호로서, 영상신호, 수평 및 수직 신호가 혼합된 합성신호이고, 2는 상기 콤포지트신호(1)의 레벨이 보통 1V이므로 대역 폭 감쇄없이 영상 출력단을 드라이브하기 위해 콤포지트 레벨을 증폭시키는 콤포지트 신호 증폭회로, 3은 상기 콤포지트 신호 증폭회로(2)에서 출력된 콤포지트신호(1)를 영상신호와 수평, 수직 동기신호로 분리시키는 동기 분리회로, 4는 동기분리 신호를 이용하여 영상신호의 휘도를 안정시키기 위한 페디스탈 클램프 회로(Pedestal clamp circuit), 5는 콤포지트 신호 증폭회로(2)에서 출력된 신호를 상기 페디스탈 클램프 회로(4)에 의하여 제어된 바이어스 전압에 의하여 안정하게 출력하여 CRT(cathode ray tube)의 음극(cathode)에 공급하기 위한 영상신호 출력회로, 6은 상기 동기분리회로(3)에 출력된 동기신호를 다시 수평동기신호와 수직동기신호를 분리하여, 수직동기 신호는 수직발진 및 출력회로에 출력시키고 수평동기신호는 자체발진회로에 가하여 동기된 수평편향 신호를 수평출력단이 구동할 수 있도록 드라이브시키는 수평발진 및 드라이브 회로, 7은 수평발진 및 드라이브 회로(6)에서 분리된 수직동기신호를 구동하고 전류를 증폭하여 CRT의 수직편향 요크(Vertical deflection yoke)(V-DY)에 출력시킴과 동시에 귀선소거회로(9)에 출력시키는 수직발진 및 출력회로, 8은 수평발진 및 드라이브회로(6)에서 출력되어진 동기된 수평편향요크(Horizontal Deflection Yoke)(H-DY)에 출력시키는 수평 출력회로, 9는 수평, 수직의 리트레이스(retrace)기간중의 주사에 의하여 발생하는 귀선을 제1그리드에 (-)의 펄스를 가하여 귀선을 소거하는 귀선 소거회로이고, 10은 수평출력회로(8)의 출력신호를 받아 CRT에 필요한 고안 및 동작전압을 제공하는 FBT이다.FIG. 1 is a block diagram showing a computer monitor operating in a conventional composite signal method, in which 1 is a composite signal output through an RCA jack of a computer, a composite signal mixed with a video signal, a horizontal and a vertical signal, and 2 Since the level of the composite signal (1) is usually 1V, the composite signal amplifying circuit for amplifying the composite level to drive the video output stage without a bandwidth reduction, 3 is a composite signal (1) output from the composite signal amplifying circuit (2) ) Is a synchronous separation circuit for separating the video signal into horizontal and vertical synchronization signals, 4 is a pedestal clamp circuit for stabilizing the brightness of the video signal using the synchronous separation signal, and 5 is a composite signal amplification circuit ( The signal output from 2) is stably output by the bias voltage controlled by the pedestal clamp circuit (4) A video signal output circuit for supplying a cathode of a cathode ray tube (CRT), 6 further separates a horizontal synchronizing signal and a vertical synchronizing signal from the synchronizing signal outputted to the synchronizing
11은 CRT로서, 영산신호에 따라 제어된 전자를 접속시켜 가느다란 빔(beam)으로 만들어 보내주는 전자총과, 전자가 부딪치면 빛을 내는 형광막으로 이루어져 영상신호를 눈으로 볼 수 있는 화면으로 재현시키는 전자관이다. 12는 외부전원 단자에서 입력된 교류전압을 모니터 회로에 적합한 직류 전압으로 변환하여 공급하는 전원 공급회로이다.11 is a CRT, which consists of an electron gun that connects the electrons controlled by the Youngsan signal to form a thin beam, and a fluorescent film that emits light when the electrons collide. It is an electron tube. 12 is a power supply circuit for converting the AC voltage input from the external power supply terminal to a DC voltage suitable for the monitor circuit.
제2도는 종래 TTL 신호방식의 컴퓨터용 모니터의 블럭도이다. 13, 14, 15는 각각 컴퓨터의 콘넥터를 통해 나온 TTL 영상신호, TTL 수직동기신호 및 TTL 수평동기신호이다.2 is a block diagram of a computer monitor of a conventional TTL signal system. 13, 14, and 15 are TTL video signals, TTL vertical sync signals, and TTL horizontal sync signals, respectively, which are output from the computer connector.
20은 컴퓨터의 콘넥터를 통해나온 TTL영상신호(13)의 레벨이 보통 4V이므로 이 상태로서는 신호의 레벨이 높아 영상신호 출력회로(5)를 구동시키기가 부적당하기 때문에 상기 TTL 영상신호(13) 레벨을 영상신호 출력회로(5)의 구동에 적합한 신호레벨전압으로 조정하여 영상신호 출력회로(5)를 구동시키기 위한 TTL 영상신호 구동회로, 21은 콤퓨터의 콘넥터를 통해나온 TTL수직펄스신호(14)를 수직발진 및 출력회로(7)의 동작에 필요한 동기 미분 파형으로 수직발진 및 출력회로(7)를 구동시키기 위한 TTL 수직신호 구동회로, 22는 TTL 수평동기신호(15)인 수평(+) 펄스신호를 수평출력회로(8)의 구동에 필요한 전류 증폭과 (-)펄스신호를 파형변환시켜 수평출력회로(8)를 구동시키기 위한 TTL 수평신호 구동회로이다. 이하 블럭도의 역할은 콤포지트 신호방식과 마찬가지이나 신호방식이 서로 다르기 때문에 각각 독자적인 회로설계로 구성된다.Since the level of the
제3도는 종래 컴퓨터의 콤포지트 신호방식과 TTL 신호방식을 겸용으로 동작시킬 수 있는 본 발명의 컴퓨터용 모니터를 블럭도로 나타낸 것이다. 상기 두가지 신호방식을 겸용으로 동작시키기 위하여 본 발명에서는 제1도의 콤포지트 증폭회로(2)와 제2도의 TTL 영상신호 구동회로(20)를 선택하여 영상신호 출력회로(5)에 연결할 수 있도록 이들 사이에 제1스위치단자(16)를 접속하고, 제1도의 수평발진 및 드라이브회로(6)와 제2도의 TTL 수직신호 구동회로(21)를 선택하여 수직발진 및 출력회로(7)에 연결할 수 있도록 이들 사이에 제2스위치(17)를 접속하며, 제1도의 수평발진 및 드라이브회로(6)와 제2도의 TTL 수평신호 구동회로(22)를 선택하여 수평출력회로에 연결할 수 있도록 이들 사이에 제3스위치단자(18)를 접속하며, FBT(10)의 출력신호 방식이 콤포지트 신호방식과 TTL 신호방식에 대하여 서로 다르기 때문에 이를 본 발명에서 설계된 FBT에서 선택 연결하기 위하여 제4스위치단자(19)를 수평출력회로(8)와 FBT(10) 사이에 접속하였다.3 is a block diagram showing a computer monitor of the present invention which can operate a composite signal method and a TTL signal method of a conventional computer. In the present invention, the
그러나 이들 제1, 제2, 제3, 제4스위치단자(16, 17, 18, 19)는 모두 1개의 회로 선택스위치(5)에 접속시켜, 상기 회로선택스위치를 TTL방식 또는 콤포지트 방식으로 절환함에 따라 상기 제1, 제2, 제3 및 제4스위치단자는 동시에 TTL방식 또는 콤포지트 방식으로 절환되도록 하였다. 또한 상기 회로선택 스위치(25)에는 수직 시프트회로에 포함된 제5스위치 단자(제6도)가 포함된다.However, these first, second, third, and
또한 본 발명에서는 수직발진 및 출력회로(7)와 수평발진 및 드라이브회로(6)를 TTL 신호방식 및 콤포지트신호 방식에 적합시키기 위하여 이들에 각각 수지시프트회로(24)와 수평시프트(23)를 개재시켰고 FBT(10)를 제4스위치단자(19)를 이용하여 본 발명에 적합하도록 변형시켰다. 상기 수직시프트회로(24), 수평시프트회로(23) 및 FBT(10)는 본 발명에서 주변보정회로로 규정하고 이들에 관해서는 제6도에서 후술한다.Further, in the present invention, the
제4도는 본 발명의 일실시예인 제3도의 회로블럭도를 상세히 나타내고 있으며 제5도는 본 발명의 신호파형도이다.4 is a detailed block diagram of FIG. 3, which is an embodiment of the present invention, and FIG. 5 is a signal waveform diagram of the present invention.
우선, 제4도에 있어서 외부전원단자로 부터 입력된 교류전압이 전원공급회로(12)에서 직류전압으로 변환되어 모니터 회로에 공급된다. 즉, 외부 전원단자로 부터 전원전압이 전원공급회로(12)에 들어오면 고주파 신호필터(12a)를 거쳐 트랜스(12b)로 입력되는데, 이 트랜스(12b)에서 상기 교류전압은 약 20V로 다운된다.First, in FIG. 4, the AC voltage input from the external power supply terminal is converted into a DC voltage in the
이 다운된 교류전압은 다이오드 정류회로(12c)를 거쳐 DC 전압으로 변환된 후, 전압안정화 IC회로(12d)에서 DC 15V로 만들어져 모니터의 각 회로에 공급된다. 회로선택 스위치(25)를 콤포지트 신호방식으로 전환하면 제1, 제2, 제3, 제4스위치단자(16, 17, 18, 19)는 동시에 콤포지트 신호방식으로 선택된다.The downed AC voltage is converted into a DC voltage via the diode rectifying circuit 12c, and then made into a DC 15V in the voltage stabilizing IC circuit 12d and supplied to each circuit of the monitor. When the circuit selection switch 25 is switched to the composite signal method, the first, second, third, and
컴퓨터의 RCA 잭에서 나온 콤포지트신호(1)(제5(a)도 참조)는 콤포지트 신호 증폭회로(2)에 입력된다.The composite signal 1 (see also fifth (a)) from the RCA jack of the computer is input to the composite
상기 콤포지트 신호 증폭회로(2)의 두개의 트랜지스터(TR1), (TR2)는 약 1VP-P(peak to peak 값의 전압)의 콤포지트 신호(1)를 약2.5VP-P로 높이기 위해 2단 증폭으로 동작한다.The two transistors TR 1 and TR 2 of the composite
저항(R1), (R2)은 트랜지스터(TR1)의 바이어스 전압을 걸어주기위한 것이고, C1은 커플링 콘덴서이다. 트랜지스터(TR1), (TR2)는 NPN, PNP형의 트랜지스터가 상호보완 상태로 결합하여 주파수 특성을 개선하고 이들을 안정화시켜 주는 역할을 한다.The resistors R 1 and R 2 are for applying the bias voltage of the transistor TR 1 , and C 1 is a coupling capacitor. Transistors TR 1 and TR 2 combine NPN and PNP transistors in a complementary state to improve frequency characteristics and stabilize them.
C2는 증폭된 콤포지트 신호를 영상신호 출력회로(5)에 연결하는 커플링 콘덴서이다. 이 커플링 콘덴서(C2)의 출력파형은 제5(b)도와 같다.C 2 is a coupling capacitor for connecting the amplified composite signal to the video signal output circuit 5. The output waveform of this coupling capacitor C 2 is the same as that of the fifth (b).
상기 콤포지트신호 증폭회로(2)에서 출력된 신호는 영상신호 출력회로(5)와 동기분리회로(3)에 입력된다. 영상신호(5)에 입력된 신호는 트랜지스터(TR5)로 드라이브되어 트랜지스터(TR4)로 신호 증폭되며, FBT 2차측으로 부터 얻어진 전류전압을 피크코일(L1), 부하저항(R22)을 통하여 CRT(11)의 캐소오드(K)에 공급하며 이 전류전압에 영상증폭신호가 실려서 휘도의 정도가 결정된다.The signal output from the composite
한편, 트랜지서터(TR3)를 거쳐나온 신호는 동기분리회로(3)에 입력된다. 동기분리회로(3)에서 수평 및 수직동기신호를 분리하여, 수평발진 및 드라이브회로(6)에서 발진, 구동됨과 동시에 수직동기 신호가 분리되는데 수직동기 신호는 제5(d)도의 파형과 같이 나타내지고 제2스위치단자(17)의 b-a를 거쳐 수직 발진 및 출력회로(7)에 입력된다. 한편, 수평동기신호는 수평발진 드라이브회로(6)를 거쳐 제3스위치단자(18)의 b-a를 통해 제5(e)도에 나타낸 파형과 같이 수평출력회로(8)에 입력된다.On the other hand, via a signal from the transient substation emitter (TR 3) is input to a
수평출력회로(8)에 입력된 수평동기신호는 제4스위치단자(19)를 거쳐 FBT의 일차측 및 귀선거회로(9)에 입력됨과 동시에 CRT(11)의 수평편향요크(H-DY)에 입력된다. 수평발진 및 드라이브회로(6)의 b단자를 거쳐나온 상기 수직동기신호는 제2스위치단자(17)를 거쳐 수직발진 및 출력회로(7)의 IC단자(d)에 입력됨과 동시에 발진, 구동 증폭되고, 출력단자(e, f)에서 출력된 신호는 각각 귀선소거회로(9)와 CRT(11)의 수직편향회로(V-DY)에 입력된다. 수직발진 및 출력회로(7)의 단자(e)의 파형은 제5(f)도와 같다. 귀선소거회로(9)에 입력된 수평 편향신호와 수직편향신호는 귀선소거회로(9)에 의해 리트레이스시의 (+)펄스만 분리하여 반전시켜 제1그리그(G1)에 가해지므로 리트레이스 구간중에는 전자빔이 커트되어 귀선이 발생하지 않는다. 한편 제4단자(19)를 거쳐 입력된 수평동기신호는 선택된 콘덴서의 용량과 FBT(10)의 전기적 특성에 의해 공진되어 고압을 발생시키고, FBT의 2차측 전압을 유기하여 CRT(11)의 각 전극(G1, G2, G4, HV) 및 영상신호 출력회로(5)에 필요한 전원을 공급하여 전자비임 형상을 가능케 함으로써 콤포지트 신호방식에 의한 정보가 디스플레이 된다.The horizontal synchronizing signal input to the
다음은 TTL 신호방식의 모니터회로를 설명한다. 전술한 바와 같이 회로선택 스위치(25)를 TTL 신호방식으로 절환하면 제1, 제2, 제3, 제4스위치단자(16, 17, 18, 19)는 동시에 TTL 신호방식으로 선택된다. 컴퓨터의 콘넥터에서 나온 TTL영상신호(13)는 TTL 영상신호 구동회로(20)를 거쳐 제1스위치단자(16)를 통해 영상신호 출력회로(5)에 입력되는데 이 신호는 전술한 바와 같이 트랜지스터(TR5)로 구동되어 트랜지스터(TR4)에서 증폭되고, FBT 2차측으로 부터 얻어진 직류전압을 피크코일(L1), 부하저항(R22)을 통하여 캐소오드(K)에 공급하며, 이 직류전압에 영상증폭 신호가 실려서 휘도의 정도가 결정된다.The following describes the TTL signal monitor circuit. As described above, when the circuit selection switch 25 is switched to the TTL signal method, the first, second, third, and
또 콤퓨터의 콘넥터에서 나온 수직동기신호(14)는 TTL 수직신호 구동회로(21)를 거쳐 제2스위치단자(17)를 통해 수직발진 및 출력회로(7)의 IC단자(d)에 입력된다. 단자(d)에 입력된 수직동기신호는 수직발진 및 출력회로(7)에서 발진, 구동 및 전류증폭되고 단자(e, f)에서 출력된 신호가 귀선 소거회로(9)와 수직편향요크(V-DY)에 각각 입력된다.The vertical synchronous signal 14 from the connector of the computer is input to the IC terminal d of the vertical oscillation and output circuit 7 via the
한편, 컴퓨터의 콘넥터에서 나온 수평동기신호(15)는 TTL 수평신호구동회로를 거쳐 제3스위치단자를 통해 수평출력회로(8)에 보내진다. 여기서, 수평편향신호가 발생하여 귀선소거회로(9)와, CRT의 수평편향요크(H-DY)에 입력된다. 또, 제4스위치단자(19)는 TTL 신호방식에 의해 이미 선택된 콘덴서와, FBT(10)의 일차 공진에 의해 CRT에 고압을 유기하고 CRT의 각 전극(G1, G2, G4, HV) 및 영상신호 출력회로(5)에 필요한 2차전원이 형성되어 전자 비임을 접속 가속시키며, 영상신호 출력회로(5)로 부터 들어온 영상신호, 수직 편향요크(V-DY)의 수직편향 전류, 수평편향요크(H-DY)의 수평편향전류에 따라 TTL 신호방식에 의한 정보가 CRT(11)에 디스플레이 된다.On the other hand, the horizontal synchronizing signal 15 from the connector of the computer is sent to the
제6(a)도~제6(c)도는 본 발명의 일실시예인 제3도의 수평 시프트회로, 수직시프트회로, FBT회로를 상세히 나타낸 것으로서 이들은 본 발명의 실시예에 적용되는 컴퓨터용 모니터의 주변 보정회로를 구성한다.6 (a) to 6 (c) show the horizontal shift circuit, the vertical shift circuit, and the FBT circuit of FIG. 3, which are one embodiment of the present invention, in detail. These are the periphery of the computer monitor applied to the embodiment of the present invention. Configure the correction circuit.
우선 제6(a)도의 수평시프트회로를 설명한다. 수평발진 및 드라이브 회로(6)의 핀(P5)은 플라이 백 펄스(Fly Back pulse)와 오실레이터(Oscillator)파형을 비교하여, 전류를 조정한다. 상기 조정은 저항(R305)과 콘덴서(C305)로 이루어진 필터에 의해 출력위상을 제한하여 시프트 시킴으로써 이루어진다. 콤포지트 신호방식과 TTL 신호방식의 수평주파수는 각각 15.75KHz, 18.449KHz로 서로 다르기 때문에 수평출력의 플라이 백 타임이 다르고 영상구간에 차이가 생기므로 영상수평주앙이 정확히 일치되지 않는다. 따라서, TTL 신호방식에서는 영상수평주앙을 수평편향요크(H-DY)의 링 마그네트(Ring Hagnet)로 조정하고 콤포지트 신호방식에서는 상기 수평 시프트회로를 사용하여 영상수평 중앙을 일치시키는데 있다. 다음은 제6(b)도의 수직 시프트회로를 설명한다.First, the horizontal shift circuit in FIG. 6 (a) will be described. The pin P 5 of the horizontal oscillation and drive circuit 6 compares the fly back pulse with the oscillator waveform to adjust the current. The adjustment is made by limiting and shifting the output phase by a filter consisting of a resistor R 305 and a capacitor C 305 . The horizontal frequency of the composite signal method and the TTL signal method is 15.75KHz and 18.449KHz, respectively, so the flyback time of the horizontal output is different and the video section is different, so the image horizontal center is not exactly matched. Therefore, in the TTL signal system, the horizontal image center is adjusted to a ring magnet of a horizontal deflection yoke (H-DY), and in the composite signal system, the horizontal horizontal shift circuit is used to match the image horizontal center. The following describes the vertical shift circuit in FIG. 6 (b).
수직발진 및 출력회로(7)의 핀(P4, P10)에 의해서 수직 편향요크(V-DY)에 톱니파 전류를 형성 공급한다. 상기 수직시프트회로(24)는 콤포지트신호방식 및 TTL 신호방식의 수직주파수가 50Hz, 60Hz이므로 이 차에 의해서 영상 수직중앙이 정확하게 일치되지 않는다. 상기 문제는 1개의 출력신호 방식에서 수직 편향요크(V-DY)의 링 마그네트(Ring Magnet)로써 영상수직중앙을 맞추기에는 전혀문제가 없으나 콤포지트 신호방식 및 TTL 신호방식의 사용에 있어서 영상수직 중앙의 정확한 조정은 수직편향요크(V-DY)의 링 마그네트로서 해결할 수 없다. 따라서 콤포지트신호 방식의 영상신호는 링 마그네트로써 영상수직 중앙을 맞추고, TTL 신호방식에는 수직편향요크(V-DY)에 걸리는 톱니파 전류에 전원전압(B+)의 전위를 인가해 줌으로써 라스터 자체를 움직여 영상수직 주앙을 정확하게 맞춘다.The sawtooth wave current is formed and supplied to the vertical deflection yoke V-DY by the pins P 4 and P 10 of the vertical oscillation and output circuit 7. Since the
또 상기 수직편향 신호는 TTL 신호방식과 콤포지트 신호방식의 수직주파수 차에 따라 수직 신호폭이 다르다. 종래의 한 종류의 출력신호방식에서의 수직신호폭 조정은 수직발진 및 출력회로(7)의 핀(P7)출력 전압레벨을 가변저항(P528)으로서 조정한다.In addition, the vertical deflection signal has a different vertical signal width according to the vertical frequency difference between the TTL signal method and the composite signal method. The conventional vertical signal width adjustment in one type of output signal system adjusts the vertical oscillation and pin P 7 output voltage levels of the output circuit 7 as the variable resistor P 528 .
그러나 본 발명의 TTL 신호방식과 콤포지트 신호방식에서는 그 수직 주파수가 50Hz, 60Hz이므로 상기 주파수의 차이는 핀(P7)단자의 전압차이로 수직신호쪽이 달라진다. 실질적으로 약 50m/m 정도가 TTL 신호 방식에서는 커진다. 따라서 TTL 신호방식에서는 저항(R523)을 추가하여 수직 대 수평폭을 일반적으로 이상적인 규격에 맞도록 한다(수직 : 수평= 3 : 4)However, in the TTL and composite signal systems of the present invention, since the vertical frequencies are 50 Hz and 60 Hz, the difference in the frequencies varies depending on the voltage difference at the pin P 7 . Substantially, about 50 m / m is large in the TTL signal system. Therefore, in TTL signaling, a resistor (R 523 ) is added to make the vertical-to-horizontal width generally meet the ideal specification (vertical: horizontal = 3: 4).
다음은 제6(c)도의 FBT의 회로도를 설명한다. 일반적으로 FBT(10)는 단일 출력신호 방식의 특성설계값에 의해 동작된다. 여기서 본 발명 FBT(10)의 일반적인 회로특성을 기재하고 회로 동작은 생략한다. 콤포지트 신호방식의 특성설계값과 TTL 신호방식의 특성설계값이 다음 표1과 같이 각각 다른 출력신호 방식을 한개의 FBT로서 해결하였으며 이것은 각출력 신호방식의 특성이 역방향으로 작용하는 것을 방지하고 각 출력 신호방식의 특성을 만족시키기 위해 FBT의 1차측 공진 콘덴서의 용량값을 선택함으로써 해결되었다.Next, a circuit diagram of the FBT of FIG. 6 (c) will be described. In general, the FBT 10 is operated by a characteristic design value of a single output signal system. Here, general circuit characteristics of the FBT 10 of the present invention are described, and the circuit operation is omitted. The characteristic design value of the composite signal method and the characteristic design value of the TTL signal method solved the different output signal methods as one FBT as shown in the following Table 1. This prevents the characteristics of each output signal method from operating in the reverse direction and The solution was solved by selecting the capacitance value of the primary-side resonant capacitor of the FBT to satisfy the characteristics of the signaling system.
더 상세히 설명하면 본 발명에 있어서 적용되는 FBT의 정수와, H-DY의 정수는 두가지의 신호방식에 맞도록 실험적인 조정에 의하여 고정되고, 하기 표1에서 알 수 있는 바와 같이, 본 발명은 간편한 모니터로 측도된다.In more detail, the integer of FBT and H-DY, which are applied in the present invention, are fixed by experimental adjustments to suit two signal types, and as can be seen in Table 1 below, the present invention is simple. It is also measured by the monitor.
이로써 본 발명은 상기 FBT 및 수평편향 요-크(H-DY)의 정수에 의하여 공진 콘덴서의 시정수를 결정하고 각각의 신호방식 특성에 맞는 2차 전압 및 리트레이스기간과 수평폭을 결정함과 동시에, 수평편향 요크(H-DY)의 적절한 톱니파형을 형성하도록 한다.Thus, the present invention determines the time constant of the resonant capacitor by the constant of the FBT and the horizontal deflection yoke (H-DY), and determines the secondary voltage, retrace period and horizontal width according to the characteristics of each signal type. At the same time, the appropriate sawtooth waveform of the horizontal deflection yoke (H-DY) is formed.
따라서, FBT의 2차 권선은 다이오드(D606)를 통하여, 고압전극(HV)의 전압을 발생시키고, 저항(R602) 및 다이오드(D603)를 통하여 제2그리드 전압을 결정하며 다이오드(D602)의 전압과 다이오드(D604)의 전압에 의하여 제1그리드의 전압을 결정하도록 한다. 물론 FBT의 전원은 개폐시터(C604)를 경유하도록 하여 부스트업 된 전압을 1차 권선에 제공한다.Accordingly, the secondary winding of the FBT generates the voltage of the high voltage electrode HV through the diode D 606 , determines the second grid voltage through the resistor R 602 and the diode D 603 , and determines the diode D. The voltage of the first grid is determined by the voltage of 602 and the voltage of the diode D 604 . Of course, the power supply of the FBT is passed through the switchgear (C 604 ) to provide a boosted voltage to the primary winding.
[표 1]TABLE 1
전술한 역방향의 특성은 TTL 출력신호방식의 수평주파수가 18.449KHz, 리트레이스 타임이 7.3μS의 조건에 맞아야 종래의 라스터 범위내에서 영상이 나타날 수 있는데 이 조건을 맞추기 위해서는 고압조건이 13KV, 화면폭 가변의 중앙값이 204m/m, 공진콘덴서의 용량이 0.039μF이어야 한다. 여기서 한 회로의 FBT로써 TTL 출력 신호방식의 특성 조건을 맞춘 것은 콤포지트 신호방식의 특성적용시 고압이 19KV로 상승하여 화면폭이 180m/m로서 맞지 않는다. 그래서 상기 화면폭을 맞추기 위해 본 발명 FBT(10)의 1, 2차 권선을 조정하여 특성값을 만족하는 공진콘덴서의 용량을 변환시킨다.The characteristics of the reverse direction described above can be displayed within the conventional raster range when the horizontal frequency of the TTL output signal type is 18.449 KHz and the retrace time is 7.3 μS. The median of variable width should be 204m / m and the capacitance of resonant capacitor should be 0.039μF. Here, the characteristics of the TTL output signal type as FBT of one circuit are not matched with 180m / m because the high voltage rises to 19KV when the composite signal type is applied. Thus, by adjusting the primary and secondary windings of the FBT 10 of the present invention to match the screen width, the capacitance of the resonant capacitor satisfying the characteristic value is converted.
이상 설명한 바와 같이 종래의 컴퓨터용 모니터는 그 컴퓨터의 출력 신호방식에 따라 모니터 자체의 회로구성과 특성에 적합한 보정회로를 선택하지 않으면 안되었으나, 본 발명은 종류와 기능이 서로 다른 컴퓨터의 출력신호 방식에 무관하게 동작할 수 있는 모니터 회로를 제공하고, 세계적으로 확산되고 있는 컴퓨터용 모니터의 수요격증에 따라 소비자의 선호도를 증가시킬 수 있는 효과가 있다.As described above, the conventional computer monitor has to select a correction circuit suitable for the circuit configuration and characteristics of the monitor itself according to the output signal method of the computer, but the present invention provides an output signal method of a computer having different types and functions. There is an effect that can provide a monitor circuit that can operate irrespective of, and increase the preference of consumers according to the increasing demand for computer monitors that are spreading around the world.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019840003045A KR880000992B1 (en) | 1984-05-29 | 1984-05-29 | Monitor for a computer |
JP59210644A JPS60252389A (en) | 1984-05-29 | 1984-10-09 | Monitor for computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019840003045A KR880000992B1 (en) | 1984-05-29 | 1984-05-29 | Monitor for a computer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850008421A KR850008421A (en) | 1985-12-16 |
KR880000992B1 true KR880000992B1 (en) | 1988-06-10 |
Family
ID=19234045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840003045A KR880000992B1 (en) | 1984-05-29 | 1984-05-29 | Monitor for a computer |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS60252389A (en) |
KR (1) | KR880000992B1 (en) |
-
1984
- 1984-05-29 KR KR1019840003045A patent/KR880000992B1/en not_active IP Right Cessation
- 1984-10-09 JP JP59210644A patent/JPS60252389A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
KR850008421A (en) | 1985-12-16 |
JPS60252389A (en) | 1985-12-13 |
JPH0352064B2 (en) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2598053B2 (en) | Deflection circuit for video equipment | |
US5469029A (en) | Deflection apparatus for raster scanned CRT displays | |
CA2040253C (en) | High voltage stabilization circuit for video display apparatus | |
JPH06105180A (en) | Television deflection device | |
KR880000992B1 (en) | Monitor for a computer | |
US4118729A (en) | Set-up arrangement for a color television receiver | |
KR950005596B1 (en) | Service switch for video display apparatus | |
KR100247391B1 (en) | Display apparatus equipped with an image signal pass throuth function | |
JPH1175082A (en) | Video display device | |
US4766390A (en) | CRT filament supply for multiple frequency video apparatus | |
KR100218823B1 (en) | Raster distortion correction circuit | |
JPH0767143B2 (en) | Video Display Synchronous Pulse Separator | |
KR100548749B1 (en) | Charge controlled raster correction circuit | |
US5796217A (en) | Picture display apparatus with a soft-start device | |
JP3432508B2 (en) | Vertical deflection circuit | |
US4847539A (en) | Computer monitor | |
US5777685A (en) | Deflection signal pulse shaper circuit | |
KR820000861B1 (en) | Set-up arrangement for color television receiver | |
JP3074027U (en) | High voltage circuit, CRT monitor and television receiver | |
US5410223A (en) | Display device including a black level setting circuit | |
US6661188B2 (en) | Cathode ray tube filament voltage control with a multifrequency deflection scanner | |
KR100312782B1 (en) | A circuit for limiting a phase-difference-voltage of horizontal oscillation circuit in a video display system | |
KR830002172B1 (en) | Auto kinescope bias device | |
EP0605921A2 (en) | Display device including a black level setting circuit | |
US20030057897A1 (en) | Dynamic focus regulation circuit of display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19940608 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |