KR20020008651A - 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법 - Google Patents

반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법 Download PDF

Info

Publication number
KR20020008651A
KR20020008651A KR1020000042577A KR20000042577A KR20020008651A KR 20020008651 A KR20020008651 A KR 20020008651A KR 1020000042577 A KR1020000042577 A KR 1020000042577A KR 20000042577 A KR20000042577 A KR 20000042577A KR 20020008651 A KR20020008651 A KR 20020008651A
Authority
KR
South Korea
Prior art keywords
wafer
deposition
thin film
temperature
electrode plate
Prior art date
Application number
KR1020000042577A
Other languages
English (en)
Inventor
김도형
이주범
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000042577A priority Critical patent/KR20020008651A/ko
Publication of KR20020008651A publication Critical patent/KR20020008651A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 고집적 반도체 소자를 제조하기 위하여 웨이퍼상에 형성된 소정 박막 패턴과 박막 패턴 사이의 간격과 박막 패턴 높이의 비로 정의된 종횡비(aspect ratio)가 높아지더라도 박막 패턴과 박막 패턴의 갭에 소정 박막 물질이 균일하게 증착되도록 함으로써 갭-필(gap-fill) 저하 방지 및 공정 불량이 발생하지 않도록 한 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법에 관한 것으로, 본 발명에 의하면, 온도에 따라 데포/식각량이 달라지는 웨이퍼의 온도를 인위적으로 조절할 수 있도록 함으로써 치밀한 데포가 필요한 곳에서는 정밀한 데포가 진행될 수 있도록 하고, 높은 박막 형성 속도를 요구하는 곳에는 낮은 밀도로 데포가 진행되도록 함으로써 높은 종횡비를 갖는 반도체 소자에서 높은 종횡비에 따른 공정 불량을 방지하는 효과가 있다.

Description

반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법{Equpiment for fabricating semiconductor and method for processing thereof}
본 발명은 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법에 관한 것으로, 더욱 상세하게는 고집적 반도체 소자를 제조하기 위하여 웨이퍼상에 형성된 소정 박막 패턴과 박막 패턴 사이의 간격과 박막 패턴 높이의 비로 정의된 종횡비(aspect ratio)가 높아지더라도 박막 패턴과 박막 패턴의 갭에 소정 박막 물질이균일하게 증착되도록 함으로써 갭-필(gap-fill) 저하 방지 및 공정 불량이 발생하지 않도록 한 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법에 관한 것이다.
최근들어 급속한 기술 개발이 진행되고 있는 반도체 분야에 의하여 생산된 반도체 제품은 전기, 전자 산업, 컴퓨터 분야는 물론 우주 항공 산업 등 거의 대부분의 산업에 적용되고 있는 추세이다.
이와 같은 중요한 역할을 하는 반도체 제품은 보다 향상된 고유 기능, 예를 들면, 단위 면적당 보다 많은 데이터를 저장 및 방대한 데이터를 단위 시간내에 처리하기 위한 고집적, 고성능쪽으로 기술 개발이 추진되고 있다.
이와 같이 반도체 제품의 고접적화, 고성능화가 이루어지기 위해서는 보다 정밀한 반도체 박막 공정에 의하여 형성되는 반도체 박막 패턴을 정밀하게 제어하여 원하는 바대로 정확하게 형성하는 반도체 박막 기술이 반드시 필요하다.
이와 같은 기술은 특히, 반도체 제품이 고집적화되면서 발생할 수 밖에 없는 반도체 박막 패턴과 박막 패턴의 간격 및 박막 패턴의 높이로 정의된 종횡비(aspect ratio)가 높아짐에 따라 더욱 절실해지고 있는 실정이다.
이와 같은 종횡비가 낮을 경우 즉, 첨부된 도 1에 도시된 바와 같이 웨이퍼(1)상에 형성된 박막 패턴(2,3,4)간 간격 G1이 높이에 비하여 충분히 넓을 경우, 플라즈마 식각 및 데포(depo)가 동시에 작용하는 특정 반도체 박막 공정에 의하여 G1의 사이는 물론 박막 패턴의 상부로부터 소정 높이 G2에 이르기까지 소정 박막이 데포될 때, G1사이에 빈 공간(void)이 발생하는 등의 공정 불량은 발생하지 않는다.
그러나, 종횡비가 첨부된 도 2에 도시된 바와 같이 높을 경우 즉, 웨이퍼(5)상에 형성된 박막 패턴(6,7)간 간격 G3가 좁으면서 박막 패턴(6,7)의 높이가 G3에 비하여 상대적으로 높을 경우, 플라즈마 식각 및 데포가 동시에 작용하는 반도체 박막 공정에 의하여 G3사이에 소정 물질이 데포되면서 박막 패턴(6,7)의 상부로부터 소정 높이 G4에 이르기까지 소정 박막을 형성할 때, 박막 패턴(6,7)의 상부가 플라즈마 식각되면서 발생한 부산물이 G3의 사이에 리데포지션(redeposition) 되면서 G3의 일부를 막게 되고, 이로 인하여 박막 패턴(6)과 박막 패턴(7)의 사이에 빈 공간(void space;8)이 빈번하게 발생하고, 이로 인하여 공정 불량이 발생하는 문제점이 발생한다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 반도체 제품이 고접적화됨에 따라 박막 패턴의 종횡비가 높아지더라도 반도체 박막 공정 불량이 발생하는 것을 방지함에 있다.
본 발명의 다른 목적은 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.
도 1은 종래 반도체 제조 설비를 이용하여 박막 패턴의 사이에 데포를 진행하는 것을 도시한 개념도.
도 2는 종래 반도체 제조 설비에 의하여 박막 패턴의 사이에 데포가 진행된 후 박막 패턴의 사이 사이에 빈 공간이 형성된 것을 도시한 개념도.
도 3은 본 발명에 의한 반도체 제조 설비의 개념도.
도 4는 본 발명에 의한 반도체 제조 설비를 보다 구체적으로 도시한 개념도.
도 5 내지 도 7은 본 발명에 의한 반도체 제조 설비에 의하여 반도체 박막을 형성하는 과정을 도시한 공정도.
이와 같은 본 발명의 목적을 구현하기 위한 본 발명에 의한 반도체 제조 설비는 프로세스 챔버와, 프로세스 챔버에 설치되어 종횡비가 큰 박막 요철이 존재하는 웨이퍼상에 소정 물질이 증착되도록 하는 증착 수단과, 프로세스 챔버에 설치되어 증착 수단에 의하여 웨이퍼상에 증착되는 물질의 일부를 식각하는 식각 수단과, 웨이퍼의 온도를 조절 수단에 의하여 인위적으로 조절함으로써 박막 요철의 상부까지 소정 물질이 치밀하면서 연속적으로 증착되도록 한다.
또한, 본 발명의 목적을 구현하기 위한 반도체 제조 설비를 이용한 반도체 공정 진행 방법은 종횡비가 큰 박막 요철이 존재하는 웨이퍼상에 소정 물질을 증착하면서 증착된 물질의 일부를 플라즈마 식각할 때, 웨이퍼의 온도를 조절 수단에 의하여 조절함으로써 요철의 상부까지 소정 물질이 치밀하면서 연속적으로 증착되도록 한 반도체 제조 설비에 있어서, 웨이퍼를 공급받는 단계와, 웨이퍼를 플라즈마 식각에 의하여 발생한 제 1 온도 이상으로 가열한 상태에서 식각 및 증착을 수행하여 박막 요철의 제 1 위치까지 제 1 증착을 수행하는 단계와, 조절수단에 의하여 웨이퍼의 온도를 제 2 온도로 조절하면서 식각 및 증착을 수행하여 제 1 위치로부터 상부로 소정 두께를 갖도록 제 2 증착을 수행하는 단계를 포함한다.
이하, 본 발명에 의한 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법을 첨부된 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.
첨부된 도 3, 도 4를 참조하여 본 발명에 의한 반도체 제조 설비를 설명하면 다음과 같다.
본 발명에 의한 반도체 제조 설비(200)는 전체적으로 보아 프로세스챔버(210), 데포 장치(220), 식각 장치(230), 데포/식각량 조절 장치(240), 배기장치(도 3 참조;250) 및 이들을 제어하는 중앙처리장치(260)로 구성된다.
본 발명에 의한 프로세스 챔버(210)는 첨부된 도 4을 참조하였을 때, 전체적으로 보아 프로세스 챔버 커버(211) 및 프로세스 챔버 몸체(212)로 구성된다.
이때, 프로세스 챔버 커버(211)는 플라즈마에 강한 경질 세라믹 재질로 돔(dome) 형상을 갖는 바, 프로세스 챔버 커버(211)의 중앙 부분에는 관통공(211a)이 형성된다.
이와 같은 구성을 갖는 프로세스 챔버 커버(211)는 다시 프로세스 챔버 몸체(212)에 힌지 결합되어 개폐되는 바, 프로세스 챔버 몸체(212)는 선행 공정이 종료된 후, 로딩된 웨이퍼(270)에 식각 및 데포가 동시에 진행되도록 공정 분위기가 조성되도록 하는 역할을 한다.
이와 같은 프로세스 챔버(210)에서 웨이퍼(270)에 소정 박막 물질이 데포 및 가 식각이 동시에 일어나도록 하기 위해서는 앞서 설명한 식각 장치(230) 및 데포 장치(220)를 필요로 한다.
식각 장치(230)는 일실시예로 건식각 장치로 정밀한 식각이 가능한 플라즈마 식각 장치를 사용하기로 하는 바, 이하, 식각 장치(230)를 플라즈마 식각 장치라 칭하기로 한다.
플라즈마 식각 장치(230)는 일실시예로 프로세스 챔버 커버(211)의 내측면에 설치된 캐소드 전극판(231), 프로세스 챔버 몸체(212)의 내측 기저면에 설치된 애노드 전극판(232), 캐소드 전극판(231)과 애노드 전극판(232) 사이에 전계가 형성되도록 하는 전원공급장치(233) 및 도시되지 않은 플라즈마 가스 공급장치로 구성된다.
보다 구체적으로, 플라즈마 가스로는 이온화되어 플라즈마화되기 쉬운 O2, He, Ar 등의 가스가 사용되는 바, 특히, 다른 가스와 반응하지 않으면서 플라즈마화되기 쉬운 불활성가스 계열을 사용하는 것이 무방하다.
한편, 전원공급장치(233)는 다시 도시되지 않은 소스 전원공급장치와 바이오스 전원공급장치로 구성된다. 구체적으로, 소스 전원공급장치는 캐소드 전극판(231) 및 애노드 전극판(232)에 소정 전계가 형성되도록 함으로써 이온화되지 않은 플라즈마 가스가 플라즈마화되도록 하고, 바이오스 전원공급장치는 플라즈마화된 플라즈마 가스가 애노드 전극판(232) 쪽으로 이동하도록 애노드 전극판(232)을 플라즈마 가스와 반대 극성으로 대전시키는 역할을 한다. 이 바이오스 전원공급장치에 의하여 애노드 전극판(232)에 전원이 인가되지 않을 경우, 웨이퍼(270)에는 식각이 발생하지 않는다.
한편, 데포 장치(220)는 데포에 필요한 반응가스, 예를 들면, 실란 가스(SiH4) 등을 프로세스 챔버(210) 내부로 공급하여 열분해되어 형성된 다결정 폴리 실리콘(Six)이 웨이퍼(270)의 상면에 소정 밀도로 데포되도록 하는 반응가스 공급 유닛(222) 및 반응가스 공급 유닛(222)과 플라즈마 챔버 커버(211)를 연통시키는 배관(224) 및 프로세스 챔버 커버(211)에 형성된 관통공(211a)에 결합되는 반응가스 분사노즐(226)으로 구성된다.
이때, 실란 가스가 열분해되는데 필요한 열은 플라즈마 가스가 이온화 및 플라즈마 가스가 웨이퍼(270)에 작용하면서 발생하는 열에 의존하며, 웨이퍼(270)의 온도에 따라서 데포 레이트가 변경된다.
구체적으로, 시뮬레이션 시험에 의하여 공정 초기 웨이퍼(270)의 온도가 약 300℃ 내외로 비교적 저온일 때 및 공정 후기 웨이퍼(270)의 온도가 약 650 ℃ 내외로 비교적 고온일 때 데포 레이트를 비교한 결과, 웨이퍼의 온도가 저온일 때 데포 레이트가 가장 높았고, 웨이퍼의 온도가 고온일 때 데포 레이트가 가장 낮은 수치를 보이는 경향을 나타낸다.
이처럼 공정 초기의 온도가 공정 후기의 온도보다 낮은 것은 플라즈마 식각 장치의 특성으로 프로세스 챔버(210) 내부에 플라즈마 환경이 형성되는 시점에서는 프로세스 챔버 내부의 온도가 낮고 이후 프로세스 챔버(210) 내부의 온도가 상승하기 때문이다.
데포된 막질의 경우, 공정 초기 형성된 박막은 데포 레이트가 높은 대신 박막 밀도가 낮고 스텝 커버리지가 매우 불량하며, 공정 후기 형성된 박막은 데포 레이트가 낮은 대신 박막 밀도가 높고 스텝 커버리지가 양호한 경향을 보인다.
이와 같은 경향은 집적도가 높지 않아 종횡비가 낮은 박막 패턴을 갖는 반도체 제품에서는 큰 영향을 미치지 않지만 집적도가 높아 종횡비가 높은 박막 패턴을 갖는 반도체 제품에서는 공정 초기에는 박막 패턴과 박막 패턴의 사이에 데포가 완전히 이루어지지 않아 빈 공간(void)가 빈번하게 발생하며, 공정 후기에는 소정 두께로 데포가 되기까지 소요되는 시간이 증가되어 결국 생산성이 저하된다.
이와 같이 반도체 제품이 고집적화됨에 따라 기존 설비로는 해결할 수 없는 공정상 모순은 본 발명에 의한 데포/식각량 조절 장치(240)에 의하여 극복된다.
데포/식각량 조절 장치(240)는 공정 초기에 종횡비가 높은 박막 패턴과 박막 패턴의 갭에 빈 공간없이 치밀한 데포가 이루어지도록 하고, 공정 후기에는 데포 속도가 향상되도록 하여 생산성을 증대시키는 역할을 한다.
이와 같은 역할을 수행하는 데포/식각량 조절 장치(240)는 일실시예로 히터 블록(242), 전원공급장치(246)로 구성된다.
보다 구체적으로, 히터 블록(242)은 애노드 전극판(232)의 상면에 설치되는 소정 면적을 갖는 블록 형상으로, 히터 블록(242)은 애노드 전극판(232)과 캐소드 전극판(231)의 사이에 형성되는 전계에 영향을 미치지 않는 재질로 형성하는 것이 바람직하며, 히터 블록(242)의 내부에는 일실시예로 절연 물질(미도시)에 피복된 열선(244)이 코일 형상을 감겨진다.
이와 같은 열선(244)의 양단부는 폐회로를 이루도록 전원공급장치(246)에 연결되고, 중앙처리장치(260)은 전원공급장치(246)를 제어하여 열선(244)에 가해지는 전원을 조절함으로써 히터 블록(242)의 온도를 원하는 온도로 조절한다.
이때, 일실시예로 히터 블록(242)의 온도는 약 800℃ 정도가 되도록 하는 것이 바람직하다.
여기서, 이와 같은 구성을 갖는 데포/식각량 조절장치(240)은 본 발명의 일실시예에 불과하며, 다르게는 인위적으로 웨이퍼(270)의 온도를 조절할 수 있는 다양한 수단 즉, 고온의 가스 또는 고온의 유체를 웨이퍼(270)의 후면에 인가하는 방법 등이 다양한 방법에 의하여서도 구현이 가능하다.
이하, 이와 같은 데포/식각량 조절장치(240)가 형성된 반도체 제조 장치에 의한 공정 진행 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 5을 참조하면, 선행 반도체 제조 공정에 의하여 웨이퍼(270)의 상부에는 게이트 전극(281) 및 게이트 전연막(282)으로 구성된 박막 패턴(283)이 G5의 간격으로 형성된다. 바람직한 일실시예로 G5는 0.25㎛ ∼0.1㎛ 이다.
이처럼 종횡비가 높은 박막 패턴(283)을 갖는 웨이퍼(270)는 웨이퍼 카세트 등에 로딩되어 본 발명에 의한 반도체 제조 설비로 이송된 후, 웨이퍼 트랜스퍼(미도시)에 의하여 프로세스 챔버(210) 내부에 설치된 데포/식각량 조절 장치(240)의 상면에 로딩된다.
이후, 프로세스 챔버(210)의 내부가 배기장치(250)에 의하여 초고진공압이 형성된 상태에서 데포/식각량 조절 장치(240)는 기설정 온도로 웨이퍼(270)를 프레 히팅(pre heating)한다. 이때, 기설정 온도는 약 650℃에서 800℃ 정도인 것이 바람직하다. 이와 같이 웨이퍼(270)를 프레 히팅하는 것은 박막 패턴(283)과 박막 패턴(283)의 사이에 형성된 G5에 빈 공간이 형성되지 않도록 하는데 매우 적합하다.
즉, 웨이퍼(270)를 프레 히팅시킴으로써 데포 레이트는 낮아지지만 G5의 사이에 매우 조밀하면서 불연속 부분이 발생하지 않도록 데포를 진행하는 데에는 매우 적합하다.
이와 같은 상태에서 도 6에 도시된 바와 같이 플라즈마 식각 장치(230)가 작동하여 플라즈마 챔버(210)에는 플라즈마 분위기가 조성된 상태에서 데포 장치(220)로부터 반응가스, 일실시예로 실란 가스가 공급되고 실란 가스는 플라즈마즈 분위기에 의하여 열분해되면서 웨이퍼(270)상에는 데포가 진행되고, 데포가 진행되면서 플라즈마에 의하여 식각이 진행된다.
이때, 웨이퍼(270)는 이미 프레 히팅된 상태이기 때문에 데포 레이트는 낮지만 박막 밀도가 높으면서 조밀한 평탄막(284)이 형성되기 시작한다.
이후, 도 7에 도시된 바와 같이 소정 시간이 경과됨으로써 평탄막(284)은 박막 패턴(283)의 높이 H1보다 높은 H2의 높이로 형성됨으로써 G5에 빈 공간 없는 조밀한 평탄막(284)이 형성된다.
이와 같은 방법으로 평탄막(284)을 형성할 경우, H2의 높이까지 매우 치밀한 박막 밀도를 갖는 양질의 평탄막(284)을 얻을 수 있다.
그러나, H1으로부터 H2의 사이에 형성되는 박막은 그다지 치밀한 박막 밀도를 요구하지 않아도 되지만, 공정에 소요되는 시간이 긴 또다른 문제점을 갖는다.
이에 따라서 H1으로부터 H2의 사이에 형성되는 박막의 형성 속도를 높이는 방법이 필요한 바, 본 발명에서는 이를 극복하기 위한 2 가지의 방법이 실시예로 설명된다.
첫 번째 방법은 웨이퍼(270)를 앞서 설명한 바대로 프레 히팅한 상태에서 평탄막(284)이 H1의 높이까지 형성되면, H1으로부터 H2의 높이에 이르기까지 박막 소스로 작용하는 실란 가스의 공급량을 늘려 박막 형성 속도를 향상시키는 방법이다.
이와 같은 방법은 공정 분위기를 일정하게 유지시키면서 H1으로부터 H2의 높이에 이르기까지 평탄막(284)의 형성 속도를 향상시킬 수 있는 장점이 있다.
두 번째 방법은 웨이퍼(270)를 앞서 설명한 바대로 프레 히팅한 상태에서 평탄막(284)이 H1의 높이까지 형성되면, 웨이퍼(270)의 온도를 강제로 강하시킴으로써 웨이퍼(270)상에 평탄막(284)가 데포되는 속도를 향상시키는 방법으로, 이와 같은 방법은 매우 빠른 속도로 평탄막(284)을 H1으로부터 H2의 높이까지 형성할 수 있는 장점이 있다.
이상에서 상세하게 설명한 바에 의하면, 온도에 따라 데포/식각량이 달라지는 웨이퍼의 온도를 인위적으로 조절할 수 있도록 함으로써 치밀한 데포가 필요한 곳에서는 정밀한 데포가 진행될 수 있도록 하고, 높은 박막 형성 속도를 요구하는 곳에는 낮은 밀도로 데포가 진행되도록 함으로써 높은 종횡비를 갖는 반도체 소자에서 높은 종횡비에 따른 공정 불량을 방지하는 효과가 있다.

Claims (9)

  1. 프로세스 챔버와;
    상기 프로세스 챔버에 설치되어 종횡비가 큰 박막 요철이 존재하는 웨이퍼상에 소정 물질이 증착되도록 하는 증착 수단과;
    상기 프로세스 챔버에 설치되어 상기 증착 수단에 의하여 상기 웨이퍼상에 증착되는 상기 물질의 일부를 식각하는 식각 수단과;
    상기 웨이퍼의 온도를 조절 수단에 의하여 인위적으로 조절함으로써 상기 박막 요철의 상부까지 상기 소정 물질이 치밀하면서 연속적으로 증착되도록 한 반도체 제조 설비.
  2. 제 1 항에 있어서, 상기 식각 수단은
    밀폐된 챔버에 위치한 캐소드 전극판과;
    상기 캐소드 전극판과 대향하는 애노드 전극판과;
    상기 애노드 전극판과 상기 캐소드 전극판 사이에 전계를 형성하는 전원공급장치와;
    상기 캐소드 전극판 및 애노드 전극판의 사이에 플라즈마 가스를 공급하는 플라즈마 가스 공급장치를 포함하며,
    상기 증착 수단은
    상기 플라즈마 가스에 의하여 발생한 열에 의하여 열분해되는 상기 물질을공급하는 공급수단을 포함하고,
    상기 조절수단은 상기 애노드 전극판 및 상기 웨이퍼의 사이에 설치되어 상기 웨이퍼에 온도 변화를 유발시키는 발열장치를 포함하는 반도체 제조 설비.
  3. 제 2 항에 있어서, 상기 발열장치는
    상기 웨이퍼보다 큰 면적을 갖는 발열장치 몸체와;
    상기 발열장치 몸체에 소정 패턴으로 형성된 열선과;
    상기 열선에 소정 크기의 전원을 선택적으로 인가하는 전원공급장치를 포함하는 반도체 제조 설비.
  4. 제 2 항에 있어서, 상기 발열장치는 상기 웨이퍼의 온도를 상기 플라즈마 가스에 의하여 가열되는 온도 이상의 온도를 발생시키는 반도체 제조 설비.
  5. 종횡비가 큰 박막 요철이 존재하는 웨이퍼상에 소정 물질을 증착하면서 증착된 상기 물질의 일부를 플라즈마 식각할 때, 상기 웨이퍼의 온도를 조절 수단에 의하여 조절함으로써 상기 요철의 상부까지 상기 소정 물질이 치밀하면서 연속적으로 증착되도록 한 반도체 제조 설비에 있어서,
    상기 웨이퍼를 공급받는 단계와;
    상기 웨이퍼를 상기 플라즈마 식각에 의하여 발생한 제 1 온도 이상으로 가열한 상태에서 상기 식각 및 증착을 수행하여 상기 박막 요철의 제 1 위치까지 제1 증착을 수행하는 단계와;
    상기 조절수단에 의하여 상기 웨이퍼의 온도를 제 2 온도로 조절하면서 상기 식각 및 증착을 수행하여 상기 제 1 위치로부터 상부로 소정 두께를 갖도록 제 2 증착을 수행하는 단계를 포함하는 반도체 제조 설비의 공정 진행 방법.
  6. 제 5 항에 있어서, 상기 제 2 증착을 수행할 때 필요한 상기 제 2 온도는 상기 제 1 온도와 동일하며, 상기 제 2 증착을 수행할 때 상기 물질의 농도는 상기 제 1 증착을 수행할 때의 상기 물질 농도보다 높은 반도체 제조 설비의 공정 진행 방법.
  7. 제 5 항에 있어서, 상기 제 2 증착을 수행할 때 필요한 상기 제 2 온도는 상기 제 1 온도보다 낮으며, 상기 제 2 증착을 수행할 때 상기 물질의 농도는 상기 제 1 증착을 수행할 때의 상기 물질 농도와 동일한 반도체 제조 설비의 공정 진행 방법.
  8. 제 5 항에 있어서, 상기 제 1 위치는 상기 박막 요철의 상단부이고, 상기 제 2 위치는 상기 박막 요철의 상단부로부터 상부로 소정 위치 이격된 곳인 반도체 제조 설비의 공정 진행 방법.
  9. 제 5 항에 있어서, 상기 박막 요철과 상기 박막 요철의 폭은 0.25㎛ ∼ 0.1㎛인 반도체 제조 설비의 공정 진행 방법.
KR1020000042577A 2000-07-25 2000-07-25 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법 KR20020008651A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042577A KR20020008651A (ko) 2000-07-25 2000-07-25 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042577A KR20020008651A (ko) 2000-07-25 2000-07-25 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법

Publications (1)

Publication Number Publication Date
KR20020008651A true KR20020008651A (ko) 2002-01-31

Family

ID=19679686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042577A KR20020008651A (ko) 2000-07-25 2000-07-25 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법

Country Status (1)

Country Link
KR (1) KR20020008651A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279496A (ja) * 1995-03-13 1996-10-22 Internatl Business Mach Corp <Ibm> エッチング成形方法およびエッチング速度制御方法
JPH1041279A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd プラズマエッチング処理方法および装置
KR19990006301U (ko) * 1997-07-25 1999-02-18 문정환 온도조절장치가 형성된 웨이퍼 스테이지
KR20000015407A (ko) * 1998-08-28 2000-03-15 조장연 질화갈륨계 반도체박막을 건식 식각하기 위한 유도결합형플라즈마 식각공정방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279496A (ja) * 1995-03-13 1996-10-22 Internatl Business Mach Corp <Ibm> エッチング成形方法およびエッチング速度制御方法
JPH1041279A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd プラズマエッチング処理方法および装置
KR19990006301U (ko) * 1997-07-25 1999-02-18 문정환 온도조절장치가 형성된 웨이퍼 스테이지
KR20000015407A (ko) * 1998-08-28 2000-03-15 조장연 질화갈륨계 반도체박막을 건식 식각하기 위한 유도결합형플라즈마 식각공정방법 및 그 장치

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
JP7126381B2 (ja) 成膜装置および成膜方法
TW202136557A (zh) 在基材表面上沉積含碳材料之方法、使用上述方法形成之結構及用於形成上述結構之系統
KR100684910B1 (ko) 플라즈마 처리 장치 및 그의 클리닝 방법
KR20200104923A (ko) 실리콘 질화물 박막들을 위한 처리 방법들
US20030023338A1 (en) Atomic layer deposition apparatus
US20060029745A1 (en) High throughput ILD fill process for high aspect ratio gap fill
KR20030042614A (ko) Ｃｖｄ 장치의 멀티섹터 평판형 샤워헤드
JPH04123257U (ja) バイアスｅｃｒプラズマｃｖｄ装置
JPH09275076A (ja) 半導体装置の製造方法、半導体製造装置およびそのクリーニング方法
WO1999028961A1 (fr) Procede de fabrication de film isolant
KR19990071713A (ko) 피처리 기판을 가열하면서 처리 가스를 이용하는반도체 처리방법 및 그 장치
KR100396063B1 (ko) 화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법
KR102581681B1 (ko) 플라즈마 증착 방법 및 플라즈마 증착 장치
KR20020008651A (ko) 반도체 제조 설비 및 이를 이용한 반도체 공정 진행 방법
CN116065140A (zh) 薄膜沉积方法
JPH01298725A (ja) 薄膜形成方法及びその装置並びに半導体素子
JP2004508706A (ja) プラズマ処理
KR102663075B1 (ko) 성막 방법 및 성막 장치
JPH04196321A (ja) 成膜方法および装置
US20230343609A1 (en) Substrate processing apparatus and substrate processing method
US20240060174A1 (en) Method of forming material within a recess
JPH01298169A (ja) 膜形成方法
JPH05218005A (ja) 薄膜デバイスの絶縁膜形成方法
KR20210025223A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application