KR20020008182A - 데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기저항 특성 튜닝 방법 - Google Patents

데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기저항 특성 튜닝 방법 Download PDF

Info

Publication number
KR20020008182A
KR20020008182A KR1020017014279A KR20017014279A KR20020008182A KR 20020008182 A KR20020008182 A KR 20020008182A KR 1020017014279 A KR1020017014279 A KR 1020017014279A KR 20017014279 A KR20017014279 A KR 20017014279A KR 20020008182 A KR20020008182 A KR 20020008182A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
metallic material
ferromagnetic
data storage
Prior art date
Application number
KR1020017014279A
Other languages
English (en)
Inventor
렌센카즈-미첼에이치
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20020008182A publication Critical patent/KR20020008182A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)

Abstract

GMR 구조물을 포함하는 자기 데이터 저장 시스템 및 자기 감지 시스템에서, GMR 구조물의 자계 오프셋과 같은 고유 자기 또는 자기 저항 특성에 영향을 주는 구조물의 세트가 개시된다. 이 구조물 세트는 Ta와 같은 고 저항성 금속성 물질에 의해 GMR 구조물로부터 분리된다.

Description

데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기 시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기 저항 특성 튜닝 방법{MAGNETIC DEVICE WITH A COUPLING LAYER AND METHOD OF MANUFACTURING AND OPERATION OF SUCH DEVICE}
자기 디바이스는 알려진 기술이다. GMR(거대 자기 저항:Giant Magneto Resistance) 및 TMR(스핀 터널 자기 저항:Spin-tunnel Magneto Resistance) 디바이스와 같은 스핀-밸브 구조물(spin-valve structures)이 최근에 광범위하게 연구되어 왔고 수 많은 연구 발표의 주제가 되었다. GMR 및 TMR 디바이스는 기본 구조 스택으로 비자기 분리 물질 층에 의해 분리된 두 강자성 층을 포함한다. 이 구조물은 이후부터 자기 디바이스의 기본 GMR 또는 TMR 스택으로 지칭될 것이다. 이러한 구조물은 자기 저항 특성(a magneto resistance characteristics)을 가지며 GMR또는 TMR 효과를 나타낸다. 분리층은 GMR 디바이스에서는 비강자성 금속성 층(a non-ferromagnetic metallic layer)이며 TMR 디바이스에서는 비금속성 층, 바람직하게는 절연 층이다. 분리 층에 걸쳐, 두 강자성 층 간에 자기 결합이 존재한다. TMR 디바이스 내의 절연 층은 두 강자성 층 간의 전자의 양자 역학적 터널링에 대한 상당한 가능성을 가능하게 한다. 두 강자성 층 중 하나는 이른바 자유 층(free layer)이며 하나는 이른바 강하게 고정된 층(hard pinned layer)이다. 자유 층의 자화 방향은 고정 층의 자화 방향을 변화시키기 위해 필요한 자계의 강도보다 낮은, 바람직하게는 실질적으로 낮은 강도를 갖는 자계가 인가됨으로써 변경될 수 있다. 그러므로, 고정 층은 바람직하게는 보다 고정된 자화 방향을 가지며, 반면에 자유 층은 자화 방향은 외부의 인가된 자계 하에서 아주 쉽게 변화될 수 있다. 자유 층의 자화의 변화는 TMR 또는 GMR 디바이스의 저항을 변화시킨다. 이는 이들 디바이스의 이른바 자기 저항 효과를 낳는다. 이들 자기 디바이스 또는 시스템의 특성들은 여러 방식으로 활용될 수 있다. 가령, GMR 효과를 사용하는 스핀 밸브 판독 소자(spin valve read-out element)는 개선된 하드 디스크 박막 헤드로 사용될 수 있다. 또한 독립형(stand-alone) 또는 비휘발성 내장형 메모리 디바이스와 같은 자기 메모리 디바이스도 GMR 또는 TMR 요소를 기반으로 하여 제조될 수 있다. 그러한 메모리의 실례는 MRAM 디바이스이다. 다른 애플리케이션은 자기 특성의 감지 디바이스 또는 시스템이다. 이러한 센서는 가령 ABS 시스템(anti-lock braking system) 또는 다른 자동차 애플리케이션에서 사용될 수 있다.
수 많은 애플리케이션에서 GMR 또는 TMR 디바이스의 적어도 하나의 고유 자기 특성(intrinsic magnetic characteristic)을 수정 또는 변화시키거나 특성에 영향을 줄 필요가 있다. 가령, 디바이스의 자기 저항 출력 커브는 강자성 층 간의 자기 결합으로 인한 자계 오프셋(a field offset)을 보인다. 대부분의 애플리케이션에서, 이 고유 자기 특성은, 필요한 동작 범위가 통상적으로 제로의 외부 자계 또는 그 근방일 필요가 있기 때문에, 문제를 야기시킨다. 이러한 오프셋 특성은 외부 바이어싱 자석(external biasing magnets)에 의해 균형잡힐 수 있지만 이러한 방법은 비용이 많이 들고 디바이스의 설계 한계로 인해 바람직하지 않다.
US 특허 6,023,395는 센서 내의 전기 저항의 변화를 검출하는 감지 회로에 접속될 때에 자계를 감지하기 위한 자기 터널 접합 자기저항 센서(a magnetic tunnel junction magnetoresistive sensor)를 개시한다. 자기 터널 접합부는 제 1 구조물과, 스페이서 층에 의해 이 제 1 구조물로부터 분리된 제 2 구조물을 포함하는 층의 스택을 갖는다.
제 1 구조물은 인가된 자계가 없을 때에 바람직한 방향으로 고정된 자기 모멘트(magnetic moment)를 갖는 제 1 강자성 층과, 분리 층으로서 고정된 강자성 층과 접촉하는 절연 터널 장벽 층과, 이 절연 터널 장벽 층과 접촉하는 제 2 강자성 감지 층을 포함한다. 제 2 구조물은 인가된 자계가 없을 때에 바람직한 방향으로 상기 감지 강자성 층의 자기 모멘트를 바이어싱하는 바이어싱 강자성 층을 포함한다. 스페이서 층은 바이어싱 강자성 층을 제 2 강자성 감지 층 및 제 1 고정된 강자성 층과의 접촉으로부터 분리시키며, 도전성 비강자성 물질을 포함한다. 감지전류는 자기 터널 접합 스택 내의 층을 통해 수직으로 흐른다. 센서의 출력을 선형화 및 안정화시키기 위해, 바이어싱 강자성 층으로부터의 소자(消磁)자계(demagnetizing field)은 제 2 강자성 감지 층의 에지와 정자기적으로(magnetostatically) 결합한다. 개시된 센서의 단점은 자기 층의 에지에서의 반강자성 정자기적 결합이 디바이스의 기하 구조, 특히 그것의 관련 층의 기하 구조에 의존한다는 것이다. 그래서, 자기 터널 접합 영역에 걸쳐 균일한 바이어스 자계 강도를 얻기 힘들다.
바이어싱(biasing) 강자성 층과 제 2 강자성 감지 층 간의 직접적인 강자성 결합을 방지하기 위해, 스페이서 층은 상대적으로 두꺼워야 하지만, 한편으로는 제 2 강자성 감지 층과의 반강자성 정자기적 결합을 허용할 정도로 충분하게 얇아야 한다. 개시된 방법은 오직 자기 터널 접합 자기저항 센서에 관한 것이다. 상대적으로 두꺼운 스페이서 층은 커런트-인-플레인(current-in-plane) 구성의 경우에는 원하지 않는 전기 션팅(electrical shunting)을 유발한다.
발명의 개요
본 발명의 목적은 기본 GMR 스택을 가지며 시스템의 기본 GMR 스택의 적어도하나의 고유 자기 특성에 영향을 주는 수단을 더 포함하는 자기 시스템을 개시하는 것이다. 본 발명의 다른 목적은 기본 GMR 효과를 기초로 하며 시스템의 GMR 기본 GMR 스택의 적어도 하나의 고유 자기 특성에 영향을 주는 수단을 더 포함하는 자기 시스템을 개시하는 것이며, 적절한 비용으로 시스템을 제조하기 위해 자기 시스템의 적어도 일부는 표준 생산 프로세스에 큰 변화를 주지 않으면서 제조될 수 있다. 본 발명의 다른 목적은 GMR 또는 TMR 효과를 기초로 하는 자기 시스템을 개시하는 것이며, 시스템의 적어도 일부는 시스템의 GMR 또는 TMR 스택의 적어도 하나의 고유 자기 특성에 영향을 주는 수단을 포함하는 다중층 구조로 제조되며, 고유 자기 특성에 영향을 주는 수단은 다중층 구조 외부에 추가 자기 성분을 도입함이 없이 제조된다.
본 발명의 몇몇 측면은 이하에서 요약된다. 발명의 개요 부분 및 명세서 전체에 걸쳐 설명될 본 발명의 다른 측면 및 실시예는 조합될 수 있다. 발명의 개요 부분 및 명세서 전체에 걸쳐 사용된 수 많은 용어들은 발명의 개요 마지막 부분에서 설명될 것이다.
본 발명의 제 1 측면에서 구조물의 세트를 포함하는 데이터 저장 시스템이 개시된다. 이 데이터 저장 시스템은 적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이들 사이에 존재하는 비자기 물질의 분리층을 적어도 포함하는 제 1 구조물을 포함하되, 이 제 1 구조물은 적어도 자기 저항 효과를 갖는다. 분리 층의 비자기 물질은 금속이다. 데이터 저장 시스템은 적어도 하나의 자기 층을 포함하는 제 2 구조물을 포함하되, 이 제 2 구조물은 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주며, 이 제 2 구조물은 적어도 고 저항성 금속성 스페이서 층에 의해 상기 제 1 구조물로부터 분리되며, 상기 스페이서 층은 상기 제 1 구조물의 자기 저항 효과의 강도에 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합(a mainly ferromagnetic coupling)을 일으킨다.
GMR 스택에서, 커런트-인-플레인 구성의 경우에, 자기 저항 효과의 강도가 전기 션팅으로 인해 크기 감소되는 것을 피하기 위해 고 저항성 금속성 물질이 선택된다. 원하는 강자성 결합은 자기 층들의 요철(waviness) 또는 거칠기(roughness)로 인한 강자성 결합(종종 "오렌지-껍질 결합(orange-peel coupling" 또는 토폴로지 결합(topological coupling)으로 지칭됨)을 사용함으써 얻게된다. 고 저항성 금속성 물질의 비자기 스페이서 층에 의해 분리된 자기 층들의 상관된 요철(correlated waviness)은 강자성 결합을 유발하는데, 그 이유는 평행 자화의 경우에는 자속은 비자기 스페이서 층을 횡단하여 하나의 자기 층부터 다른 자기 층으로 흐르게되고, 이에 따라 반평행 구성에 비해 아주 바람직한 평행 자화의 상황으로 되기 때문이다. 미세한 스케일로 상호작용함으로써 유발되는 강자성 결합 메카니즘은 이로써 자기저항 디바이스의 기하 구조에 독립적이 되며 자기저항 디바이스 영역에 걸쳐 균일하다.
본 발명의 데이터 저장 시스템의 구조물의 세트는 시스템의 기본 GMR 스택 상에 추가적으로 구축되는 다중 층 구성으로 제조될 수 있다. 그러므로, 시스템의 적어도 일부는 표준 생산 프로세스를 크게 변화시키지 않으면서 제조될 수 있어서 시스템의 적어도 일부는 저 비용으로 제조될 수 있게 된다. 상기 제 1 구조물 및 고 저항성 금속성 물질의 스페이서 층 간에, 그리고 고 저항성 금속성 물질의 스페이서 층 및 제 2 구조물 간에 몇개의 중간 층들이 존재할 수 있다. 구조물의 세트는 다중 층 구조 외부에 추가적인 자기 성분을 도입할 필요 없이 제조될 수 있다. 본 발명의 실시예에서 다충 층 구조를 칩 상에서 성장시키거나 증착시키는 것에 의해 데이터 저장 시스템 전체를 하나의 반도체 (실리콘) 칩 상에 집적시킬수 있다. 다중 칩 구조는 칩을 제조하는 프로세스의 프론트엔드(front-end)에서 또는 백엔드(back-end)에서 성장되거나 증착될 수 있다. 백엔드 프로세스에서, 칩의 일부가 평탄화되어 다중 층 구조가 그 위에 증착되거나 성장된다. 다중 층 구조의 신호를 칩의 신호 처리 로직으로 전송하기 위해 본딩 또는 비아 구조물에 의해 적당한 접속이 이루어진다. 프론트엔드 프로세스에서, 다중 층 구조가 반도체 (실리콘) 상에 직접 집적된다.
본 발명의 바람직한 실시예에서, 고 저항성 금속성 물질의 스페이서 층은 또한 제 2 구조물에 대한 결정학적 특성(crystallographic characteristic)을 적어도 부분적으로 유도한다. 또한, 고 저항성 금속성 물질의 스페이서 층은 제 1 구조물이 이 고 저항성 금속성 물질 층 위에 존재할 경우에 이 제 1 구조물 상의 결정학적 특성을 유도할 수 있다. 이러한 방식으로, 고 저항성 금속성 물질의 결정학적 특성의 선택에 따라, (제 1 구조물과 제 2 구조물 중 어느 것이 고 저항성 금속성 물질 층 위에 존재하냐에 따라) 제 1 또는 제 2 구조물의 바람직한 또는 필요한 결정학적 구조가 선택될 수 있다. 결정학적 특성은 동일한 고 저항성 금속성 물질에 경우 가령 (111) 또는 (100) 또는 (110)의 고 저항성 금속성 물질의 상이한 배향을 포함하거나 또는 고 저항성 금속성 물질의 또 다른 상(phase) 구조를 포함할 수 있다. 본 발명의 이 실시예의 다른 구현이 존재한다. 제 2 구조물은 고 저항성 금속성 물질의 스페이서 층 상에 증착될 수 있으며 또는 상기 스페이서 층이제 2 구조물 상에 증착될 수 있다. 이 두 경우 모두에서, 고 저항성 금속성 물질의 스페이서 층의 결정학적 구조는 유도될 수 있으며 또한 제 2 구조물로 전달될 수 있다.
가령 본 발명의 시스템의 기본 GMR 스택의 자기 저항 출력 커브의 자계 오프셋(field offset)의 고유 자기 특성을 보상하기 위해, 본 발명의 실시예에서는 제 2 구조물이 고 보자력(high coercivity)의 자기 물질 층을 적어도 하나 포함한다. 상기 제 2 구조물은 또한 교환 바이어싱(exchange biasing) 층 또는 교환 바이어스된 자기 물질의 적어도 하나의 층을 포함하거나 또는 상기 제 1 강자성 층의 자화 방향에 대해 우선적 배향(a preferential orientation)을 갖는 자화 방향을 갖는 층을 포함한다. 우선적 배향을 갖는 층은 바람직하게는 상기 제 1 강자성 층의 자화 방향에 대해 실질적으로 반평행으로 배향된다. 동시에 상기 제 1 구조물의 자계 오프셋 및 히스테리시스(hysteresis) 모두를 제거하기 위해, 또한 제 2 구조물은 상기 제 1 강자성 층의 자화 방향에 대해 90°내지 180°각의 범위 하의 자화 배향을 갖는 층일 수 있다. 제 2 구조물의 자화 방향의 배향은 고 저항성 금속성 물질의 결정학적 특성에 의해 유도된 결정학적 구조에 의해 영향을 받을 수 있다.
본 발명의 데이터 저장 시스템은 적어도 하나의 자기 층을 포함하는 제 3 구조물을 더 포함하며, 이 3 구조물은 상기 제 1 구조물의 적어도 하나의 자기 특성에 영향을 주며, 상기 제 2 구조물은 상기 제 1 구조물에 대한 상기 제 3 구조물의 영향을 적어도 부분적으로 보상한다. 본 실시예는 상기 제 1 구조물의 상기 제 1 강자성 층의 자화 고정(magnetization pinning)이 상기 제 3 구조물을 데이터 저장시스템에 부가함으로써 강화되는 경우에 유리하다. 다른 타입의 제 3 구조물은 제 1 구조물의 제 2 강자성 층의 보자력(coercivity)을 줄이는 제 3의 층상 구조물이 될 수 있다. 이 제 3 구조물은 고 저항성 금속성 물질의 층을 적어도 포함하는 층의 스택 또는 층에 의해 제 1 구조물로부터 분리될 수 있으며 상기 고 저항성 금속성 물질 층은 또한 상기 제 1 구조물의 자기 저항 효과의 강도에 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 3 구조물의 주 강자성 결합을 일으킨다.
본 발명의 시스템은 Ti,Zr,Hf,V,Nb, 및 Ta 및 이들의 조합으로된 그룹 중의 하나의 물질로 구성된 층을 고 저항성 금속성 물질의 스페이서 층으로서 구비할수 있다. 스페이서 층은 또한 Mo,Cr,W, 또는 이들의 조합으로된 그룹 중의 하나의 물질로 구성될 수 있으며 또한 폴리머 일 수 있으며 또는 Ti,Zr,Hf,V,Nb,Ta,Mo,Cr,W 또는 이들의 조합으로된 그룹의 전형적인 저항률 범위내의 저항률을 갖는 임의의 다른 금속성 물질일 수 있다. 상기 고 저항성 금속성 물질의 스페이서 층을 통해 상기 제 1 구조물 상에 대한 상기 제 2 구조물의 결합의 영향이 고 저항성 금속성 물질의 스페이서 층의 두께에서의 작은 변화에는 크게 민감하지 않다는 것이 본 발명의 장점이다. 그럼에도 불구하고 상기 제 1 구조물의 고유 자기 특성에 영향을 주는 정도는 고 저항성 금속성 물질 층의 두께에 의존할 수 있으며 그러므로 상기 제 1 구조물의 고유 자기 특성은 고 저항성 금속성 물질 층의 두께를 변화시킴으로써 또한 튜닝될 수 있다.
그러므로, 결합의 강도는 고 저항성 금속성 물질 층의 정확한 두께에 꼭 의존하지는 않지만, 상기 제 1 구조물의 고유 자기 특성에 영향을 주는 것은 고 저항성 금속성 물질 층의 두께에 의존할 수 있다. 스페이서 층의 두께는 하나의 원자 층 만큼 얇을 수 있으며 또한 2 또는 3 또는 5 또는 7 또는 10 또는 15 nm 까지의 두께를 가질 수도 있다. 바람직하게는 약 3nm 두께를 갖는 Ta 층이 고 저항성 금속성 물질의 스페이서 층으로 사용될 수 있다. 본 발명의 데이터 저장 시스템의 층들은 분자 빔 에피택시 또는 MOCVD 또는 스퍼터 증착 또는 본 기술의 당업자에게 알려진 임의의 증착 기술에 의해 증착될 수 있다.
본 발명의 데이터 저장 시스템은 자기 메모리 소자 또는 자기 메모리 디바이스가 될 수 있으며 MRAM과 같은 메모리 기능성을 갖는 컴퓨터 또는 집적 회로 또는 내장된 비휘발성 자기 메모리 소자를 갖는 ASIC 또는 칩카드 또는 임의의 그러한 데이터 저장 시스템이 될 수 있다. 본 발명의 데이터 저장 시스템의 구조물의 세트는 시스템의 기본 GMR 스택 상에 구축된 다중층 구성물로 제조될 수 있다. 그러한 구성 뿐만 아니라 다른 구성에서도, 구조물의 세트는 반도체 기판 상에 집적된 MRAM 구조물의 부분이 될 수 있다. 구조물의 세트는 또한 반도체 기판 상에 집적된 비휘발성 메모리 구조물의 부분이 될 수 있다. MRAM 데이터 저장 시스템은 CMOS를 대체하면서 통상적인 반도체 칩 환경 내에 내장되는 GMR 스핀 밸브를 기반으로 할 수 있다. 통상적인 MRAM 셀 유닛은 전자가 흐르는 얇은 비자기 물질에 의해 분리된 자기 물질 층(기본 GMR 스택)으로 구성된다. 자기 층 내의 자기 배향은 자계를 인가함으로써 독립적으로 제어될 수 있다. 자계는 전류 펄스를 MRAM 셀 내에 내장되거나 그 옆에 존재하는 얇은 와이어에 흐르게 함으로써 생성된다. 자기 층들의 자화가 동일한 배향을 가질 때, 전달된 전자의 스핀 종속 산란(spin dependent scattering)이 상대적으로 낮기 때문에 저항이 낮아진다. 그러므로, 셀은 이진 0과 1를 나타내면서 두 상태로 스위칭될 수 있다.
자기 저장 장치의 경우, 자기 층들 중의 한 층의 배향이 반강자성체에 의해 고정되도록(fixed and pinned) 유지될 수 있다. MRAM 내의 데이터가 자기적으로 저장되기 때문에, 데이터는 디바이스의 전원이 온이 되든 오프가 되든지 유지된다. 즉 비휘발성이다. MRAM의 장점은 요즘의 정적 램(RAM)보다 빠른 속도 및 DRAM 보다 높은 밀도를 갖는다는 것이며, 이는 신호 높이가 자기 소자의 셀 면적에 따라 스케일되지 않기 때문이다. 판독 및 기록 시간은 10 ns 정도로 짧으며 이는 최근의 가장 빠른 RAM 메모리보다 약 6 배나 빠른 것이다. 또한 비교적 간단한 원리는 회로 설계에서의 보다 많은 유연성을 허용한다.
본 발명의 제 2 측면에서, 자기 특성 감지 시스템이 개시된다. 감지 시스템은 적어도 제 1 강자성 층 및 제 2 강자성 층을 가지며 이 두 강자성 층 간의 비자기 물질의 분리 층을 적어도 갖는 제 1 구조물을 포함하며, 상기 제 1 구조물은 적어도 자기 저항 효과를 갖는다. 분리 층의 비자기 물질은 금속이다. 감지 시스템은 제 2 구조물을 더 포함하며 이는 제 2 구조물은 적어도 고 저항성 금속성 물질의 스페이서 층에 의해 상기 제 1 구조물로부터 분리되며, 상기 스페이서 층은 상기 제 1 구조물의 자지 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합을 일으킨다. GMR 스택에서, 커런트-인-플레인 구성의 경우에, 자기 저항 효과의 강도가 전기 션팅으로인해 크기 감소되는 것을 피하기 위해 고 저항성 금속성 물질이 선택된다. 바람직한 강자성 결합은 자기 층들의 요철(waviness) 또는 거칠기(roughness)으로 인한 강자성 결합(종종 "오렌지-껍질 결합(orange-peel coupling" 또는 토폴로지 결합(topological coupling)으로 지칭됨)을 사용함으써 얻게된다. 고 저항성 금속성 물질의 비자기 스페이서 층에 의해 분리된 자기 층들의 상관된 요철은 강자성 결합을 유발하는데, 그 이유는 평행 자화의 경우에는 자속은 비자기 스페이서 층을 횡단하여 하나의 자기 층부터 다른 자기 층으로 통과하고, 이에 따라 반평행 구성에 비해 아주 양호한 평행 자화의 상황으로 되기 때문이다. 미세한 스케일로 상호작용함으로써 유발되는 강자성 결합 메카니즘은 이로써 자기저항 디바이스의 기하 구조에 독립적이며 자기저항 디바이스 영역에 걸쳐 균일하다.
본 발명의 제 2 측면에 따른 감지 시스템은 자기 센서 디바이스 또는 하드 디스크 용 GMR 박막 헤드와 같은 자기 판독 헤드 또는 자기 특성의 신호 또는 이의 측정치(a measure) 또는 미분치(derivate)를 프로세싱하는 신호 프로세싱 전자기기(signal processing electornics)를 포함하는 임의의 그러한 시스템이 될 수 있다. 본 발명의 감지 시스템의 구조물의 세트는 시스템의 기본 GMR 스택 상에 구축된 다중층 구조로 제조될 수 있다. 그러므로, 시스템의 적어도 일부는 시스템의 이 일부는 적어도 낮은 비용으로 제조할 수 있도록 표준 생산 프로세스를 크게 변화시키지 않으면서 제조될 수 있다. 상기 제 1 구조물 및 고 저항성 금속성 물질의 스페이서 층 간에, 고 저항성 금속성 물질의 스페이서 층 및 제 2 구조물 간에 몇개의 중간 층들이 존재할 수 있다. 구조물의 세트는 다중 층 구조의 외부에 추가적인 자기 성분을 도입할 필요 없이 제조될 수 있다. 본 발명의 실시예에서 다충 층 구조를 칩 상에서 성장시키거나 증착시키는 것에 의해 감지 시스템 전체를 하나의 반도체 (실리콘) 칩 상에 또는 알시막(Alsimag)(산화물의 혼합물) 슬라이더(slider) 상에 집적시킬수 있다. 다중 칩 구조는 칩을 제조하는 프로세스의 프론트엔드(front-end)에서 또는 백엔드(back-end)에서 성장되거나 증착될 수 있다. 백엔드 프로세스에서, 칩의 일부가 평탄화되어 다중 층 구조가 그 위에 증착되거나 성장된다. 다중 층 구조의 신호를 칩의 신호 처리 로직으로 전송하기 위해 본딩 또는 비아 구조물에 의한 적절한 접속이 이루어진다. 프론트엔드 프로세스에서, 다중 층 구조는 반도체 (실리콘) 상에 직접 집적된다. 본 발명의 감지 시스템은 메모리 기능성 및 집적된 감지 시스템을 갖는 집적 회로 또는 내장된 비휘발성 메모리 소자 및 감지 시스템을 갖는 ASIC 또는 감지 시스템을 갖는 칩 카드 또는 임의의 그러한 감지 시스템이 될 수 있다. 본 발명의 감지 시스템의 구조물의 세트는 기본 GMR 스택 상에 더 구축된 다중 층 구조로 제조될 수 있다.
제 2 구조물이 고 저항성 금속성 물질의 상부 상에 존재하는 본 발명의 바람직한 실시예에서, 고 저항성 금속성 물질의 스페이서 층은 또한 제 2 구조물 상에 결정학적 특성(crystallographic characteristic)을 적어도 부분적으로 유도한다. 이러한 방식으로, 제 2 구조물의 바람직한 또는 필요한 결정학적 구조가 선택될 수 있다. 본 발명의 이 실시예는 적어도 두가지 구현예가 존재한다. 제 2 구조물은 고 저항성 금속성 물질의 스페이서 층 상에 증착될 수 있으며 또는 상기 스페이서 층이 제 2 구조물 상에 증착될 수 있다. 이 두 경우 모두에서, 고 저항성 금속성물질의 스페이서 층의 결정학적 구조는 유도될 수 있으며 또한 제 2 구조물로 전달될 수 있다.
가령 본 발명의 시스템의 기본 GMR 스택의 자기 저항 출력 커브의 자계 오프셋(field offset)의 고유 자기 특성을 보상하기 위해, 본 발명의 실시예에서는 제 2 구조물이 고 보자력(high coercivity) 자기 물질의 적어도 하나의 층을 포함한다. 상기 제 2 구조물은 또한 교환 바이어스된 자기 물질의 적어도 하나의 층을 포함하거나 상기 제 1 강자성 층의 자화 방향에 대해 우선적 배향(a preferential orientation)을 갖는 자화 방향을 갖는 층을 포함한다. 바람직한 배향을 갖는 층은 바람직하게는 상기 제 1 강자성 층의 자화 방향에 대해 실질적으로 반평행으로 배향된다. 동시에 상기 제 1 구조물의 자계-오프셋 및 히스테리시스(hysteresis) 모두를 제거하기 위해, 또한 제 2 구조물은 상기 제 1 강자성 층의 자화 방향에 대해 90°내지 180°각의 범위 하의 자화 배향을 갖는 층일 수 있다.
본 발명의 감지 시스템은 적어도 하나의 자기 층을 포함하는 제 3 구조물을 더 포함하며, 이 3 구조물은 상기 제 1 구조물의 적어도 하나의 자기 특성에 영향을 주며, 상기 제 2 구조물은 상기 제 1 구조물에 대한 상기 제 3 구조물의 영향을 적어도 부분적으로 보상한다. 본 실시예는 상기 제 1 구조물의 상기 제 1 강자성 층의 자화 고정(magnetization pinning)이 상기 제 3 구조물을 감지 시스템에 부가함으로써 강화되는 경우에 유리하다. 다른 타입의 제 3 구조물은 제 1 구조물의 제 2 강자성 층의 보자력(coercivity)을 줄이는 제 3 층상 구조물이 될 수 있다. 이 제 3 구조물은 고 저항성 금속성 물질의 스페이서 층을 적어도 포함하는 층의스택 또는 층에 의해 제 1 구조물로부터 분리될 수 있으며 상기 고 저항성 금속성 물질의 스페이서 층은 또한 상기 제 1 구조물의 자기 저항 효과의 강도에 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 3 구조물의 주 강자성 결합을 일으킨다.
본 발명의 시스템은 Ti,Zr,Hf,V,Nb, 및 Ta 및 이들의 조합으로된 그룹 중의 하나의 물질로 구성된 층을 고 저항성 금속성 물질의 스페이서 층으로 가질수 있다. 스페이서 층은 또한 Mo,Cr,W, 또는 이들의 조합으로된 그룹 중의 하나의 물질로 구성될 수 있으며 또한 폴리머일 수 있으며 또는 Ti,Zr,Hf,V,Nb,Ta,Mo,Cr,W 또는 이들의 조합으로된 그룹의 전형적인 저항률 범위 내의 저항률를 갖는 임의의 다른 금속성 물질일 수 있다. 상기 고 저항성 금속성 물질의 스페이서 층을 통한 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합이 고 저항성 금속성 물질의 스페이서 층의 두께에서의 작은 변화에는 크게 민감하지 않다는 것이 본 발명의 장점이다. 스페이서 층의 두께는 하나의 원자 층 만큼 얇을 수 있으며 또한 2 또는 3 또는 5 또는 7 또는 10 또는 15 nm 까지의 두께를 가질 수도 있다. 바람직하게는 약 3nm 두께를 갖는 Ta 층이 고 저항성 금속성 물질의 스페이서 층으로 사용될 수 있다. 본 발명의 데이터 저장 시스템의 층들은 분자 빔 에피택시 또는 MOCVD 또는 스퍼터 증착 또는 본 기술의 당업자에게 알려진 임의의 증착 기술에 의해 증착될 수 있다.
본 발명의 제 3 측면에서는, 자기 시스템을 제조하는 방법이 개시된다. 자기 시스템은 데이터 저장 시스템 또는 감지 시스템일 수 있다. 이 방법은 적어도제 1 강자성 층과 제 2 강자성을 층을 포함하며 이 두 강자성 층 사이에 비 자기 금속성 물질의 분리층을 적어도 포함하며 적어도 자기 저항 효과를 갖는 제 1 구조물을 규정하는 단계와, 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 적어도 하나의 자기 층 또는 층들의 세트를 포함하는 제 2 구조물을 규정하는 단계와, 상기 제 1 구조물과 상기 제 2 구조물 사이에 존재하며 상기 제 2 구조물 상에 결정학적 특성을 적어도 부분적으로 유도하는 적어도 하나의 고 저항성 금속성 물질의 층을 규정하는 단계를 포함한다. 본 발명의 자기 시스템의 층들은 분자 빔 에피택시 또는 MOCVD 또는 스퍼터 증착 또는 본 기술의 당업자에게 잘 알려진 임의의 이러한 증착 기술로 증착될 수 있다.
본 발명의 제 4 측면에서, 자기 시스템의 자기 특성을 튜닝(tuning)하는 방법이 개시되며, 이 시스템은 적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 들 간에 존재하는 비자기 금속성 물질의 분리 층을 적어도 포함하는 제 1 구조물을 포함하는 구조물들의 세트를 포함하며, 상기 제 1 구조물은 적어도 자기 저항 효과를 갖는다. 자기 시스템은 데이터 저장 시스템 또는 감지 시스템일 수 있다. 본 방법은 상기 제 1 구조물 상에 고 저항성 금속성 물질 층을 규정하는 단계와, 상기 고 저항성 금속성 물질 층 상에 적어도 하나의 자기를 층을 포함하는 제 2 구조물을 규정하는 단계를 포함하며, 상기 제 2 구조물은 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 하나의 자기 층 또는 층의 세트를 포함한다. 고 저항성 금속성 물질 층과 상기 제 1 구조물 사이에 및 상기 고 저항성 금속성 물질 층과 상기 제 2 구조물 사이에 여러 중간 층이 존재할 수 있다.
본 발명의 제 5 측면에서, 데이터 저장 시스템 또는 자기 특성 감지 시스템과 같은 자기 시스템이 개시된다. 이 시스템은
적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 들 층 간에 존재하는 비자기 물질의 분리층을 적어도 포함하며 적어도 자기 저항 효과를 갖는 제 1 구조물과,
적어도 하나의 자기 층을 포함하며 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 포함하되,
상기 제 2 구조물은 적어도 고 저항성 금속성 물질의 층에 상기 제 1 구조물로부터 분리되며, 상기 고 저항성 금속성 물질 층은 상기 제 1 구조물의 자기 저항 효과가 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 결합에 영향을 주며,
상기 제 1 강자성 층 구조물과 상기 제 2 구조물은 각기 짝수 개 또는 홀수 개의 강자성 층 및 홀수 개 또는 짝수 개의 인접하지 않는 강자성 층을 포함한다. 그러므로, 본 발명의 제 5 측면에 따르면, 제 1 강자성 층 구조물이 인접하지않는 강자성 층을 짝수 개 포함하는 경우에, 제 2 구조물은 인접하지않는 강자성 층을 홀수 개 포함하며, 이의 반대의 경우도 성립된다. 이러한 특정 상황에서는, 제 1 구조물과 제 2 구조물 내의 교환 바이어싱 물질의 자화 방향은 동일한 방향을 갖는다. IrMn과 같은 교환 바이어싱 물질은 바람직하게는 높은 블로킹 온도(a high blocking temperature)를 가지며 양호한 온도 안정성을 보장한다. 교환 바이어싱 물질의 자화 방향은 층의 스택을 인가된 자계내에서 상기 블로킹 온도 이상으로가열함으로써 매우 잘 배향될 수 있다. 그러므로, 제 1 구조물 및 제 2 구조물 내의 교환 바이어싱 물질의 자화 방향의 배향을 변화시킴으로써, 완성된 다중층 구성물은 증착 후의 자계-냉각(field-cooling)에 의해 (재)배향될 수 있다. 일반적으로, 이는 강자성 층의 짝수 개와 홀수 개의 임의의 조합에 대해 가능하다.
시스템의 층들은 분자 빔 에피택시 또는 MOCVD 또는 스퍼터 증착 또는 본 기술의 당업자에게 알려진 임의의 이러한 증착 기술에 의해 증착될 수 있다.
청구 범위를 참조하면, 청구항의 세트에서 규정된 다양한 특징적 피쳐들이 조합될 수 있다. 또한, 본 명세서에서 사용된 층 구조물 표현은 단일 층 또는 층의 스택을 암시할 수 있다.
발명이 개요에서 사용된 그리고 명세서 전체에서 사용된 용어의 부호는 아래에 설명된다. "고유 자기 특성" 이란 GMR 또는 TMR 구조물의 임의의 자기 특성을 의미한다. 이러한 고유 자기 특성은 GMR 또는 TMR 구조물의 자계-오프셋 및 히스테리시스의 존재를 포함하지만 구조물 또는 디바이스 또는 시스템의 자기 저항 효과와 직접 관련되지 않는 GMR 또는 TMR 구조물의 표유 자계(stray field)의 존재를 포함하지 않는다. 그러므로, 고유 자기 특성은 위의 설명의 조명하에서 고유 자기 저항 특성으로 재명명될 수 있다. "고 저항성 금속성 물질"은 본 기술의 당업자의 지식에 따라 이해될 것이다. Cu 또는 Al은 분명히 낮은 저항성 금속성 물질이다. 금속성 물질의 저항은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않을 정도로 충분하게 높아야 한다. 고 저항성 금속성 물질은 가령 Ti,Zr,Hf,V,Nb,Ta,Mo,Cr,W 와 같은 금속 및 이들의 임의의 조합으로 된 그룹의 전형적인 저항률의 범위 내의 저항률을 갖는 물질이다.
본 발명은 자기 디바이스(magnetic devices)에 관한 것이다. 특히, 자기 데이터 저장 시스템 및 자기 특성(magnetic characteristics)의 감지 시스템 및 결합 층(a coupling layer)을 갖는 시스템이 개시된다. 또한 그러한 시스템의 제조 방법도 개시된다.
도 1은 다중 층 구성으로 된 일실시예에 따른 본 발명의 시스템의 일부를 도시한 도면,
도 2는 교환 바이어스된 인공 반강자성체(exchage-biased artificial antiferromagnet)를 갖는 다중 층 구조의 일실시예에 따른 본 발명의 시스템의 일부를 도시한 도면,
도 3은 본 발명의 시스템의 일부인 GMR 구조물의 자계 오프셋이 Ta 층━상기 Ta 층은 GMR 구조물을 4.0nm CoFe/10.0nmIrMn/10.0nmTa 의 층 스택을 포함하는 제 2 구조물로부터 분리시킴━의 두께를 변화시킴으로써 어떻게 튜닝되는가를 도시한 도면,
도 4는 다중층 구조의 본 발명의 일시예에 따른 AAF를 갖는 층 구조물들의 오프셋 보상의 데이터를 도시한 도면.
본 발명을 설명하기 위해, 본 발명의 방법 및 디바이스의 바람직한 실시예는 나중에 기술될 것이다. 본 발명의 특정 실시예에서, 기본 GMR 스택을 기반으로 하는 자기 다중층 구조가 개시된다. 이들 자기 다중층 구조는 본 기술의 당업자에게 알려진 기술에 따라 본 발명의 시스템 내에 집적될 수 있다. 가령 본 발명의실시예에서 이 다중칩 구조를 칩 상에 증착 또는 성장시키는 것에 의해 하나의 반도체 (실리콘) 칩 상에 전체 감지 시스템 또는 데이터 저장 시스템을 집적시킬수 있다. 다중 칩 구성물은 칩을 제조하는 프로세스의 프로트엔드(front-end)에서 또는 백엔드(back-end)에서 성장되거나 증착될 수 있다. 백엔드 프로세스에서, 칩의 일부가 평탄화되어 다중 층 구조가 그 위에 증착되거나 성장된다. 다중 층 구조의 신호를 칩의 신호 처리 로직으로 전송하기 위해 본딩 또는 비아 구조물에 의한 적절한 접속이 이루어진다. 본 실시예의 다른 대안 및 등가 실시예가 오직 첨부된 청구 범위에 의해서만 한정되는 본 발명의 범주 및 진정한 정신 내에서 생각될 수 있다는 것은 본 발명의 당업자에 자명하다.
구조물의 세트를 포함하는 자기 시스템이 이하 개시된다. 구조물의 세트는 적어도 제 1 강자성 층과 제 2 강자성 층과, 적어도 이 들층 사이의 비자기 물질의 분리층을 포함하며 적어도 자기 저항 효과를 갖는 제 1 구조물을 포함한다. 분리 층의 비자기 물질은 금속이다. 구조물 세트 시스템은 적어도 하나의 자기 층을 포함하여, 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 더 포함하며, 이 제 2 구조물은 적어도 고 저항성 금속성 물질의 스페이서 층에 의해 제 1 구조물로부터 분리되며 상기 스페이서 층은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 제 2 구조물의 주 강자성 결합을 일으킨다.
도 1은 본 발명의 시스템의 일부인 다중층 구조의 제 1 실시예의 도면이다. 도 1에서, 그들 사이에 비자기 물질의 분리층(13)을 갖는 제 1 강자성 층(11)과제 2 강자성 층(12)이 기판(10) 상에 증착된다. 이 제 1 구조물은 자기 저항 효과를 갖는 스핀 밸브 다중층이며 고정된 자기 층(pinned magnetic layer)(11) 및 자유 자기 층(free magnetic layer)(12)을 포함한다. 고정된 층(15)을 포함하는 제 2 구조물은 제 1 구조물 상에 증착된 고 저항성 금속성 물질(14)에 의해 제 1 구조물로부터 분리된다. 얇은 Ta 층이 고 저항성 금속성 물질(14)로 사용된다. Ta 층은 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합을 일으키며, 상기 제 2 구조물은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 준다.
자유 자기 층인 제 1 구조물의 제 2 강자성 층은 정자기 반강자성 결합 및 강자성 "오렌지 껍질(orange-peel)" 결합과 같은 약한 결합 자계(weak coupling fields)을 경험한다. 고정 자기 층의 자화가 제 1 고정 층의 자화에 반평행이 되도록 하는 고정 자기 층(15)으로부터의 지배적인 주 강자성 결합을 제 2 구조물 내에 구현함으로써, 결합 효과는 상쇄될 수 있다.
이 실시예에서, 분리층에 대한 교환 및 정자기 결합의 "미러(mirror)"를 구현하는 것 뿐만 아니라 Ta 층 상의 반대(기본적으로 "오랜지-껍질") 강자성 결합 자계에 의해 기본 GMR 스택의 자계 오프셋을 보상하는 것이다. 실험적으로 다음과 같은 사실이 발견된다.
ㆍ결합의 강도는 Ta 층의 두께 변화에 매우 민감하지는 않다.
ㆍ한편, Ta 층의 두께를 변화시킴으로써, 기본 GMR 스택의 자계 오프셋에 영향을 줄 수 있다(아래 참조).
ㆍTa는 비교적 높은 저항을 가지며 이로써 기본 GMR 스택에서 MR 효과를 그다지 많이 감소시키지는 않는다.
ㆍTa는 이 애플리케이션 대한 바람직한(111) 텍스쳐(texture)를 유도하고 이를 상부층(15)으로 전달하며, Ta에 대한 GMR 효과는 매우 작아서 그것은 기본 GMR 스택의 GMR 효과를 소멸시키지 않는다.
교환 바이어스된 인공 반강자성체(artifical antiferromagnet)(AAF)가 기본 GMR 스택의 활성 부분 내에 사용되고 단일 강자성 층이 오프셋 보상 서브시스템 내에 사용된다면 추가 장점을 갖는 실시예가 획득된다(도 2 참조). 이러한 구성에서는, 교환 바이어싱 방향은 동일하며, 이로써 완성된 다중층 구조는 증착 후에 자계-냉각(field-cooling)에 의해 (재)배향될 수 있다. 일반적으로 이는 강자성 층의 짝수개와 홀수개의 임의의 조합에 대해 가능하다.
도 2는 교환 바이어스된 인공 반강자성체을 갖는 실시예를 도시한다. 인공 반강자성체는 외부 자계가 없을 경우 강자성 층의 자화 방향이 반평행이 되도록 하는 교환 결합을 물질 및 층 두께의 선택을 통해 획득하는 교번하는 강자성 및 비자기 물질층을 포함하는 층 구조물이다. 각 강자성 층은 강자성 층의 다른 세트를 포함할 수 있다. 도 2의 실시예에 따르면,
- 올바른 물질 구조, (111) 텍스쳐를 유도하는 버퍼 층(28)으로서, 이 경우에는 3.5nm Ta/2.0nm Ni80Fe20의 스택인 버퍼 층(28)과,
- 제 1 구조물(21-23)의 다중층 구조가 기판(20) 상에 제공되며,
상기 제 1 구조물은
- 교환 바이어스된 AAF━이 경우에는 10.0nm Ir19Mn81/4.5nm Co90Fe10/0.8nm Ru/4.0nm Co90Fe10임━로 구성되며, CoFe/Ru/CoFe 스택이 제 1 강자성 층(21)(고정된 층)으로 사용되며, Ir19Mn81(교환 바이어싱 층)이 양호한 온도 안정성을 위한 그의 높은 블로킹 온도(약 560 K)로 인해 교환 바이어싱 물질로 선택되며, AAF를 고정된 층으로 사용하면 AAF의 매우 작은 순 자화(net magnetization)로 인해 우수한 자기적 안정성이 획득되고, 따라서 상당한 강성(rigidity)을 얻게 되는 구조물 층과,
- 3.0 nm Cu의 분리 층(23)과,
- 0.8nm Co90Fe10/3.5nm Ni80Fe20/0.8nm Co90Fe10(얇은 Co90Fe10은 GMR 비율을 높이며 내부층 확산을 제한함으로써 열적 안정성을 개선함)의 자유 층(제 2 강자성 층)(22)을 포함하며,
상기 다중층 구조는
- 2.5 nm Ta의 고 저항성 금속성 물질(24)과,
- 10.0nm Ir19Mn81으로 교환 바이어스된 4.0nm Co90Fe10으로 구성된 제 2 고정된 층(25)과,
- 보호를 위한 10.0nm Ta의 캡(cap) 층을 더 포함한다.
자유 강자성 층에 가장 가까운 두 강자성 층의 자화 방향은 반대로 배향된다. 이러한 방식으로, 결합 자계의 소멸 및 이로 인한 자기 저항 특성에서의 오프셋-자계의 제거가 Ta 층의 두께를 올바르게 선택함으로써 성취될 수 있다. 그러나, GMR 효과는 고 저항성 Ta 결합 층이 다중 층의 상부 부분에 거의 어떠한 GMR 효과도 제공하지 않기 때문에 소멸되지 않는다.
이 실시예의 확장은 자계 오프셋 및 히스테리시스을 동시에 제거하기 위해 90°내지 180°의 각도 하에서 부가 층의 자화를 선택하는 것이다.
원칙적으로, Ta 이외의 다른 금속이 그것이 비교적 높은 저항을 갖고 어떤 상당한 GMR 효과도 일으키지 않으며 다중층의 텍스쳐를 방해하지 않는 한 위의 실시예에서 사용될 수도 있다.
이들 실시예에 따른 본 발명은 다음과 같은 수많은 장점을 갖는다.
교환 및 정자기 결합의 정확한 미러링(mirroring)은 필요하지 않다.
(동시에 바람직한(111) 텍스쳐를 유도할 수 있는) Ta와 같은 고 저항성 물질을 사용함으로써, 이러한 아이디어는 GMR 다중 층 내에서 사용될 수 있다(아래 참조).
AAF의 사용은 그것을 강성으로 만들며 이로써 자동차/산업용 센서 애플리케이션 및 판독 헤드에도 적합하게 한다.
짝수개 및 홀수개의 AAF를 사용함으로써, 완성된 다중 층은 가령 교차된 이방성을 실현하거나 교환 바이어싱을 보상하기 위해, 증착 후에 리세트 또는 재배향될 수 있다.
본 발명의 최상 모드 실시예에서, 3.5 Ta/2.0 NiFe/10.0 IrMn/4.5 CoFe/0.8Ru/4.0 CoFe/3.0 Cu/0.8 CoFe/3.5 NiFe/0.8 CoFe/2.5 Ta/4.0 CoFe/10.0 IrMn/10.0 Ta (여기서 모든 숫자의 단위는 nm임)으로 구성된 GMR 다중층 구조가 개시된다. 3.5 nm 두께의 Ta 층이 기판 상에 증착되며 이 Ta 층 상에 층의 스택이 증착된다. 제 1 구조물은 IrMn/CoFe/Ru/CoFe/Cu/CoFe/NiFe/CoFe 스택이며, 제 2 구조물은 CoFe/IrMn의 두 층으로 된 구조물이며, 2.5nm Ta 층이 고 저항성 금속성 물질의 스페이서 층이다. 도 3은 기본 GMR 스택의 자계 오프셋이 Ta 층의 두께를 변화시킴으로써 튜닝될 수 있음을 도시한다. 도 3은 자계 오프셋이 Ta 층의 두께에 따라 음의 값으로도 튜닝될 수 있음을 도시한다. 수많은 애플리케이션에서 음의 자계 오프셋으로의 이러한 튜닝가 유리할 수 있다. 본 실시예는 자기 저장 시스템 또는 자기 특성 감지 시스템과 같은 자기 시스템이 개시된 본 발명의 제 5 측면의 실시예이다. 이 시스템은 여러 층을 갖는 제 1 구조물과 적어도 하나의 자기 층을 갖는 제 2 구조물을 포함하는 구조물의 세트를 포함하며, 상기 제 2 구조물은 적어도 고 저항성 금속성 물질의 스페이서 층에 의해 상기 제 1 구조물로부터 분리된다. 제 1 구조물의 제 1 강자성 층은 4.5 CoFe/0.8 Ru/4.0 CoFe 스택(Ru 스페이서 층을 갖는 인접하지 않는 짝수 개의 강자성 층들)이며 상기 제 2 구조물은 4.0 CoFe/10.0 IrMn 스택(홀수 개(하나)의 인접하지 않는 강자성 층들)이다. 제 2 구조물은 또한 인접하는 CoFe/NiFe 구조물이 하나의 강자성 층으로 보여지는 CoFe/NiFe/IrMn 스택(인접하지 않는 강자성 층들)이 될 수도 있다.
본 발명의 다른 실시예에서, AAF가 단일 강자성 층 대신 제 2 구조물로 사용되는 다른 강성한(robust) 다중층 구조가 개시된다. 가령3.5Ta/2.0NiFe/10.0IrMn/4.5CoFe/0.8Ru/4.0CoFe/3.0Cu/0.8CoFe/5.0NiFe/2.2Ta/t1CoFe/0.8Ru/t2CoFe/10.0IrMn/10.0Ta(여기서 모든 숫자의 단위는 nm임)으로 구성된 다중 층의 실험적 데이터가 도 4에서 도시된다(t1및 t2는 점선으로된 특성에서는 2nm 및 2nm 이며 실선으로된 특성에서는 4 nm 및 4.5nm 임).
본 발명의 다른 실시예에서, 다중 층을 변경하지 않으면서 어떤 추가 프로세싱 단계도 요구하지 않는 종 방향(longitudinal) 바이어스 자계를 인가하는 방법이 개시된다. 층 구조물이 먼저 증착되며 이들 층의 증착 동안 자계는 제 2 고정된 층(제 2 구조물)을 증착하기 위해 사용된 자계에 대해 90°회전된다. 예시적인 구조물은 고 저항성 금속성 물질(Al2O3층 상의 3.5 nm 의 Ta 층)과 제 2 고정된 층(제 2 구조물)을 포함하는 부가 층들의 스택을 갖는 아래와 같은 다중층 구조이다.
Al2O3층은 제 1 구조물과 고 저항성 금속 물질의 스페이서 층 간의 중간 층이다.
본 발명의 본 실시예는 차세대 자기 판독 헤드 및 MRAM 시스템에서 사용될 수 있다. 이 다중층 스택은 GMR 스핀 밴브 및 TMR 구조물의 자유 층의 자기 특성보자 자계(the magnetic characteristic coercive field)의 문제를 제기한다. 이 층의 모멘트가 패싱 디스크(passing disk)로부터의 표유 자계와 정렬될 때, 고정된 층 모멘트와의 반평행 정렬이 성취될 수 있다. 이는 저항에서의 큰 변화는 일으킨다. 자기 보자력이 자유층 내에 존재한다면, 이 층의 자화는 이 층을 불규칙하게(erratically) 통과하여 GMR 센서의 출력에서의 왜곡(distortion)을 야기하는 도메인 벽(domain wall)을 유도함으로써 자계에 정렬된다. 패싱 디스크로부터의 표유 자계는 증착 동안 제 1 층 구조물의 자화 방향 즉 H-방향과 평행이되도록 방향지워진다. 종 방향 바이어싱 자계는 단방향이며, 종래기술에서 사용된 바이어싱 영구 자석 또는 바이어스 도전체로부터의 자계와 동일한 목적을 위해 기능한다. 그러므로, 부가 층은 GMR 구조물을 종 방향으로 고정하는 데 사용된다. 그렇게 함에 있어서, 자유 층의 보자력은 제로로 감소되며, 이에 의해 GMR 구조물의 출력에서의 왜곡이 보다 작게 된다.

Claims (16)

  1. 구조물의 세트를 포함하는 데이터 저장 시스템에 있어서,
    상기 구조물의 세트는
    적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 두 층 간에 존재하는 비자기 물질의 분리 층을 적어도 포함하는 층들의 제 1 구조물━상기 제 1 구조물은 적어도 자기 저항 효과를 가짐━과,
    적어도 하나의 자기 층을 포함하며 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 포함하며,
    상기 제 2 구조물은 적어도 스페어서 층에 의해 상기 제 1 구조물로부터 분리되며, 상기 비자기 물질은 금속이며 상기 스페이서 층은 고 저항성 금속성 물질을 포함하며, 상기 스페이서 층은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합을 일으키는
    데이터 저장 시스템.
  2. 제 1 항에 있어서,
    상기 제 2 구조물은 적어도 하나의 고 보자력(high coercivity)의 자기 물질 층을 포함하는
    데이터 저장 시스템.
  3. 제 1 항에 있어서,
    상기 제 2 구조물은 적어도 하나의 교환 바이어싱 물질 층을 포함하는
    데이터 저장 시스템.
  4. 제 1 항에 있어서,
    상기 제 2 구조물은 상기 제 1 강자성 층의 자화 방향에 대해 실질적으로 반평행인 자화 방향을 갖는 층을 포함하는
    데이터 저장 시스템.
  5. 제 1 항에 있어서,
    적어도 하나의 자기 층을 포함하는 제 3 구조물을 더 포함하며,
    상기 제 3 구조물은 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주며,
    상기 제 2 구조물은 상기 제 1 구조물에 대한 상기 제 3 구조물의 영향에 대한 보상을 적어도 부분적으로 하는
    데이터 저장 시스템.
  6. 제 1 항에 있어서,
    상기 고 저항성 금속성 물질 층은 상기 제 2 구조물 및/또는 상기 제 1 구조물에 대한 결정학적 특성(crystallographic characteristic)을 적어도 부분적으로 유도하는
    데이터 저장 시스템.
  7. 상기 고 저항성 금속성 물질 층은 Ti,Zr,Hf,V,Nb,Ta 또는 이들의 임의의 조합으로 된 그룹 중의 하나인
    데이터 저장 시스템.
  8. 제 6 항에 있어서,
    상기 고 저항성 금속성 물질 층은 하나의 원자 층의 두께 내지 15nm 의 두께를 갖는
    데이터 저장 시스템.
  9. 제 6 항에 있어서,
    상기 고 저항성 금속성 물질 층은 Mo,Cr,W 또는 이들의 임의의 조합으로 된 그룹 중의 하나인
    데이터 저장 시스템.
  10. 제 6 항에 있어서,
    상기 고 저항성 금속성 물질 층은 도전도가 Ti,Zr,Hf,V,Nb,Ta,Mo,Cr,W 또는 이들의 조합으로 된 그룹의 전도율의 범위내의 전도율을 갖는 금속성 폴리머인
    데이터 저장 시스템.
  11. 제 6 항에 있어서,
    상기 제 2 구조물은 적어도 상기 고 저항성 금속성 물질 층 및 상기 고 저항성 금속성 물질 층을 인접하는 절연층에 의해 상기 제 1 구조물로부터 분리되는
    데이터 저장 시스템.
  12. 제 1 항에 있어서,
    상기 구조물의 세트는 바람직하게는 반도체 기판 상에 집적된, MRAM 구조물과 같은 자기 메모리 구조물의 부분인
    데이터 저장 시스템.
  13. 자기 특성의 감지 시스템에 있어서,
    상기 시스템은
    적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 두 층 간에 존재하는 비자기 물질의 분리 층을 적어도 포함하는 층들의 제 1 구조물━상기 제 1 구조물은 적어도 자기 저항 효과를 가짐━과,
    적어도 하나의 자기 층을 포함하며 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 포함하며,
    상기 제 2 구조물은 적어도 스페어서 층에 의해 상기 제 1 구조물로부터 분리되며, 상기 비자기 물질은 금속이며 상기 스페이서 층은 고 저항성 금속성 물질을 포함하며, 상기 스페이서 층은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 주 강자성 결합을 일으키는
    자기 특성의 감지 시스템.
  14. 자기 시스템을 제조하는 방법에 있어서,
    상기 방법은
    적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 두 층 간에 존재하는 비자기 물질의 분리 층을 적어도 포함하는 층들의 제 1 구조물━상기 제 1 구조물은 적어도 자기 저항 효과를 가짐━를 규정하는 단계와,
    적어도 하나의 자기 층을 포함하며 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 규정하는 단계와,
    상기 제 1 구조물과 상기 제 2 구조물 간 내에 존재하며 상기 제 2 구조물 상의 결정학적 특성을 적어도 부분적으로 유도하는 적어도 하나의 고 저항성 금속성 물질 층을 규정하는 단계를 포함하는
    자기 시스템 제조 방법.
  15. 적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 두 층 간에 존재하는 비자기 물질의 분리 층을 적어도 포함하는 층들의 제 1 구조물━상기 제 1 구조물은 적어도 자기 저항 효과를 가짐━을 포함하는 구조물의 세트를 포함하는 자기 시스템의 자기 저항 특성을 튜닝하는 방법에 있어서,
    상기 제 1 구조물 상에 고 저항성 금속성 물질 층을 규정하는 단계와,
    상기 고 저항성 금속성 물질 층 상에 존재하며 상기 제 1 구조물의 적어도하나의 고유 자기 특성에 영향을 적어도 하나의 자기 층 또는 층들의 세트를 포함하는 제 2 구조물을 규정하는 단계를 포함하는
    자기 시스템의 자기 저항 특성 튜닝 방법.
  16. 구조물의 세트를 포함하는, 데이터 저장 시스템 또는 자기 특성의 감지 시스템과 같은 자기 시스템에 있어서,
    상기 구조물의 세트는
    적어도 제 1 강자성 층 및 제 2 강자성 층을 포함하며 이 두 층 간에 존재하는 비자기 물질의 분리 층을 적어도 포함하는 층들의 제 1 구조물━상기 제 1 구조물은 적어도 자기 저항 효과를 가짐━과,
    적어도 하나의 자기 층을 포함하며 상기 제 1 구조물의 적어도 하나의 고유 자기 특성에 영향을 주는 제 2 구조물을 포함하며,
    상기 제 2 구조물은 적어도 고 저항성 금속성 물질의 스페어서 층에 의해 상기 제 1 구조물로부터 분리되며, 상기 고 저항성 금속성 물질의 스페이서 층은 상기 제 1 구조물의 자기 저항 효과의 강도에 실질적으로 영향을 주지 않으면서 상기 제 1 구조물에 대한 상기 제 2 구조물의 결합에 영향을 주며,
    상기 제 1 강자성 층 및 상기 제 2 강자성 층은 각기 짝수 개 또는 홀수 개의 인접하지 않는 강자성 층 및 홀수 개 또는 짝수 개의 인접하지 않는 강자성 층을 포함하는
    자기 시스템.
KR1020017014279A 2000-03-09 2001-02-23 데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기저항 특성 튜닝 방법 KR20020008182A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200829 2000-03-09
EP00200829.0 2000-03-09
PCT/EP2001/002137 WO2001067460A1 (en) 2000-03-09 2001-02-23 Magnetic device with a coupling layer and method of manufacturing and operation of such device

Publications (1)

Publication Number Publication Date
KR20020008182A true KR20020008182A (ko) 2002-01-29

Family

ID=8171168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014279A KR20020008182A (ko) 2000-03-09 2001-02-23 데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기저항 특성 튜닝 방법

Country Status (7)

Country Link
US (1) US20020154455A1 (ko)
EP (1) EP1181693A1 (ko)
JP (1) JP2003526911A (ko)
KR (1) KR20020008182A (ko)
CN (1) CN1372688A (ko)
TW (1) TW498327B (ko)
WO (1) WO2001067460A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372090B2 (en) 2005-02-07 2008-05-13 Samsung Electronics Co., Ltd. Magnetic random access memory device and method of forming the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713830B2 (en) 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2002353417A (ja) * 2001-05-30 2002-12-06 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
DE10128154A1 (de) * 2001-06-11 2002-12-12 Infineon Technologies Ag Digitale magnetische Speicherzelleneinrichtung
US6689622B1 (en) * 2002-04-26 2004-02-10 Micron Technology, Inc. Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication
DE10255327A1 (de) * 2002-11-27 2004-06-24 Robert Bosch Gmbh Magnetoresistives Sensorelement und Verfahren zur Reduktion des Winkelfehlers eines magnetoresistiven Sensorelements
DE10258860A1 (de) * 2002-12-17 2004-07-15 Robert Bosch Gmbh Magnetoresistives Schichtsystem und Sensorelement mit diesem Schichtsystem
JP2004296000A (ja) * 2003-03-27 2004-10-21 Hitachi Ltd 磁気抵抗効果型ヘッド、及びその製造方法
US7092220B2 (en) * 2003-07-29 2006-08-15 Hitachi Global Storage Technologies Apparatus for enhancing thermal stability, improving biasing and reducing damage from electrostatic discharge in self-pinned abutted junction heads having a first self-pinned layer extending under the hard bias layers
US7099123B2 (en) * 2003-07-29 2006-08-29 Hitachi Global Storage Technologies Self-pinned abutted junction heads having an arrangement of a second hard bias layer and a free layer for providing a net net longitudinal bias on the free layer
US7072154B2 (en) 2003-07-29 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing a self-pinned bias layer that extends beyond the ends of the free layer
US7050277B2 (en) * 2003-07-29 2006-05-23 Hitachi Global Storage Technologies Netherlands B.V. Apparatus having a self-pinned abutted junction magnetic read sensor with hard bias layers formed over ends of a self-pinned layer and extending under a hard bias layer
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
TWI250651B (en) * 2003-08-12 2006-03-01 Samsung Electronics Co Ltd Magnetic tunnel junction and memory device including the same
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
DE102006028698B3 (de) * 2006-06-22 2007-12-13 Siemens Ag OMR-Sensor und Anordnung aus solchen Sensoren
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
EP2539896B1 (en) * 2010-02-22 2016-10-19 Integrated Magnetoelectronics Corporation A high gmr structure with low drive fields
US20120241878A1 (en) * 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US8705212B2 (en) 2011-04-25 2014-04-22 Seagate Technology Llc Magnetic element with enhanced coupling portion
TWI449065B (zh) * 2011-04-29 2014-08-11 Voltafield Technology Corp 堆疊式自旋閥磁阻感測器及其製造方法
US8755154B2 (en) 2011-09-13 2014-06-17 Seagate Technology Llc Tuned angled uniaxial anisotropy in trilayer magnetic sensors
US8503135B2 (en) * 2011-09-21 2013-08-06 Seagate Technology Llc Magnetic sensor with enhanced magnetoresistance ratio
US9529060B2 (en) * 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
CN104134748B (zh) * 2014-07-17 2017-01-11 北京航空航天大学 一种信息传感及存储器件及其制备方法
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766033A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 磁気抵抗素子ならびにその磁気抵抗素子を用いた磁性薄膜メモリおよび磁気抵抗センサ
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
US6292389B1 (en) * 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372090B2 (en) 2005-02-07 2008-05-13 Samsung Electronics Co., Ltd. Magnetic random access memory device and method of forming the same
US7645619B2 (en) 2005-02-07 2010-01-12 Samsung Electronics Co., Ltd. Magnetic random access memory device and method of forming the same

Also Published As

Publication number Publication date
US20020154455A1 (en) 2002-10-24
EP1181693A1 (en) 2002-02-27
CN1372688A (zh) 2002-10-02
JP2003526911A (ja) 2003-09-09
WO2001067460A1 (en) 2001-09-13
TW498327B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
KR20020008182A (ko) 데이터 저장 시스템 및 자기 특성 감지 시스템 및 자기시스템 및 자기 시스템 제조 방법 및 자기 시스템의 자기저항 특성 튜닝 방법
EP3092505B1 (en) Magnetoresistance element with an improved seed layer to promote an improved response to magnetic fields
CN102483931B (zh) 具有复合磁屏蔽的磁性传感器
US5159513A (en) Magnetoresistive sensor based on the spin valve effect
US6633464B2 (en) Synthetic antiferromagnetic pinned layer with Fe/FeSi/Fe system
US6438026B2 (en) Magnetic field element having a biasing magnetic layer structure
US7935435B2 (en) Magnetic memory cell construction
US6266218B1 (en) Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing
US8184407B2 (en) Magnetoresistance effect device, magnetic lamination structural body, and manufacture method for magnetic lamination structural body
US20040109264A1 (en) Self-pinned in-stack bias structure for magnetoresistive read heads
JP2004260149A (ja) 固定層に半金属強磁性体ホイスラー合金を有する交換結合構造の磁気抵抗素子
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
US7005691B2 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
CN1670825A (zh) 电流垂直于平面的磁阻传感器
JP2005286340A (ja) 磁気抵抗効果素子およびその形成方法
EP1625589A2 (en) Magnetoelectronics information device having a compound magnetic free layer
US6970333B2 (en) Layer system having an increased magnetoresistive effect and use of the same, wherein a first layer of an artificial antiferromagnet has a relatively low cobalt content
US6809909B2 (en) Giant magnetoresistive sensor with high-resistivity magnetic layers
JP4939050B2 (ja) 磁気トンネル接合素子の磁化自由層の形成方法ならびにトンネル接合型再生ヘッドおよびその製造方法
JP2001266566A (ja) 磁気メモリ素子及びそれを用いた磁気メモリ
KR20010075693A (ko) 자기 스위치 자계가 감소된 자기저항 센서 또는 메모리 소자
KR100363462B1 (ko) 스핀밸브형 자기저항 효과소자와 그 제조방법
JP2003115623A (ja) 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ
JP2000182224A (ja) 高い熱安定性を有するスピン・バルブ読取りセンサ及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid