KR20020005475A - 고주파 캐리어 - Google Patents

고주파 캐리어 Download PDF

Info

Publication number
KR20020005475A
KR20020005475A KR1020010040271A KR20010040271A KR20020005475A KR 20020005475 A KR20020005475 A KR 20020005475A KR 1020010040271 A KR1020010040271 A KR 1020010040271A KR 20010040271 A KR20010040271 A KR 20010040271A KR 20020005475 A KR20020005475 A KR 20020005475A
Authority
KR
South Korea
Prior art keywords
high frequency
frequency carrier
substrate
electrical combination
carrier
Prior art date
Application number
KR1020010040271A
Other languages
English (en)
Inventor
로버트이안 그레셤
료스케 이토
Original Assignee
티코 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티코 일렉트로닉스 코포레이션 filed Critical 티코 일렉트로닉스 코포레이션
Publication of KR20020005475A publication Critical patent/KR20020005475A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(a)제1 및 제2 표면을 갖는 평면형 세라믹 기판과, (b)상기 제1 표면으로부터 상기 제2 표면으로 확장되는 적어도 하나의 피드스루를 포함하는 고주파 캐리어가 제공된다. 상기 적어도 하나의 피드스루(feed-through)는 적어도 부분적으로 전도성 금속층으로 둘러싸이는 도핑된 반도체의 페디스털(pedestal)을 포함한다. 상술된 고주파 캐리어 및 금속배선된(metallized) 기판을 포함하는 전기적 조합물도 역시 서술된다. 상기 캐리어의 제1 표면은, 상기 적어도 하나의 피드스루가 상기 금속배선된 기판에 전기적으로 연결되는 방식으로 금속배선된 기판에 부착된다. 상기 전기적 조합물은, 적어도 하나의 전자적 성분이 적어도 하나의 피드스루에 전기적으로 연결되는 방식으로 상기 캐리어의 제2 표면에 부착되는 적어도 하나의 전자적 성분(전자 부품 또는 전자 회로 등)을 또한 포함할 수 있다.

Description

고주파 캐리어{HIGH FREQUENCY CARRIER}
본 발명은 마이크로파 및 밀리미터파 주파수에서 효과적인 신호 피드스루(feedthrough)를 갖는 상호연결 구조에 관한 것이다.
매우 작고 저비용인 고주파(즉, 마이크로파 또는 밀리미터파) 통신 회로에 대한 요구가 증가하고 있다.
이러한 요구에 대응하여, 고주파 통신 회로는, 다중칩 모듈(multi-chip module:MCM) 기판 구조 상에서 유지되는 갈륨비소(GaAs) 모놀리딕 마이크로파 집적회로 소자(monolithic microwave integrated circuits: MMICs) 및 혼성 기술 실리콘 집적회로(IC)를 주로 이용하고 있다. 상기 IC 및 MMICs는 일반적으로 능동 소자 및 집적된 수동 성분으로 구성된다.
이러한 제품은 고주파에서 동작하기 때문에, MCM 기판 및 그곳에 장착된 마이크로파 GaAs 및 고속 실리콘 능동 소자를 위해서 RF 접지 평면의 연속성이 요구된다. 더우기, 삽입 손실 및 회귀 손실(return loss)을 매우 낮추기 위해 신호 전력 전송에서 상호연결의 효율이 높아야 한다.
이러한 요구를 충족시키기 위해, 마이크로파 및 밀리미터파 주파수에서 전기적 성분, 집적회로 또는 MCM 기판으로부터 다른 회로로의 피드스루(feed-through)를 허용하는 볼 그리드 어레이(ball grid array:BGA) 구조가 제안되었다. 예를 들면, 매테이 등에게 허여된 미국 특허 제 5,694,300호, 페더 등에게 허여된 미국 특허 제 5,717,245호, 마르스 등에게 허여된 미국 특허 제 5,355,283호에서 이를 찾아볼 수 있다.
그러나, 볼 그리드 어레이 구조는, 기생적인 인덕턴스, 커패시턴스, 및 저항 효과때문에 고주파 수행능력이 제한되는 메탈 상호연결을 관습적으로 이용한다.
종래 기술의 상술된 단점 및 그 밖의 단점들이, (a) 제1 표면 및 제2 표면을 갖는 평면형 세라믹 기판 및 (b) 제1 표면에서 제2 표면으로 확장되는 적어도 하나의 피드스루를 포함하는 본 발명의 캐리어에 의해 해결된다. 상기 적어도 하나의 피드스루는, 적어도 부분적으로 전도성 금속층으로 둘러쌓이는 도핑된 반도체의 페디스털(pedestal)을 포함한다.
유리는 바람직한 세라믹 기판 재료이고, 바람직한 반도체 재료는 저항율을 0.02 Ω-cm 또는 그 이하로 감소시키기 위해 충분히 도핑되어(예를 들면 비소 도핑) 제공되며, 각뿔형 단면은 페디스털의 바람직한 형태이다. 상기 전도성 금속은 바람직하게는 금, 은 및 구리 중에서 선택되고, 페디스털은 소정의 실시예에서 금속으로 완전히 둘러싸일 수 있다.
전형적으로, 금속배선 층(metallization layer)도 역시 적어도 하나의 평면형 세라믹 기판의 표면을 제공받는다. 한 예시적 금속배선 층은 니켈 상에 구리를 포함한다. 금속배선 층은 하나 이상의 신호 경로, 예를 들면 마이크로스트립(microstrip) 라인 또는 공통평면형 라인 구조와 같은 고주파 전송 라인을 하나 이상 포함할 수 있다.
많은 실시예에서, 금속배선 층, 피드스루 또는 이들 모두에게 하나 이상의 땜납 볼이 제공된다.
본 발명의 또 다른 실시예에 따르면, 상술된 고주파 캐리어 및 금속배선된 기판을 포함하는 전기적 조합물이 제공된다. 상기 캐리어의 제1 면은 상기 금속배선된 기판에 부착되며, 상기 적어도 하나의 피드스루는 상기 금속배선된 기판에 전기적으로 연결된다.
많은 경우에, 적어도 하나의 전자적 성분이 상기 적어도 하나의 피드스루에 전기적으로 연결되는 방식으로, 상기 캐리어의 제2 면에 적어도 하나의 전자적 성분을 부착하는 것이 또한 바람직하다.
상기 전자적 성분은, 예를 들면 능동 소자를 포함할 수 있다. 바람직한 능동 소자에는 전계 효과 트랜지스터, 높은 전자 이동도 트랜지스터 및 이종접합 바이폴라 트랜지스터와 같은 전자적 밀리미터파 소자가 포함된다.
하나의 특정한 전기적 조합물 실시예에서, 금속배선된 기판은 MCM 기판이고, 적어도 하나의 전자적 성분은 반도체 소자를 포함한다.
전기적 조합물용으로 바람직한 금속배선된 기판은 인쇄된 회로(예를 들면 에폭시 및 유리섬유를 포함하는 금속배선된 기판)를 포함한다. 금속배선된 기판 상의 금속배선도 역시 빈번하게 라디오파 전송 라인과 같은 신호 경로를 하나 이상 포함한다.
전기적 조합물을 만드는 경우, 금속배선된 기판은 고주파 캐리어의 제1 면에 부착될 수 있고, 하나 이상의 땜납 볼을 통해 적어도 하나의 전자적 성분이 고주파 캐리어의 제2 면에 부착될 수 있다.
본 발명의 장점 중 하나는, 뛰어난 설계 융통성을 제공하면서, 정밀도가 높고 우수하게 정립된 반도체 프로세싱 기술을 사용하여 피드스루가 제조된다는 것이다. 예를 들면, 매우 작은 피드스루가 제공될 수 있다. 결과적으로, 매우 높은 피드스루 밀도를 갖는 캐리어가 실현될 수 있다. 더우기, 캐리어 내에서 피드스루의작은 크기는 기생 임피던스 성분의 크기가 감소되는 장점으로 귀결된다. 게다가, 기생 성분에 대한 제어가 뛰어나며 예측가능하다.
본 발명의 또 다른 장점은 전송 선로와 같은 수동 회로를 갖는 금속배선된 기판을 제공하는데 상기 캐리어가 사용될 수 있다는 점이다. 대안적으로, 본 발명의 캐리어는 능동 소자를 장착시키는 종래 기술, 예를 들면 플립칩 장착(mounting), 도선 접합 장착 등과 연계하여 사용될 수 있다.
당업자라면, 후술되는 상세한 설명 및 청구범위를 통해 본 발명의 상술된 장점 및 그 밖의 장점들을 용이하게 이해할 수 있을 것이다.
도1A 내지 1D는 본 발명의 바람직한 실시예에 따라 캐리어를 형성하기 위한 공정을 나타내는 도면.
도2는 본 발명의 바람직한 실시예에 따라 50 Ω마이크로스트립이 마더보드로부터 캐리어로 연결되는 조합물을 나타내는 도면.
도3은 본 발명의 바람직한 실시예에 따라 캐리어를 사용하여 pHEMT 소자가 마더보드에 장착된 조합물을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 페디스털
14: 전도성 금속 16: 유리
100: 마더보드 130: 캐리어
300: 밀리미터파 소자
본 발명의 소정의 바람직한 실시예가 기술된다. 그러나 본 발명은 다른 형태로도 구현될 수 있으며 후술되는 실시예로 제한되는 것은 아니다.
본 발명은 유리 또는 사파이어 등의 세라믹 재료로 만들어진 평면형 기판을 통해 확장되는 피드스루를 적어도 하나는 포함하는 캐리어에 관한 것이다. 유리 기판이 바람직하며, 붕규산 유리와 같은 저손실 유리는 더욱 바람직하다.
피드스루는 적어도 부분적으로는 전도성 재료층으로 둘러싸이는 도핑된 반도체 코어를 포함한다. 상기 반도체는 실리콘 또는 게르마늄과 같은 단일 반도체일 수도 있고 갈륨비소와 같은 합성 반도체일 수도 있다. 실리콘이 바람직하다. 본질적으로 공지된 어떠한 불순물이라도 본 발명의 실시에 사용될 수 있다. 예를 들면, 전형적인 실리콘용 불순물에는 붕소, 비소, 인등이 포함된다. 도핑 수준은 반도체의 저항율을 0.02 Ω-cm 이하로 감소시키기에 충분한 정도면 바람직하다.
전류 경로가 기판의 표면들 사이에서 제공되는한 피드스루는 본질적으로 어떠한 기하학적 형태라도 취할 수 있다.
기판 평면에 수직적인 방향에서 피드스루의 크기는 기판 자체의 두께와 당연히 동일하다. 기판의 평면 내에서, 크기를 다양하게 변화시킬 수 있다. 전형적으로, 피드스루의 평면내 횡단면 영역은 동작 주파수(높은 주파수는 작은 횡단면을 의미함) 및 범프(큰 범프는 큰 횡단면을 의미함)가 필요하다면 필요한 "범프(bump)"(예를 들면 땜납 볼 또는 중합체 기반의 범프와 같은 다른 범프) 크기 등에 의존할 것이다.
피드스루는 바람직하게는 기판 표면과 공통평면인 엔드부를 갖는 페디스털의 형태이다. 바람직한 페디스털의 형태는 원형, 부분적 원뿔형 단면, 부분적 각뿔형 단면을 포함한다. 부분적 원뿔형 단면 또는 각뿔형 단면이 사용되는 곳에서는, 기판의 상부에서 하부로 갈수록 피드스루의 횡단면 영역이 증가한다. 부분적 각뿔 형태는 후술되는 바람직한 제조 공정 동안의 비등방성 에칭에서 생겨나므로, 부분적인 각뿔 형태를 사용하는 것이 바람직하다. 페디스털 횡단면 영역의 평균을 최소로 유지하면서 비교적 큰 땜납 볼을 캐리어 표면에서 수용할 수 있다는 점에서 그러한 형태가 유리하다.
적어도 부분적으로 반도체 코어를 둘러싸는 전도성 재료층은 금, 은 또는 구리와 같은 높은 전도성 재료가 바람직하다. 전형적으로, 금속층은 기판의 양 표면으로 나타나는 코어를 감싸며, 금속층은 기판 면들 사이의 코어를 적어도 일부는 감싼다. 금속층을 조절하면 피드스루의 고주파 동작을 향상시킬 수 있다. 고주파에서 튜닝된 회로 또는 공진 회로를 제공하기 위해 금속 코팅된 구조를 변화시키는 기술은 해당 기술 분야에서 잘 알려져 있다. 예를 들면, 기판 면 사이의 반도체 코어에서 금속배선의 두께 및/또는 패턴이 이러한 목적을 위해 조정될 수 있다.
필요하다면, 금속배선은 세라믹 기판의 한쪽 면 또는 양쪽 면에 제공될 수 있다. 이러한 금속배선은 전형적으로 라디오파 전송 라인 뿐만 아니라, DC 및 바이어스 신호 경로와 같은 하나 이상의 신호 경로를 형성하기 위해 제공된다. 라디오파 전송 라인의 실례는 마이크로스트립 및 공통평면형 라인 구조를 포함한다. 마이크로스트립은 절연층에 의해 분리되는 고체 접지 평면 금속배선 및 스트립 금속배선을 성분으로서 포함한다. 공통평면형 라인 구조는 두개의 공통평면 기준(reference) 라인을 갖춘 금속배선된 스트립을 각 측면에 하나씩 성분으로서 포함한다. 예시적인 금속배선 방식은 Ni 상의 Cu, Au 상의 Pt, Ti-W 상의 Au, Cu 상의 Ag를 포함한다.
본 발명의 캐리어는 주어진 금속배선된 기판에 수동 부품을 추가하기 위해 사용될 수 있다. 예를 들면, 고정밀 회로 및/또는 하나 이상의 전송 라인이 캐리어의 세라믹 기판에 제공될 수 있다.
또한 본 발명의 캐리어는 하나 이상의 전기적 성분을 금속배선된 기판과 전기적으로 연결하기 위해 사용될 수 있다.
상기 하나 이상의 전기적 성분은, 예를 들면 전자 부품 및/또는 전자 회로일 수 있다. 이러한 성분은 능동 소자, 수동 소자 또는 이들의 조합을 포함할 수 있다.
바람직한 전기 부품에는, 마이크로파 및 밀리미터파 능동 소자를 포함하는 실리콘 및 갈륨비소 소자가 포함된다. 제공될 수 있는 특정한 마이크로파 및 밀리미터파 능동 소자는, 예를 들면 전계 효과 트랜지스터(FET), 높은 전자 이동도 트랜지스터(HEMT), 이종접합 바이폴라 트랜지스터(HBT)를 포함한다.
전자 회로의 실례는 발진기, 혼합기, 스위치, LNA 등의 고주파 회로를 포함한다.
금속배선된 기판은, 예를 들면 금속배선된 절연성 또는 반도체 기판일 수 있다. 금속배선된 기판의 실례는, 기판의 성질에 따라서 경성(rigid) 또는 연성(frexible)일 수 있는 MCM 기판 및 인쇄된 회로를 포함한다. 일반적인 절연 기판은 에폭시-유리섬유, 세라믹으로 채워진 플루오르화탄소 중합체, 폴리마이드, 테프론 기판, 테프론-세라믹 합성체 등을 포함한다.
본 발명의 바람직한 실시예에서, 특정한 예로써, 금속배선된 기판은 MCM기판이고, 전자적 성분은 GaAs 또는 Si 소자이고, 캐리어는 MCM 기판과 GaAs 또는 Si 소자 사이에 배치된다.
공지된 기술을 사용하여, 하나 이상의 전자적 성분은 캐리어의 한 면 상의 금속배선에 물리적으로 그리고 전기적으로 연결된다. 유사한 방식으로, 공지된 기술을 사용하여, 캐리어의 다른 면 상의 금속배선은 금속배선된 기판에 물리적으로 그리고 전기적으로 연결된다. 상보적 금속배선 구조(scheme)를 물리적으로 그리고 전기적으로 연결하는 기술은 공지되어 있다. 이것은, 땜납 볼(solder ball)(일반적으로 땜납 범프(solder bump)라고도 언급됨)을 통한 땜납 접합, 전도성 중합체를사용하는 접합, 에폭시와 같은 접착제로 채워진 금속을 사용하는 접합을 포함한다. 땜납-습착가능(solder-wettable) 금속의 땝납 패드(예를 들면 구리 표면을 갖는 패드) 사이에서 땜납(예를 들면 Pb-Sn 또는 Au-Sn 땜납) 볼을 사용하는 땜납 접합이 바람직하다.
본 발명의 캐리어는 본 기술 분야에서 잘 알려진 유리 마이크로파 집적 회로(GMIC) 기술을 사용하여 제조된다. 본 발명의 참조문헌인 리에게 허여된 미국 특허 제 5,696,466호와 연계되어 바람직한 공정이 서술된다. 도1A 내지 도1D를 참조하면, 예를 들면 0.003 ohm-cm 또는 그 이하로 실리콘의 저항률을 감소시키기 위해서, 예를 들면 비소로 도핑된 실리콘 단결정 기판을 제공함으로써 상기 공정이 시작된다. 실리콘 페디스털은 비등방성 에칭 기술을 사용하여 정해지며, 정해진 결정(crystalline) 평면에 평행한 측벽(side wall)이 생성된다. 단결정 재료의 에칭에 대한 세부 사항은 노쓰 등에게 허여된 미국 특허 제 4,210,923호에 제시되어 있다. 도1에 나타난 바와 같이, 양호하게 정해진 평면에서 사이드월(12w)를 갖는 패디스톨(12)를 기판(10)에 제공할 수 있는 이러한 공정에 의해, 예측가능하며 재생가능한 기하학적 구조가 이루어진다. 상기 페디스털의 높이는 125-250 마이크론(micron) 정도가 바람직하다.
도1B에 도시된 바와 같이 본 기술 분야에서 잘 알려진 기술을 사용하여, 은과 같은 높은 전도성 금속의 층(14)가 기판 위로 증착된다. 해당 기술 분야에서 잘 알려진 마스킹 및 에칭 공정에 의해 최종 구조의 임피던스를 최적화시키는 방식으로 이러한 금속층이 패터닝될 수 있다.
금속 코팅된 페디스털 사이의 트렌치는, 붕규산 유리이며 낮은 유전 상수 및 낮은 손실 탄젠트를 가지며 전기적 단말 절연 및 기계적 서포트(support)를 제공하는 코닝(Corning) 7070과 같은 저손실 유리로 채워진다. 예를 들면, 트렌치는 미세하게 분쇄된 유리 분말로 채워질 수 있고, 이 유리분말은 후속적으로 녹는 점 이상으로 가열된다. 또 다른 예로서, (페디스털이 정해진 후) 유리 웨이퍼가 실리콘 웨이퍼 상에 장착될 수 있으며 그 후에 이 조합물은 유리의 녹는 점 이상으로 가열된다. 다음으로 유리 및 실리콘 웨이퍼가 고압으로 압착되면서 페디스털 사이의 트렌치를 메운다. 상기 유리화 단계가 끝나면, 도1C에 도시된바와 같이, 유리(16)은 실리콘 페더스털(12)의 깊이보다 바람직하게는 적어도 50 마이크론 정도 두껍게 된다.
다음으로 웨이퍼가 분쇄 공정을 거치고, 이어서 실리콘 페디스털의 상부(12t) 및 하부(12b)를 노출시키기 위해 웨이퍼를 폴리싱하는 표준 폴리싱 공정을 거친다. 최종적인 페디스털의 높이는 바람직하게는 115에서 260 마이트론이다. 유리가 페디스털의 상부에서 폴리싱되고 모든 실리콘이 실리콘-유리 합성물의 후방으로부터 제거되기 때문에, 페디스털의 높이는 남은 유리 기판의 두께와 동일하다. 미국 특허 제 5,696,466호의 공정과는 달리, 본 발명의 공정에서는 Si 후방 평면이 제거된다는 것이 주목할 점이다.
다음으로, 공지된 공정을 사용하여 폴리싱된 평면에 어떠한 금속배선 패턴이라도 원하는대로 제공할 수 있다. 매끈한 표면 처리는 미세한 라인 리쏘그래피를 생성하는 것을 가능케한다. 미세한 라인 리쏘그래피를 위한 평면형 유리 웨이퍼의매끈한 표면 처리는 치노이의 미국 특허 출원 제 08/610,825호에 그 적절한 사용법이 상세히 제시되어 있으며, 본 발명의 상세한 참조 문헌으로 사용된다.
필요한 부분에 접합을 지원하기 위해 금속배선에 땜납 범프가 추가될 수 있다. 예를 들면, 상술된 바와 같이, Ni 상의 Cu 금속배선에 대해 SnPb 땜납을 양립시킬 수 있고, Au 상의 Pt 금속배선에 AnSu 땜납을 양립시킬 수 있다.
도2는 50 마이크로스트립이 최소의 임피던스 손실로 마더보드로부터 본 발명의 캐리어로 연결되는(transition) 방법을 도시하고 있다. 도2는, 예를 들면 한 쌍의 50 마이크로스트립 전송 라인(112)를 제공받은 FR-4 유리섬유 기판(101), 접지 패드(114), 다수의 땜납 볼 접합 패드(116) 및 접지로의 비어홀(118)을 포함하는 마더보드(100)을 보여준다. 상부 50 마이크로스트립 전송 라인(132)를 갖춘 유리 기판(131)을 포함하고, 하부 접지 평면(134)(음영으로 표시됨)를 수반하는 캐리어(130)도 역시 도2에 나타나 있다. 캐리어(130)은, 예를 들면 비소로 도핑되고 은의 층으로 둘러싸인 실리콘 코어로 구성된 페디스털(136)을 제공받는다. 접합 패드(도시되지 않음)는 캐리어(130)의 하부에서 접지 평면(134) 및 페디스털(136)을 제공받는다. 캐리어(130)은 땜납 볼(도시되지 않음)을 통해 마더보드(100)에 최종적으로연결된다.
도3은 본 발명의 실시예에 따라 캐리어를 사용하여 마더보드에 pHEMT 소자가 장착된 조합물을 도시하고 있다. 도3의 마더보드(200)은 도2의 그것과 유사하다. 접지 패드(214) 및 접지 바이어스(218)을 갖춘 FR-4 유리섬유 기판(201)이 도시되어 있다. 마더보드는 한 쌍의 50 마이크로스트립 전송 라인(212)를 또한 포함한다.마이크로스트립 전송 라인(212)를 위한 접지 평면(213)도 역시 도시되어 있다. 도3의 캐리어(230)도 유리 기판(231) 및 예를 들면 비소로 도핑되고 은의 층으로 둘러싸인 실리콘 코어로 구성된 페디스털(236)을 포함한다는 점에서 역시 도2의 그것과 유사하다. 페디스털(236)은 땜납 볼(217)을 통해 전송 라인(212)에 연결되고, 접지 패드(214)는 땜납 볼(219)를 통해 접지 평면(234)에 연결된다. pHEMT 소자(300)과 같은 밀리미터파 소자(300)은 땜납 볼(302)를 통해 캐리어(200) 상부의 전송 라인(232)에 장착된 플립칩이다.
본 발명이 상세한 실시예를 참조로 서술되었지만, 본 발명의 정신 및 범위를 벗어나지 않고 다양한 응용 및 수정이 가능하다.
본 발명에 따라, 뛰어난 설계 융통성을 제공하면서, 정밀도가 높고 우수하게 정립된 반도체 프로세싱 기술을 사용하여 피드스루가 제조된다. 예를 들면, 매우 작은 피드스루가 제공될 수 있다. 결과적으로, 매우 높은 피드스루 밀도를 갖는 캐리어가 실현될 수 있다. 더우기, 캐리어 내에서 피드스루의 작은 크기는 기생 임피던스 성분의 크기가 감소되는 장점으로 귀결된다. 게다가, 기생 성분에 대한 제어가 뛰어나며 예측가능하다.
또한 본 발명에 따라, 캐리어가 전송 선로와 같은 수동 회로를 갖는 금속배선된 기판을 제공하는데 사용될 수 있다. 대안적으로, 본 발명의 캐리어는 능동 소자를 장착시키는 종래 기술, 예를 들면 플립칩 장착(mounting), 도선 접합 장착 등과 연계하여 사용될 수 있다.

Claims (31)

  1. 고주파 캐리어에 있어서,
    제1 및 제2 표면을 갖는 평면형 세라믹 기판과,
    상기 제1 표면으로부터 상기 제2 표면으로 확장되고, 적어도 부분적으로 전도성 금속층으로 둘러싸이는 도핑된 반도체의 페디스털을 포함하는 적어도 하나의 피드스루
    를 포함하는 고주파 캐리어.
  2. 제1항에 있어서, 상기 반도체는 실리콘인 고주파 캐리어.
  3. 제1항에 있어서, 상기 실리콘은 비소로 도핑되는 고주파 캐리어.
  4. 제1항에 있어서, 상기 반도체는 자신의 저항율을 0.02 Ω-cm 또는 그 이하로 감소시키기 위해 충분한 도핑을 제공받는 고주파 캐리어.
  5. 제1항에 있어서, 상기 페디스털은 각뿔형 단면 형태인 고주파 캐리어.
  6. 제1항에 있어서, 상기 페디스털은 금속에 의해 완전히 둘러싸이는 고주파 캐리어.
  7. 제1항에 있어서, 상기 전도성 금속은 은, 금 및 구리 중에서 선택되는 고주파 캐리어.
  8. 제1항에 있어서, 상기 평면형 세라믹 기판은 유리 기판인 고주파 캐리어.
  9. 제1항에 있어서, 상기 평면형 세라믹 기판의 적어도 하나의 표면에서 금속배선층을 더 포함하는 고주파 캐리어.
  10. 제9항에 있어서, 상기 금속배선층은 니켈 상의 구리를 포함하는 고주파 캐리어.
  11. 제9항에 있어서, 상기 금속배선층은 하나 이상의 신호 경로를 포함하는 고주파 캐리어.
  12. 제11항에 있어서, 상기 하나 이상의 신호 경로는 라디오파 전송 라인을 포함하는 고주파 캐리어.
  13. 제12항에 있어서, 상기 전송 라인은 마이크로스트립 라인 및 공통평면 라인 구조에서 선택되는 고주파 캐리어.
  14. 제14항에 있어서, 상기 금속배선 상에서, 상기 피드스루 상에서 또는 상기 금속배선과 상기 피드스루 둘다에서 하나 이상의 땜납 볼을 더 포함하는 고주파 캐리어.
  15. 전기적 조합물에 있어서,
    금속배선된 기판과,
    제1항의 고주파 캐리어-상기 캐리어의 제1 표면은 금속배선된 기판에 부착되고, 상기 적어도 하나의 피드스루는 상기 금속배선된 기판에 전기적으로 연결됨-
    를 포함하는 전기적 조합물.
  16. 제15항에 있어서, 상기 캐리어의 상기 제2 표면에 부착되는 적어도 하나의 전자적 성분-상기 전자적 성분은 전자 회로 및 전자 부품으로 구성된 그룹에서 선택되고, 상기 그룹에서 상기 적어도 하나의 전자적 성분이 적어도 하나의 피드스루에 전기적으로 연결됨-을 더 포함하는 전기적 조합물.
  17. 제16항에 있어서, 상기 적어도 하나의 전자적 성분은 능동 소자를 포함하는 전기적 조합물.
  18. 제17항에 있어서, 상기 능동 소자는 전계 효과 트랜지스터, 높은 전자 이동도 트랜지스터 및 이종접합 바이폴라 트랜지스터 중에서 선택된 전자적 밀리미터파 소자인 전기적 조합물.
  19. 제16항에 있어서, 상기 금속배선된 기판은 인쇄된 회로인 전기적 조합물.
  20. 제16항에 있어서, 상기 금속배선된 기판은 에폭시 및 유리섬유를 포함하는 금속배선된 기판인 전기적 조합물.
  21. 제16항에 있어서, 상기 금속배선된 기판은 금속배선된 세라믹 기판인 전기적 조합물.
  22. 제16항에 있어서, 상기 금속배선된 기판 상의 금속배선은 하나 이상의 신호 경로를 포함하는 전기적 조합물.
  23. 제20항에 있어서, 상기 하나 이상의 신호 경로는 라디오파 전송 라인을 포함하는 금속 기판인 전기적 조합물.
  24. 제21항에 있어서, 상기 전송 라인은 마이크로스트립 라인 및 공통평면 라인 구조 중에서 선택되는 전기적 조합물.
  25. 제16항에 있어서, 상기 적어도 하나의 전자적 성분은 하나 이상의 땜납 볼에 의해 상기 고주파 캐리어의 상기 제2 표면에 부착되는 전기적 조합물.
  26. 제16항에 있어서, 상기 금속배선된 기판은 하나 이상의 땜납 볼에 의해 상기 고주파 캐리어에 부착되는 전기적 조합물.
  27. 제16항에 있어서, 상기 반도체는 실리콘인 전기적 조합물.
  28. 제16항에 있어서, 상기 세라믹 기판은 유리 기판인 전기적 조합물.
  29. 제16항에 있어서, 상기 세라믹 기판의 적어도 하나의 표면 상에 금속배선층을 더 포함하는 전기적 조합물.
  30. 제29항에 있어서, 상기 금속배선된 층은 하나 이상의 라디오파 전송 라인을 포함하는 전기적 조합물.
  31. 제15항에 있어서, 상기 금속배선된 층은 MCM 기판이고 상기 적어도 하나의 전자적 성분은 반도체 소자를 포함하는 전기적 조합물.
KR1020010040271A 2000-07-06 2001-07-06 고주파 캐리어 KR20020005475A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/611,057 2000-07-06
US09/611,057 US6329702B1 (en) 2000-07-06 2000-07-06 High frequency carrier

Publications (1)

Publication Number Publication Date
KR20020005475A true KR20020005475A (ko) 2002-01-17

Family

ID=24447447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010040271A KR20020005475A (ko) 2000-07-06 2001-07-06 고주파 캐리어

Country Status (4)

Country Link
US (1) US6329702B1 (ko)
EP (1) EP1170796A3 (ko)
JP (1) JP2002124599A (ko)
KR (1) KR20020005475A (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085416A1 (en) * 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
CN1656612A (zh) * 2002-05-23 2005-08-17 肖特股份公司 用于高频的玻璃材料
US20050258529A1 (en) * 2003-12-30 2005-11-24 Tessera, Inc. High-frequency chip packages
JP4680076B2 (ja) * 2006-02-01 2011-05-11 株式会社豊田中央研究所 高周波回路チップの実装構造
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US7434186B1 (en) 2007-11-30 2008-10-07 International Business Machines Corporation Method and system for calculating high frequency limit capacitance and inductance for coplanar on-chip structure
US20100200968A1 (en) * 2009-02-12 2010-08-12 Delphi Technologies, Inc. Microwave circuit assembly
US9136574B2 (en) * 2013-06-10 2015-09-15 Qualcomm Incorporated Compact 3-D coplanar transmission lines
EP3140838B1 (en) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
FR3029686A1 (fr) * 2014-12-08 2016-06-10 St Microelectronics Tours Sas Dispositif radiofrequence protege contre des surtensions
US10070533B2 (en) * 2015-09-30 2018-09-04 3D Glass Solutions, Inc. Photo-definable glass with integrated electronics and ground plane
EP3420571A4 (en) 2016-02-25 2020-03-25 3D Glass Solutions, Inc. 3D CAPACITOR AND CAPACITOR ARRANGEMENT FOR THE PRODUCTION OF PHOTOACTIVE SUBSTRATES
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
KR102420212B1 (ko) 2017-04-28 2022-07-13 3디 글래스 솔루션즈 인코포레이티드 Rf 서큘레이터
JP6995891B2 (ja) 2017-07-07 2022-01-17 スリーディー グラス ソリューションズ,インク パッケージ光活性ガラス基板内のrfシステムのための2d及び3dのrf集中素子デバイス
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US11211489B2 (en) * 2017-12-27 2021-12-28 Intel Corporation Low resistance field-effect transistors and methods of manufacturing the same
CA3082624C (en) 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11076489B2 (en) 2018-04-10 2021-07-27 3D Glass Solutions, Inc. RF integrated power condition capacitor
WO2019231947A1 (en) 2018-05-29 2019-12-05 3D Glass Solutions, Inc. Low insertion loss rf transmission line
US11342469B2 (en) 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
KR102322938B1 (ko) 2018-09-17 2021-11-09 3디 글래스 솔루션즈 인코포레이티드 접지면을 갖는 고효율 컴팩트형 슬롯 안테나
EP3903339A4 (en) 2018-12-28 2022-08-31 3D Glass Solutions, Inc. RING CAPACITOR RF, MICROWAVE AND MM WAVE SYSTEMS
KR102493538B1 (ko) 2018-12-28 2023-02-06 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 rf, 마이크로파, 및 mm 파 시스템들을 위한 이종 통합
CA3135975C (en) 2019-04-05 2022-11-22 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
WO2020214788A1 (en) 2019-04-18 2020-10-22 3D Glass Solutions, Inc. High efficiency die dicing and release
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
KR20220164800A (ko) 2020-04-17 2022-12-13 3디 글래스 솔루션즈 인코포레이티드 광대역 인덕터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023260A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US4210923A (en) 1979-01-02 1980-07-01 Bell Telephone Laboratories, Incorporated Edge illuminated photodetector with optical fiber alignment
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
GB2288286A (en) 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5696466A (en) 1995-12-08 1997-12-09 The Whitaker Corporation Heterolithic microwave integrated impedance matching circuitry and method of manufacture
EP0963602B1 (en) * 1996-03-22 2007-01-03 The Whitaker Corporation Microwave integrated circuits and process of making the same
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US6014064A (en) * 1996-07-28 2000-01-11 The Whitaker Corporation Heterolithic voltage controlled oscillator
US5841184A (en) * 1997-09-19 1998-11-24 The Whitaker Corporation Integrated emitter drain bypass capacitor for microwave/RF power device applications

Also Published As

Publication number Publication date
EP1170796A2 (en) 2002-01-09
US6329702B1 (en) 2001-12-11
EP1170796A3 (en) 2003-12-10
JP2002124599A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
US6329702B1 (en) High frequency carrier
US5696466A (en) Heterolithic microwave integrated impedance matching circuitry and method of manufacture
EP0782766B1 (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US7294921B2 (en) System-on-a-chip with multi-layered metallized through-hole interconnection
US5753529A (en) Surface mount and flip chip technology for total integrated circuit isolation
US7098530B2 (en) Package for a high-frequency electronic device
US5872393A (en) RF semiconductor device and a method for manufacturing the same
US20100164079A1 (en) Method of manufacturing an assembly and assembly
JP2790033B2 (ja) 半導体装置
WO2015199908A1 (en) Flip chip mmic having mounting stiffener
US12015004B2 (en) Hybrid device assemblies and method of fabrication
US6507110B1 (en) Microwave device and method for making same
TW202341396A (zh) 電子裝置與天線裝置
US6933603B2 (en) Multi-substrate layer semiconductor packages and method for making same
JP2002009193A (ja) 半導体装置
TW201104793A (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
CN112530874B (zh) 一种三维晶圆集成结构及其制备方法、电子设备
EP0864184B1 (en) Device with circuit element and transmission line
Chinoy et al. Manufacture of low-loss microwave circuits using HMIC technology
US8344430B2 (en) Multiple substrate electrical circuit device
KR100632237B1 (ko) 3차원 다층 멀티 칩 모듈 패키지 제조 방법
US20230130354A1 (en) Three-dimensional semiconductor package having a stacked passive device
JPH0464467B2 (ko)
Reichl Silicon substrates for chip interconnection
Yoshida et al. A new millimeter-wave IC on Si substrate using MBB technology

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid