FR3029686A1 - Dispositif radiofrequence protege contre des surtensions - Google Patents
Dispositif radiofrequence protege contre des surtensions Download PDFInfo
- Publication number
- FR3029686A1 FR3029686A1 FR1462023A FR1462023A FR3029686A1 FR 3029686 A1 FR3029686 A1 FR 3029686A1 FR 1462023 A FR1462023 A FR 1462023A FR 1462023 A FR1462023 A FR 1462023A FR 3029686 A1 FR3029686 A1 FR 3029686A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- islands
- island
- doped
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 10
- 230000000284 resting effect Effects 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000006060 molten glass Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un dispositif comprenant des composants radiofréquences passifs (46) constitués à partir de portions de couches métalliques (48) séparées par des couches isolantes (50) traversées par des vias (54) et reposant sur la face supérieure d'un substrat isolant (30), dans lequel des îlots (32A, 32B) en un matériau semiconducteur (34) s'étendent dans le substrat isolant à partir de sa face supérieure, des composants actifs étant formés dans ces îlots.
Description
1 DISPOSITIF RADIOFREQUENCE PROTEGE CONTRE DES SURTENSIONS Domaine La présente demande concerne un dispositif comprenant des circuits radiofréquences comportant des composants passifs constitués à partir de portions de couches métalliques séparées par des couches isolantes traversées par des vias, les composants radiofréquences passifs étant associés à des circuits de protection contre des surtensions. La présente demande concerne également un procédé de fabrication d'un tel dispositif. Exposé de l'art antérieur Pour protéger contre des surtensions, par exemple contre des décharges électrostatiques (ESD - "ElectroStatic Discharge"), un circuit radiofréquence comprenant des composants passifs tels que des condensateurs ou des inductances, il est classique de connecter un circuit de protection en parallèle sur ce circuit radiofréquence. La figure 1 représente sous forme de bloc un circuit radiofréquence 1 tel qu'un filtre et un exemple de circuit de protection contre des surtensions 3. Les circuits 1 et 3 sont connectés en parallèle entre une borne IN et une borne GND. Le circuit de protection 3 comprend une diode 5 connectée en parallèle avec un ensemble d'une diode 7 et d'une diode de protection 9 connectées en série. L'anode 11 et la cathode 13 de 3029686 2 la diode 5 sont reliées respectivement à la borne IN et à la borne GND. La cathode 15 et l'anode 17 de la diode 7 sont reliées respectivement à la borne IN et à l'anode 19 de la diode 9, la cathode 21 de la diode 9 étant reliée à la borne GND. 5 En fonctionnement, un signal radiofréquence dont la tension nominale varie entre une tension négative et une tension nulle est appliqué entre les bornes IN et GND, la borne GND étant à un potentiel nul. S'il survient, sur la borne IN, une surtension négative dépassant la somme de la tension de seuil de la diode 7 10 et de la tension d'avalanche de la diode de protection 9, les diodes 7 et 9 deviennent passantes. S'il survient, sur la borne IN, une surtension positive dépassant la tension de seuil de la diode 5, la diode 5 devient passante. Les polarisations des diodes 5, 7 et 9 du circuit de 15 protection 3 seront toutes inversées dans le cas où la tension nominale du signal radiofréquence est positive. Il existe divers dispositifs associant des circuits de protection contre des surtensions à des circuits radiofréquences comprenant des composants passifs. Dans certains dispositifs, les 20 circuits radiofréquences sont formés sur une première puce en un matériau isolant et les circuits de protection sont formés dans une deuxième puce en un matériau semiconducteur. Dans d'autres dispositifs, les circuits radiofréquences sont formés dans des couches isolantes reposant sur un substrat semiconducteur, et les circuits de protection sont formés dans ce substrat. Un inconvénient de ces autres dispositifs est que, en fonctionnement, des ondes radiofréquences rayonnent dans le substrat semiconducteur et y produisent une dissipation d'énergie liée par exemple à l'apparition de courants de Foucault.
Il serait donc souhaitable de disposer d'un dispositif comprenant des circuits radiofréquences passifs protégés contre des surtensions qui pallie les inconvénients des dispositifs existants.
3029686 3 Résumé Ainsi, un mode de réalisation prévoit un dispositif comprenant des composants radiofréquences passifs constitués à partir de portions de couches métalliques séparées par des couches 5 isolantes traversées par des vias et reposant sur la face supérieure d'un substrat isolant, dans lequel des îlots en un matériau semiconducteur s'étendent dans le substrat isolant à partir de sa face supérieure, des composants actifs étant formés dans ces îlots.
10 Selon un mode de réalisation, un circuit de protection contre des surtensions est constitué à partir d'au moins certains des composants actifs. Selon un mode de réalisation, les composants actifs sont connectés aux composants radiofréquences passifs.
15 Selon un mode de réalisation, la résistivité du substrat isolant est supérieure à 103 Q.cm. Selon un mode de réalisation, une couche d'oxyde de silicium sépare le substrat du matériau semiconducteur des îlots. Selon un mode de réalisation, le substrat est en verre.
20 Selon un mode de réalisation, le matériau semiconducteur des îlots est faiblement dopé d'un premier type de conductivité et comprend une couche fortement dopée du deuxième type de conductivité disposée sur les bords et le fond de chaque îlot, le matériau semiconducteur d'au moins un des îlots comprenant en 25 outre une région fortement dopée du deuxième type de conductivité s'étendant à partir du sommet de cet îlot, et une région fortement dopée du premier type de conductivité en contact, au fond de cet îlot, avec la couche fortement dopée du deuxième type de conductivité.
30 Selon un autre aspect, on prévoit un procédé de fabrication d'un dispositif comprenant les étapes successives suivantes : a) graver une première face d'un substrat semiconducteur dopé d'un premier type de conductivité de sorte que le substrat semiconducteur présente des saillies ; b) former une couche dopée du deuxième type de conductivité sur la première face 3029686 4 du substrat semiconducteur ; c) disposer un substrat isolant recouvrant et épousant la première face du substrat semiconducteur ; d) éliminer par gravure aplanissante le substrat semiconducteur jusqu'à sa première face de sorte qu'il demeure 5 dans le substrat isolant des îlots semiconducteurs correspondant auxdites saillies ; et e) former des composants radiofréquences passifs en déposant et en gravant des couches isolantes et des couches métalliques sur la face aplanie. Selon un mode de réalisation, entre l'étape d) et 10 l'étape e), une région dopée est formée dans au moins un îlot. Selon un mode de réalisation, avant l'étape a), une autre région dopée est formée dans le substrat semiconducteur à un emplacement correspondant à une saillie. Selon un mode de réalisation, les conditions de gravure 15 de l'étape a) sont choisies pour que les saillies aient des flancs inclinés. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de 20 réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, décrite précédemment, représente un circuit radiofréquence connecté à un circuit de protection contre des surtensions ; 25 la figure 2 est une vue en coupe représentant schéma- tiquement un mode de réalisation d'un exemple de dispositif comprenant des composants radiofréquences passifs protégés contre des surtensions ; et les figures 3A à 3E sont des vues en coupe schématiques 30 illustrant des étapes successives d'un exemple de procédé de fabrication du dispositif de la figure 2. Description détaillée De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses 35 figures ne sont pas tracées à l'échelle.
3029686 5 Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position et d'orientation tels que les termes "au-dessus", "supérieur", "inférieur", "incliné", "fond", "sommet", etc., il est fait référence à l'orientation des 5 éléments visés dans les figures concernées. Sauf indication contraire, le terme "sensiblement" signifie "à 10% près", et de préférence à "5% près". La figure 2 est une vue en coupe représentant schématiquement un mode de réalisation d'un exemple de dispositif 10 comportant un circuit radiofréquence associé à un circuit de protection contre des surtensions. Le dispositif comprend un substrat isolant 30 dans lequel des îlots, deux îlots 32A et 32B dans cet exemple, s'étendent à partir de la surface supérieure du substrat 30 sur 15 une profondeur limitée. On appelle ici "substrat isolant" un substrat dont la résistivité est supérieure à 103 Q.cm. Les îlots 32A et 32B sont en un matériau semiconducteur 34 faiblement dopé de type P (P-). Le matériau semiconducteur 34 comprend une couche 36 fortement dopée de type N (Nt) disposée 20 sur les bords et le fond de chaque îlot. Comme cela est représenté en figure 2, le matériau semiconducteur 34 peut être séparé du matériau du substrat 30 par une couche isolante optionnelle 38 telle qu'une couche d'oxyde de silicium. Dans cet exemple, le matériau semiconducteur 34 de l'îlot 32A comprend en outre une 25 région 40 fortement dopée de type P (P+) en contact, au fond de cet îlot, avec une portion de la couche 36, et une région 42 fortement dopée de type N (Nt) s'étendant à partir du sommet de l'îlot. De plus, le matériau semiconducteur 34 de l'îlot 32B comprend une région 44 fortement dopée de type P (P+) s'étendant 30 à partir de sa surface supérieure. Ainsi, les jonctions entre la région 42 (Nt) et le matériau 34 (P-) de l'îlot 32A, entre la couche 36 (Nt) et la région 40 (P+) de l'îlot 32A, et entre la couche 36 (Nt) et le matériau 34 (P-) de l'îlot 32B constituent respectivement des diodes 7, 9 et 5 d'un circuit de protection 35 contre des surtensions du type de celui représenté en figure 1.
3029686 6 Le dispositif comprend également un circuit radiofréquence 1 comportant des composants passifs 46 constitués à partir de portions de couches métalliques 48 séparées par des couches isolantes 50, l'ensemble des couches isolantes 50 reposant 5 sur la surface supérieure du substrat 30. Le circuit radiofréquence 1 peut être un filtre constitué d'inductances, de condensateurs, et/ou de résistances. Des plots IN et GND sont formés au niveau de la surface supérieure de l'ensemble des couches isolantes 50. Dans les couches isolantes 50, des plots 10 52, des vias 54 et des portions de couches métalliques 48 connectent le filtre 1, les diodes 5, 7 et 9, et les plots IN et GND de la façon décrite en relation avec la figure 1, une partie seulement de ces connexions étant représentée en figure 2. Ainsi, dans cet exemple, le plot IN est connecté à la couche 36 de l'îlot 15 32A et à la couche 36 de l'îlot 32B, et le plot GND est connecté à la région 42 de l'îlot 32A et à la région 44 de l'îlot 32B. A titre d'exemple, chaque îlot pénètre dans le substrat isolant 30 sur une profondeur pouvant être comprise entre 10 et 20 pin, par exemple sur une profondeur égale à 15 gm. Comme cela 20 est représenté en figure 2, les îlots 32A et 32B ont de préférence des flancs inclinés, le sommet de chaque îlot étant plus large que le fond de cet îlot. Les flancs inclinés des îlots permettent de faciliter certaines étapes de fabrication du dispositif de la figure 2 qui sont décrites ci-après en relation avec les figures 25 3A à 3E. En vue de dessus, non représentée, le contour de chaque îlot peut avoir la forme d'un rectangle, d'un carré ou d'un cercle. Dans ce dernier cas, le diamètre du cercle est par exemple compris entre 20 et 50 gm, et peut être égal à 30 gm. La distance séparant deux îlots successifs est de préférence supérieure à 200 gm.
30 Du fait que les îlots sont éloignés les uns des autres, le substrat isolant 30 comprend de grandes portions dépourvues d'îlots et les composants radiofréquences passifs 46 sont formés au-dessus de ces portions du substrat 30. Il en résulte que les ondes radiofréquences rayonnant dans le substrat 30 n'induisent 35 pas de courants de Foucault dans le substrat. Du fait que le 3029686 7 substrat 30 est isolant, il n'y a pas de couplage capacitif parasite entre ce substrat et des lignes métalliques 48 séparées de ce dernier par une couche isolante 50. Les figures 3A à 3E sont des vues en coupe illustrant 5 schématiquement des étapes successives d'un mode de réalisation d'un procédé de fabrication du dispositif de la figure 2. En figure 3A, une région 40 fortement dopée de type P (P+) est formée dans un substrat 56 en un matériau semiconducteur faiblement dopé de type P (P-). La région 40 (P+) s'étend à partir 10 de la surface supérieure du substrat 56. En vue de dessus, non représentée, la région 40 a de préférence une forme et des dimensions sensiblement égales à celles du fond d'un îlot du type de ceux représentés en figure 2. En fonction du ou des composants actifs que l'on souhaite réaliser, la région 40 est optionnelle 15 et/ou d'autres régions dopées peuvent être formées. En figure 3B, la surface supérieure du substrat semiconducteur 56 est gravée pour former des saillies, deux saillies 32A et 32B étant visibles dans la figure. Après gravure, la région 40 (P+) est située au niveau du sommet de la saillie 32A. De 20 préférence, les conditions de gravure de la surface supérieure du substrat 56 sont choisies pour que les saillies 32A et 32B aient des flancs inclinés. En figure 3C, une couche 36 fortement dopée de type N (N+) est formée sur la surface supérieure du substrat semi- 25 conducteur 56. A titre d'exemple, la couche 36 est formée par implantation d'atomes dopants, cette implantation étant facilitée par les flancs inclinés des saillies 32A et 32B. La couche 36 peut aussi être formée par diffusion à partir d'un verre comprenant des atomes dopants. Une couche isolante optionnelle 38 telle 30 qu'une couche d'oxyde de silicium peut être formée sur la surface supérieure du substrat semiconducteur 56, sur la couche 36 (N+). La couche d'oxyde de silicium 38 est par exemple formée par dépôt chimique en phase vapeur à une température inférieure à 600°C, par exemple à 450°C, pour ne pas affecter les concentrations en 3029686 8 atomes dopants au niveau de la jonction N+/P+ entre la couche 36 et la région 40. En figure 3D, un substrat isolant 30 est disposé sur toute la surface supérieure du substrat semiconducteur 56 de sorte 5 que le substrat isolant 30 épouse la surface supérieure du substrat semiconducteur 56. Selon un premier mode de réalisation, le substrat isolant 30, par exemple un substrat de silicium non dopé, est préalablement gravé pour que la forme de sa surface inférieure 10 soit complémentaire de celle de la surface supérieure du substrat semiconducteur 56. Dans ce cas, lors de l'assemblage des substrats 30 et 56, l'alignement entre ces substrats est facilité par les flancs inclinés des saillies 32A et 32B. Lors de l'assemblage, une colle peut être utilisée pour assurer la stabilité mécanique 15 de l'assemblage. Selon un autre mode de réalisation, du verre fondu à bas point de fusion (à une température inférieure à 600°C) est coulé sur la surface supérieure du substrat semiconducteur 56 pour y former le substrat isolant 30. Dans ce cas, l'étape décrite en 20 relation avec la figure 3C consistant à former la couche isolante 38 peut être omise. En figure 3E, l'assemblage des substrats 30 et 56 est retourné et le substrat semiconducteur 56 est retiré par gravure aplanissante jusqu'à la surface supérieure du substrat isolant 25 30. Les saillies 32A et 32B du substrat semiconducteur 56 deviennent alors des îlots 32A et 32B s'étendant dans le substrat isolant 30 à partir de sa surface supérieure. Dans cet exemple, des étapes supplémentaires de dopage sont effectuées pour former une région 42 fortement dopée de type N (Nt) dans l'îlot 32A, et 30 une région 44 fortement dopée de P (P+) dans l'îlot 32B. On obtient ainsi des îlots 32A et 32B identiques à ceux décrits en relation avec la figure 2. Des étapes non illustrées de dépôt et de gravure de couches isolantes et de couches métalliques sur la surface 35 supérieure du substrat isolant 30 permettent de former des 3029686 9 composants radiofréquences passifs 46 et des liaisons électriques entre ces composants passifs et des bornes des composants actifs formés dans les îlots. Pour fabriquer un dispositif comprenant des composants 5 électroniques intégrés, on prévoit habituellement la formation de couches, zones ou régions de différents niveaux de dopage. Dans un dispositif du type de celui de la figure 2, on pourra utiliser ces zones, couches ou régions pour former divers composants actifs dans les îlots et pour ajuster les tensions de fonctionnement de 10 ces composants actifs. Les concentrations en atomes dopants seront, par exemple : - de 1016 à 1018 at./cm3 pour les régions faiblement dopées de type P (P-), - supérieures à 5.1018 at./cm3 pour les régions fortement dopées 15 de type P (P+), et - supérieures à 1019 at./cm3 pour les régions fortement dopées de type N (Nt). Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 20 l'art. En particulier, le dispositif décrit en relation avec la figure 2 est prévu dans le cas où le signal radiofréquence appliqué entre les plots IN et GND a une tension nominale négative. On peut prévoir d'inverser tous les types de conductivité du matériau 34, de la couche 36 et de chacune des régions 40, 42 et 44 dans le 25 cas où le signal radiofréquence a une tension nominale positive. On peut prévoir de former dans les îlots des composants de protection contre des surtensions autres que ceux représentés en figure 1, par exemple, des diodes de Shockley unidirectionnelles ou bidirectionnelles. Plus généralement, on peut 30 prévoir de former dans les îlots des composants actifs ayant d'autres fonctions que la protection des circuits radiofréquences contre des surtensions. On pourra prévoir un dispositif comprenant un nombre d'îlots plus important que celui représenté en figure 2 et, du 35 fait que les îlots sont isolés électriquement les uns des autres, 3029686 10 les composants actifs de chaque îlot pourront être polarisés à des tensions différentes. Bien que l'on ait décrit un exemple de dispositif comprenant un circuit radiofréquence associé à un circuit de 5 protection contre des surtensions, on comprend qu'un tel dispositif peut comprendre plusieurs circuits radiofréquences et/ou plusieurs circuits de protection comprenant des composants actifs formés dans différents îlots. Par exemple, on peut prévoir un dispositif comprenant plusieurs circuits radiofréquences dont 10 chacun est associé à un circuit de protection différent.
Claims (12)
- REVENDICATIONS1. Dispositif comprenant des composants radiofréquences passifs (46) constitués à partir de portions de couches métalliques (48) séparées par des couches isolantes (50) traversées par des vias (54) et reposant sur la face supérieure d'un substrat isolant (30), dans lequel des îlots (32A, 32B) en un matériau semiconducteur (34) s'étendent dans le substrat isolant à partir de sa face supérieure, des composants actifs (5, 7, 9) étant formés dans ces îlots.
- 2. Dispositif selon la revendication 1, dans lequel un 10 circuit (3) de protection contre des surtensions est constitué à partir d'au moins certains des composants actifs (5, 7, 9).
- 3. Dispositif selon la revendication 1 ou 2, dans lequel les composants actifs (5, 7, 9) sont connectés aux composants radiofréquences passifs (46). 15
- 4. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel la résistivité du substrat isolant (30) est supérieure à 103 Q.cm.
- 5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel une couche d'oxyde de silicium (38) sépare le 20 substrat (30) du matériau semiconducteur (34) des îlots (32A, 32B).
- 6. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel le substrat (30) est en verre.
- 7. Dispositif selon l'une quelconque des revendications 25 1 à 6, dans lequel le matériau semiconducteur (34) des îlots est faiblement dopé d'un premier type de conductivité et comprend une couche (36) fortement dopée du deuxième type de conductivité disposée sur les bords et le fond de chaque îlot, le matériau semiconducteur d'au moins un des îlots comprenant en outre une 30 région (42) fortement dopée du deuxième type de conductivité s'étendant à partir du sommet de cet îlot, et une région (40) fortement dopée du premier type de conductivité en contact, au fond de cet îlot, avec la couche (36) fortement dopée du deuxième type de conductivité. 3029686 12
- 8. Procédé de fabrication d'un dispositif comprenant les étapes successives suivantes : a) graver une première face d'un substrat semiconducteur (56) dopé d'un premier type de conductivité de sorte 5 que le substrat semiconducteur présente des saillies (32A, 32B) ; b) former une couche (36) dopée du deuxième type de conductivité sur la première face du substrat semiconducteur (56) ; c) disposer un substrat isolant (30) recouvrant et 10 épousant la première face du substrat semiconducteur (56) ; d) éliminer par gravure aplanissante le substrat semiconducteur (56) jusqu'à sa première face de sorte qu'il demeure dans le substrat isolant (30) des îlots semiconducteurs (32A, 32B) correspondant auxdites saillies ; et 15 e) former des composants radiofréquences passifs (46) en déposant et en gravant des couches isolantes (50) et des couches métalliques (48) sur la face aplanie.
- 9. Procédé de fabrication selon la revendication 8, dans lequel, entre l'étape d) et l'étape e), une région dopée (42, 20 44) est formée dans au moins un îlot (32A, 32B).
- 10. Procédé de fabrication selon la revendication 8 ou 9, dans lequel, avant l'étape a), une autre région dopée est formée dans le substrat semiconducteur (56) à un emplacement correspondant à une saillie (32A, 32B). 25
- 11. Procédé de fabrication selon l'une quelconque des revendications 8 à 10, dans lequel les conditions de gravure de l'étape a) sont choisies pour que les saillies (32A, 32B) aient des flancs inclinés.
- 12. Procédé de fabrication selon l'une quelconque des 30 revendications 8 à 11, dans lequel l'étape c) consiste à déposer un verre fondu à une température inférieure à 600°C sur la première face du substrat semiconducteur (56).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1462023A FR3029686A1 (fr) | 2014-12-08 | 2014-12-08 | Dispositif radiofrequence protege contre des surtensions |
US14/844,626 US20160163659A1 (en) | 2014-12-08 | 2015-09-03 | Radio frequency device protected against overvoltages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1462023A FR3029686A1 (fr) | 2014-12-08 | 2014-12-08 | Dispositif radiofrequence protege contre des surtensions |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3029686A1 true FR3029686A1 (fr) | 2016-06-10 |
Family
ID=52627371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1462023A Pending FR3029686A1 (fr) | 2014-12-08 | 2014-12-08 | Dispositif radiofrequence protege contre des surtensions |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160163659A1 (fr) |
FR (1) | FR3029686A1 (fr) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329702B1 (en) * | 2000-07-06 | 2001-12-11 | Tyco Electronics Corporation | High frequency carrier |
EP1313146A2 (fr) * | 2001-11-08 | 2003-05-21 | Tyco Electronics Corporation | Circuit monolithique intégré à diodes pin et Schottky et procédé de sa fabrication |
EP1605508A2 (fr) * | 2004-06-07 | 2005-12-14 | M/A-Com, Inc. | Boítier de montage en surface de la taille de la puce |
US20060151851A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | On-pad broadband matching network |
FR2914497A1 (fr) * | 2007-04-02 | 2008-10-03 | St Microelectronics Sa | Structure de composants haute frequence a faibles capacites parasites |
WO2009053912A1 (fr) * | 2007-10-25 | 2009-04-30 | Nxp B.V. | Dispositif à semi-conducteurs à protection améliorée contre des pointes de tension |
EP2211381A1 (fr) * | 2009-01-23 | 2010-07-28 | STMicroelectronics (Tours) SAS | Caisson isolé à faible capacité parasite pour composants électroniques |
US20110212595A1 (en) * | 2010-02-26 | 2011-09-01 | Jerry Hu | Semiconductor device structure and methods of making |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360987A (en) * | 1993-11-17 | 1994-11-01 | At&T Bell Laboratories | Semiconductor photodiode device with isolation region |
US5880511A (en) * | 1995-06-30 | 1999-03-09 | Semtech Corporation | Low-voltage punch-through transient suppressor employing a dual-base structure |
US6388290B1 (en) * | 1998-06-10 | 2002-05-14 | Agere Systems Guardian Corp. | Single crystal silicon on polycrystalline silicon integrated circuits |
US7943438B2 (en) * | 2008-02-14 | 2011-05-17 | International Business Machines Corporation | Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology |
JP6253439B2 (ja) * | 2014-02-17 | 2017-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2014
- 2014-12-08 FR FR1462023A patent/FR3029686A1/fr active Pending
-
2015
- 2015-09-03 US US14/844,626 patent/US20160163659A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329702B1 (en) * | 2000-07-06 | 2001-12-11 | Tyco Electronics Corporation | High frequency carrier |
EP1313146A2 (fr) * | 2001-11-08 | 2003-05-21 | Tyco Electronics Corporation | Circuit monolithique intégré à diodes pin et Schottky et procédé de sa fabrication |
EP1605508A2 (fr) * | 2004-06-07 | 2005-12-14 | M/A-Com, Inc. | Boítier de montage en surface de la taille de la puce |
US20060151851A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | On-pad broadband matching network |
FR2914497A1 (fr) * | 2007-04-02 | 2008-10-03 | St Microelectronics Sa | Structure de composants haute frequence a faibles capacites parasites |
WO2009053912A1 (fr) * | 2007-10-25 | 2009-04-30 | Nxp B.V. | Dispositif à semi-conducteurs à protection améliorée contre des pointes de tension |
EP2211381A1 (fr) * | 2009-01-23 | 2010-07-28 | STMicroelectronics (Tours) SAS | Caisson isolé à faible capacité parasite pour composants électroniques |
US20110212595A1 (en) * | 2010-02-26 | 2011-09-01 | Jerry Hu | Semiconductor device structure and methods of making |
Also Published As
Publication number | Publication date |
---|---|
US20160163659A1 (en) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8501580B2 (en) | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection | |
US8390092B2 (en) | Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows | |
KR101831219B1 (ko) | 수직 핀 다이오드의 제조방법 | |
US9911822B2 (en) | Method for manufacturing vertically integrated semiconductor device | |
WO2011090827A2 (fr) | Dispositif et procédé de protection contre décharges électrostatiques | |
US9627502B2 (en) | Circuit arrangement and method of forming a circuit arrangement | |
FR2950735A1 (fr) | Dispositif semi conducteur a substrat soi et son procédé de fabrication | |
KR100394212B1 (ko) | 회로-내장 수광 장치 및 그의 제조 방법 | |
US7382039B2 (en) | Edge seal for improving integrated circuit noise isolation | |
US20180233514A1 (en) | Semiconductor structure and method for manufacturing the same | |
EP2827373B1 (fr) | Dispositif de protection et procédés de fabrication associés | |
EP3706274A1 (fr) | Dispositif de protection contre les surtensions | |
EP0655784B1 (fr) | Composant de protection semi-conducteur comprenant des diodes de Shockley | |
FR2993401A1 (fr) | Transistor mos sur soi protege contre des surtensions | |
US20090250784A1 (en) | Structure and method for elimination of process-related defects in poly/metal plate capacitors | |
FR3091024A1 (fr) | Photodiode à avalanche à photon unique | |
EP3276662B1 (fr) | Structure de protection d'un circuit intégré contre les décharges électrostatiques | |
US8982516B2 (en) | Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows | |
EP4310910A1 (fr) | Dispositif electronique de protection esd | |
US9831327B2 (en) | Electrostatic discharge protection devices and methods of forming the same | |
EP0742592B1 (fr) | Composant de protection sensible de circuit d'interface de lignes d'abonnés | |
FR3029686A1 (fr) | Dispositif radiofrequence protege contre des surtensions | |
KR101006768B1 (ko) | 티브이에스 다이오드 어레이와 그 제조방법 | |
CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
CN109192724B (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLSC | Publication of the preliminary search report |
Effective date: 20160610 |