KR20020002002A - Transistor in ESD protection circuit and method for manufacturing the same - Google Patents
Transistor in ESD protection circuit and method for manufacturing the same Download PDFInfo
- Publication number
- KR20020002002A KR20020002002A KR1020000036395A KR20000036395A KR20020002002A KR 20020002002 A KR20020002002 A KR 20020002002A KR 1020000036395 A KR1020000036395 A KR 1020000036395A KR 20000036395 A KR20000036395 A KR 20000036395A KR 20020002002 A KR20020002002 A KR 20020002002A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- substrate
- protection circuit
- epitaxial layer
- transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 2
- 230000005855 radiation Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 이에스디(Electro Static Discharge : ESD) 보호 회로의 트랜지스터 및 그의 제조 방법에 관한 것으로, 특히 국부적 에피택셜(Epitaxial) 층 성장 공정으로 요철(凹凸) 형상을 갖는 드레인 영역을 형성하여 ESD 보호 회로의 전기적 특성을 향상시키는 ESD 보호 회로의 트랜지스터 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor of an Electro Static Discharge (ESD) protection circuit and a method of manufacturing the same. In particular, an ESD protection circuit is formed by forming a drain region having an uneven shape by a local epitaxial layer growth process. The present invention relates to a transistor of an ESD protection circuit and a method of manufacturing the same.
도 1은 일반적인 ESD 보호 회로를 나타낸 블록도이고, 도 2는 일반적인 ESD의 파괴 전압을 나타낸 도면이다.1 is a block diagram illustrating a general ESD protection circuit, and FIG. 2 is a diagram illustrating a breakdown voltage of a general ESD.
일반적으로 반도체 장치에 있어서, ESD 보호 회로는 약 200 ~ 2000 V의 정전기 등으로부터 내부회로가 파괴되는 것을 막기 위한 보호 회로이다.In general, in a semiconductor device, an ESD protection circuit is a protection circuit for preventing internal circuits from being destroyed from static electricity of about 200 to 2000V.
즉, ESD 보호 회로는 도 1에서와 같이, ESD 보호 회로(2)를 패드(1)와 메인칩(Main Chip)(3) 사이의 입력 핀에 구성하여 메인칩(3)의 내부로 가해지는 ESD를적절한 경로로 방전시키므로 입력 단과 출력 단에 걸리는 전압을 일정 범위 내로 유지되도록 하고 정전파괴 현상이 일어나지 않도록 입력 단 및 출력 단을 보호한다.That is, as shown in FIG. 1, the ESD protection circuit configures an ESD protection circuit 2 on an input pin between the pad 1 and the main chip 3 to be applied to the inside of the main chip 3. By discharging ESD in the proper path, the voltage across the input and output stages is kept within a certain range, and the input and output stages are protected from electrostatic breakdown.
현재 반도체 제품들은 회로동작 속도를 증가시키기 위해 셀리사이드 (Salicide) 공정을 사용하고 있으나, ESD 보호 회로는 파괴 전압이 다른 회로보다 높기 때문에 안정적인 회로 동작을 위한 저항이 필요하고, 상기 저항을 갖기 위해서 또는 도 2에서와 같이, 셀리사이드층이 형성되면 ESD가 급격히 감소(A)되기 때문에 ESD 보호 회로에는 상기 셀리사이드층이 형성되지 않도록 셀리사이드 보호 공정이 필요하다.Currently, semiconductor products use a salicide process to increase the circuit operation speed, but the ESD protection circuit requires a resistor for stable circuit operation because the breakdown voltage is higher than that of other circuits. As shown in FIG. 2, since the ESD is abruptly reduced (A) when the celicide layer is formed, a celicide protection process is required in the ESD protection circuit so that the celicide layer is not formed.
도 3은 종래의 ESD 보호 회로의 트랜지스터를 나타낸 구조 단면도이다.3 is a structural cross-sectional view showing a transistor of a conventional ESD protection circuit.
종래의 ESD 보호 회로의 트랜지스터는 도 3에서와 같이, 격리 영역의 p형 반도체 기판(11)에 형성되는 필드 산화막(12), 상기 활성 영역의 반도체 기판(11)상에 게이트 산화막(13)을 개재하며 형성되는 게이트 전극(14), 상기 게이트 전극(14) 양측의 반도체 기판(11)상에 형성되는 산화막 측벽(16), 상기 산화막 측벽(16)을 포함한 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 제 1, 제 2 불순물 영역(15,17)으로 엘디디(Lightly Doped Drain : LDD) 구조를 갖으며 형성되는 소오스/드레인 불순물 영역으로 구성된다.A transistor of a conventional ESD protection circuit includes a field oxide film 12 formed on an p-type semiconductor substrate 11 in an isolation region, and a gate oxide film 13 on a semiconductor substrate 11 in the active region, as shown in FIG. The semiconductor substrates on both sides of the gate electrode 14 including the gate electrode 14 interposed therebetween, the oxide sidewall 16 formed on the semiconductor substrate 11 on both sides of the gate electrode 14, and the oxide sidewall 16. (11) It is composed of source / drain impurity regions having an LDD structure as first and second impurity regions 15 and 17 in the surface.
여기서, 상기 ESD 보호 회로의 트랜지스터 이외 영역의 게이트 전극(14)과 소오스/드레인 불순물 영역의 표면부에 셀리사이드층이 형성된다.In this case, a celicide layer is formed on the surface of the gate electrode 14 and the source / drain impurity region of the non-transistor region of the ESD protection circuit.
도 4a 내지 도 4b는 종래 기술에 따른 ESD 보호 회로의 트랜지스터의 제조방법을 나타낸 공정 단면도이고, 도 5는 종래 기술에 따른 ESD 보호 회로의 트랜지스터의 누설 전류 증가를 나타낸 도면이다.4A to 4B are cross-sectional views illustrating a method of manufacturing a transistor of an ESD protection circuit according to the prior art, and FIG. 5 is a diagram illustrating an increase in leakage current of a transistor of the ESD protection circuit according to the prior art.
종래 기술에 따른 ESD 보호 회로의 트랜지스터의 제조 방법은 도 4a에서와 같이, p형 반도체 기판(11)상의 격리 영역에 일반적인 에스티아이(Shallow Trench Isolation : STI) 방법에 의해 필드 산화막(12)을 형성한다.In the method of manufacturing a transistor of an ESD protection circuit according to the related art, as shown in FIG. 4A, the field oxide film 12 is formed by a general shallow trench isolation (STI) method in an isolation region on the p-type semiconductor substrate 11. .
그리고, 상기 반도체 기판(11)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 다결정 실리콘과 제 1 감광막(도시하지 않음)을 차례로 형성한다.Then, a first oxide film is grown on the semiconductor substrate 11 by a thermal oxidation process, and then polycrystalline silicon and a first photosensitive film (not shown) are sequentially formed on the first oxide film.
이어 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘과 제 1 산화막을 선택적으로 식각하여 게이트 산화막(13) 및 게이트 전극(14)을 형성하고, 상기 제 1 감광막을 제거한다.Subsequently, after selectively exposing and developing the first photoresist film so as to remain only at a portion where a gate electrode is to be formed, the polycrystalline silicon and the first oxide film are selectively etched using the selectively exposed and developed first photoresist film as a gate oxide film ( 13) and gate electrode 14 are formed, and the first photosensitive film is removed.
도 4b에서와 같이, 상기 게이트 전극(14)을 마스크로 전면에 저농도 n형 불순물 이온의 주입 및 드라이브 인(Drive in) 확산함으로써 제 1 불순물 영역(15)을 형성한 다음, 상기 게이트 전극(14)을 포함한 전면에 산화막을 형성하고, 상기 산화막을 에치백하여 상기 게이트 전극(14) 양측에 산화막 측벽(16)을 형성한다.As shown in FIG. 4B, the first impurity region 15 is formed by implanting and driving in low concentration n-type impurity ions onto the entire surface with the gate electrode 14 as a mask, and then forming the first impurity region 15. An oxide film is formed on the entire surface including the (), and the oxide film sidewalls 16 are formed on both sides of the gate electrode 14 by etching back the oxide film.
그리고, 상기 게이트 전극(14)과 산화막 측벽(16)을 마스크로 고농도 n형 불순물 이온의 주입 및 드라이브 인 확산함으로써 제 2 불순물 영역(17)을 형성한다. 여기서 상기 형성된 제 1, 제 2 불순물 영역(15,17)으로 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 LDD 구조의 소오스/드레인 불순물 영역을 형성한다.The second impurity region 17 is formed by implanting and driving in high concentration n-type impurity ions using the gate electrode 14 and the oxide film sidewall 16 as a mask. The first and second impurity regions 15 and 17 are formed to form source / drain impurity regions of the LDD structure in the surface of the semiconductor substrate 11 on both sides of the gate electrode 14.
여기서, 상기 ESD 보호 회로의 트랜지스터 이외 영역의 게이트 전극(14)과 소오스/드레인 불순물 영역의 표면부에 셀리사이드층을 형성한다.In this case, a cellicide layer is formed on the surface of the gate electrode 14 and the source / drain impurity region in the region other than the transistor of the ESD protection circuit.
상술한 바와 같이, ESD 보호 회로에는 상기 셀리사이드층(18)이 형성되지 않도록 하기 위한 셀리사이드 보호 공정과 부과된 전세 공정 등에 의해 상기 필드 산화막(12)이 과도 식각되어 도 5에서와 같이 누설 전류가 증가(B)한다.As described above, in the ESD protection circuit, the field oxide layer 12 is excessively etched by a celicide protection process and an imposed charter process to prevent the formation of the celicide layer 18, and thus, a leakage current as shown in FIG. Increases (B).
그러나 종래의 ESD 보호 회로의 트랜지스터 및 그의 제조 방법은 파괴 전압에 대해 회로의 안정적인 동작에 필요한 저항 확보를 위한 셀리사이드 보호 공정과 전세 공정 등이 부과되므로, 공정 횟수가 증가되어 생산비용이 증가하고 상기 부과된 공정에 의해 상기 필드 산화막이 과도 식각되어 누설 전류가 증가되고 또한 드레인 영역의 면적의 증가로 인하여 열방출이 발생되므로 ESD 보호 회로의 동작 특성이 저하되는 문제점이 있다.However, the transistor of the conventional ESD protection circuit and a method of manufacturing the same are imposed with a selside protection process and a charter process for securing the resistance necessary for the stable operation of the circuit against the breakdown voltage, so that the number of processes increases and the production cost increases. Since the field oxide film is excessively etched by the imposed process, the leakage current is increased, and heat emission is generated due to the increase of the area of the drain region, thereby deteriorating the operating characteristics of the ESD protection circuit.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 국부적 에피택셜층 성장 공정을 사용하여 요철 형상 드레인 영역을 형성하므로, 드레인 영역 전체의 실리사이드 형성을 방지하여 ESD 보호 회로에서 요하는 드레인 저항을 확보하고 누설 전류 및 열방출의 발생을 방지하는 ESD 보호 회로의 트랜지스터 및 그의 제조 방법을 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention is to form a concave-convex drain region by using a local epitaxial layer growth process. SUMMARY OF THE INVENTION An object of the present invention is to provide a transistor of an ESD protection circuit which prevents occurrence of leakage current and heat emission, and a method of manufacturing the same.
도 1은 일반적인 ESD 보호 회로를 나타낸 블록도1 is a block diagram showing a typical ESD protection circuit.
도 2는 일반적인 ESD의 파괴 전압을 나타낸 도면Figure 2 shows the breakdown voltage of a typical ESD
도 3은 종래의 ESD 보호 회로의 트랜지스터를 나타낸 구조 단면도3 is a structural cross-sectional view showing a transistor of a conventional ESD protection circuit.
도 4a 내지 도 4b는 종래 기술에 따른 ESD 보호 회로의 트랜지스터의 제조 방법을 나타낸 공정 단면도4A to 4B are cross-sectional views illustrating a method of manufacturing a transistor of an ESD protection circuit according to the prior art.
도 5는 종래 기술에 따른 ESD 보호 회로의 트랜지스터의 누설 전류 증가를 나타낸 도면5 is a diagram illustrating an increase in leakage current of a transistor of an ESD protection circuit according to the related art.
도 6은 본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터를 나타낸 구조 단면도6 is a cross-sectional view illustrating a transistor of an ESD protection circuit according to an embodiment of the present invention.
도 7a 내지 도 7e는 본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터의 제조 방법을 나타낸 공정 단면도7A to 7E are cross-sectional views illustrating a method of manufacturing a transistor of an ESD protection circuit according to an embodiment of the present invention.
도 8은 에피택셜층 드레인이 형성된 트렌지스터를 나타낸 구조 단면도8 is a structural cross-sectional view showing a transistor in which an epitaxial layer drain is formed;
도 9는 도 8의 Ⅰ-Ⅰ선상의 불순물 이온의 주입 농도에 따른 드레인 전류를 나타낸 도면FIG. 9 is a view illustrating drain current according to implantation concentration of impurity ions on the line I-I of FIG. 8;
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
31 : 반도체 기판 32 : 필드 산화막31 semiconductor substrate 32 field oxide film
33 : 게이트 산화막 34 : 게이트 전극33: gate oxide film 34: gate electrode
35 : 제 1 불순물 영역 36 : 산화막 측벽35 first impurity region 36 oxide film sidewall
37 : 제 2 불순물 영역 38 : 질화막37: second impurity region 38: nitride film
39 : 제 2 감광막 40 : 에피택셜층39: second photosensitive film 40: epitaxial layer
41 : 실리사이드층 42 : 소오스 영역41: silicide layer 42: source region
43 : 드레인 영역43: drain region
본 발명의 ESD 보호 회로의 트랜지스터는 기판상에 게이트 절연막을 개재하고 양측에 절연막 측벽을 구비하며 형성되는 게이트 전극, 상기 게이트 전극 제 1 일측의 기판 표면내에 형성되는 소오스 영역, 상기 게이트 전극 제 2 일측의 기판에 상기 기판상에 요철 형상으로 형성된 에피택셜층을 구비하여 형성된 드레인 영역 및 상기 게이트 전극과 소오스 영역 및 에피택셜층의 표면부에 형성되는 셀리사이드층을 포함하여 구성됨을 특징으로 한다.The transistor of the ESD protection circuit of the present invention includes a gate electrode formed on a substrate with a gate insulating film interposed therebetween and insulating sidewalls on both sides thereof, a source region formed in the substrate surface on the first side of the gate electrode, and a second side of the gate electrode. And a drain region formed with an epitaxial layer formed in a concave-convex shape on the substrate, and a celicide layer formed on a surface portion of the gate electrode, the source region, and the epitaxial layer.
본 발명의 ESD 보호 회로의 트랜지스터의 제조 방법은 기판상에 게이트 절연막을 개재하고 양측에 절연막 측벽을 구비한 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 기판 표면내에 소오스 영역과 제 1 드레인 영역을 형성하는 단계, 상기 게이트 전극을 포함한 기판상에 질화막을 선택적으로 형성하여 상기 제 1 드레인 영역에서 에피택셜층이 형성될 부위를 정의하는 단계, 상기 질화막을 마스크로 기판상에 요철 형상의 에피택셜층을 성장시켜 제 2 드레인 영역을 형성하는 단계 및 상기 질화막을 제거하고, 상기 게이트 전극과 소오스 전극 및 에피택셜층의 표면부에 실리사이드층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In the method of manufacturing a transistor of an ESD protection circuit of the present invention, forming a gate electrode having a gate insulating film on a substrate and having insulating film sidewalls on both sides thereof, and forming a source region and a first drain region in the substrate surface on both sides of the gate electrode. Forming a nitride film on the substrate including the gate electrode to define a region where an epitaxial layer is to be formed in the first drain region; and forming an uneven epitaxial layer on the substrate using the nitride film as a mask. And growing a second drain region, removing the nitride film, and forming a silicide layer on the surface of the gate electrode, the source electrode, and the epitaxial layer.
상기와 같은 본 발명에 따른 ESD 보호 회로의 트랜지스터 및 그의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, a preferred embodiment of the transistor and the manufacturing method of the ESD protection circuit according to the present invention as described above in detail as follows.
도 6은 본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터를 나타낸 구조 단면도이다.6 is a cross-sectional view illustrating a transistor of an ESD protection circuit according to an embodiment of the present invention.
본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터는 도 6에서와 같이, 격리 영역의 p형 반도체 기판(31)에 형성되는 필드 산화막(32), 상기 활성 영역의 반도체 기판(31)상에 게이트 산화막(33)을 개재하며 형성되는 게이트 전극(34), 상기 게이트 전극(34) 양측의 반도체 기판(31)상에 형성되는 산화막 측벽(36), 상기 산화막 측벽(36)을 포함한 게이트 전극(34) 제 1 일측의 반도체 기판(31) 표면내에 제 1, 제 2 불순물 영역(35,37)으로 LDD 구조를 갖으며 형성되는 소오스 영역(42), 상기 산화막 측벽(36)을 포함한 게이트 전극(34) 제 2 일측의 반도체 기판(31)에 제 1, 제 2 불순물 영역(35,37)으로 LDD 구조를 갖으며 상기 반도체 기판(31)상에 요철 형상으로 형성된 에피택셜층(40)을 구비하여 형성된 드레인 영역(43) 및 상기 게이트 전극(34)과 소오스 영역(42) 및 에피택셜층(40)의 표면부에 형성되는 셀리사이드층(41)으로 구성된다.As shown in FIG. 6, a transistor of an ESD protection circuit according to an exemplary embodiment of the present invention has a field oxide film 32 formed on an p-type semiconductor substrate 31 in an isolation region, and a gate on the semiconductor substrate 31 in the active region. The gate electrode 34 including the gate electrode 34 formed through the oxide film 33, the oxide sidewall 36 formed on the semiconductor substrate 31 on both sides of the gate electrode 34, and the oxide sidewall 36. The gate electrode 34 including the source region 42 having the LDD structure as the first and second impurity regions 35 and 37 in the surface of the semiconductor substrate 31 on the first side and the oxide sidewalls 36. ) An epitaxial layer 40 having an LDD structure as first and second impurity regions 35 and 37 on a second semiconductor substrate 31 and having an uneven shape on the semiconductor substrate 31. The drain region 43 and the gate electrode 34 and the source region 42 and the epitaxial layer 40. It consists Salle side layer 41 formed on the surface portion.
도 7a 내지 도 7e는 본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터의 제조 방법을 나타낸 공정 단면이고, 도 8은 에피택셜층 드레인이 형성된 트렌지스터를 나타낸 구조 단면도이며, 도 9는 도 8의 Ⅰ-Ⅰ선상의 불순물 이온의 주입 농도에 따른 드레인 전류를 나타낸 도면이다.7A to 7E are cross-sectional views illustrating a method of manufacturing a transistor of an ESD protection circuit according to an embodiment of the present invention, FIG. 8 is a cross-sectional view illustrating a transistor in which an epitaxial layer drain is formed, and FIG. It is a figure which shows the drain current according to the implantation density of impurity ion on -I line.
본 발명의 실시 예에 따른 ESD 보호 회로의 트랜지스터의 제조 방법은 도 7a에서와 같이, p형 반도체 기판(31)상의 격리 영역에 일반적인 STI 방법에 의해 필드 산화막(32)을 형성한다.In the method of manufacturing a transistor of an ESD protection circuit according to an exemplary embodiment of the present invention, as shown in FIG. 7A, the field oxide layer 32 is formed in the isolation region on the p-type semiconductor substrate 31 by a general STI method.
그리고, 상기 반도체 기판(31)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 다결정 실리콘과 제 1 감광막(도시하지 않음)을 차례로 형성한다.Then, a first oxide film is grown on the semiconductor substrate 31 by a thermal oxidation process, and then polycrystalline silicon and a first photosensitive film (not shown) are sequentially formed on the first oxide film.
이어 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기다결정 실리콘과 제 1 산화막을 선택적으로 식각하여 게이트 산화막(33) 및 게이트 전극(34)을 형성하고, 상기 제 1 감광막을 제거한다.Subsequently, after selectively exposing and developing the first photoresist film so as to remain only at a portion where a gate electrode is to be formed, the polycrystalline silicon and the first oxide film are selectively etched using the selectively exposed and developed first photoresist film as a gate oxide film ( 33) and the gate electrode 34, and the first photosensitive film is removed.
도 7b에서와 같이, 상기 게이트 전극(34)을 마스크로 전면에 저농도 n형 불순물 이온의 주입 및 드라이브 인(Drive in) 확산함으로써 제 1 불순물 영역(35)을 형성한 다음, 상기 게이트 전극(34)을 포함한 전면에 산화막을 형성하고, 상기 산화막을 에치백하여 상기 게이트 전극(34) 양측에 산화막 측벽(36)을 형성한다.As shown in FIG. 7B, the first impurity region 35 is formed by implanting and driving in low concentration n-type impurity ions onto the entire surface using the gate electrode 34 as a mask, and then forming the first impurity region 35. An oxide film is formed on the entire surface including the (), and the oxide film sidewalls 36 are formed on both sides of the gate electrode 34 by etching back the oxide film.
그리고, 상기 게이트 전극(34)과 산화막 측벽(36)을 마스크로 고농도 n형 불순물 이온의 주입 및 드라이브 인 확산함으로써 제 2 불순물 영역(37)을 형성한다. 여기서 상기 형성된 제 1, 제 2 불순물 영역(35,37)으로 상기 게이트 전극(34) 양측의 반도체 기판(31) 표면내에 LDD 구조의 소오스/드레인 불순물 영역을 형성한다.The second impurity region 37 is formed by implanting and driving in high concentration n-type impurity ions using the gate electrode 34 and the oxide film sidewall 36 as a mask. Here, source / drain impurity regions having an LDD structure are formed in the surface of the semiconductor substrate 31 on both sides of the gate electrode 34 with the formed first and second impurity regions 35 and 37.
도 7c에서와 같이, 상기 게이트 전극(34)을 포함한 전면에 질화막(38)과 제 2 감광막(39)을 차례로 형성한다.As shown in FIG. 7C, the nitride film 38 and the second photosensitive film 39 are sequentially formed on the entire surface including the gate electrode 34.
이어 상기 제 2 감광막(39)을 상기 드레인 영역에서 실리사이드층이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막(39)을 마스크로 상기 질화막(38)을 선택적으로 식각한다.Subsequently, the second photoresist layer 39 is selectively exposed and developed so as to be removed only at a portion where the silicide layer is to be formed in the drain region, and then the nitrided layer 38 is formed using the selectively exposed and developed second photoresist layer 39 as a mask. Selectively etch).
도 7d에서와 같이, 상기 제 2 감광막(39)을 제거한 다음, 상기 드레인 영역의 반도체 기판(31)상에 상기 질화막(38)을 마스크로 에피택셜층(40)을 국부적으로 성장시킨다.As shown in FIG. 7D, after the second photoresist film 39 is removed, the epitaxial layer 40 is locally grown using the nitride film 38 as a mask on the semiconductor substrate 31 in the drain region.
여기서, 상기 에피택셜층(40)의 형성을 위한 상기 반도체 기판(31)의 노출영역은 0.5 ∼ 0.05㎛이고, 상기 에피택셜층(40)의 높이는 0.05 ∼ 0.2㎛이며, 상기 에피택셜층(40)을 5 ∼ 20개 형성한다.Here, the exposed area of the semiconductor substrate 31 for the formation of the epitaxial layer 40 is 0.5 to 0.05㎛, the height of the epitaxial layer 40 is 0.05 to 0.2㎛, the epitaxial layer 40 ) 5 to 20 pieces are formed.
그리고, 상기 에피택셜층(40)의 국부적 성장 공정으로 요철 형상의 드레인 영역을 형성하며, 도 8과 도 9에서와 같이 요철 형상의 드레인 영역 형성으로 종래의 드레인 영역보다 저항이 증가하여 드레인 전류가 감소된다.In addition, an uneven drain region is formed by a local growth process of the epitaxial layer 40. As shown in FIGS. 8 and 9, the uneven drain region is formed to increase the resistance of the epitaxial layer 40, thereby increasing the drain current. Is reduced.
도 7e에서와 같이, 상기 에피택셜층(40)을 포함한 전면에 금속층을 형성하고, 전면을 열처리하면 상기 금속층과 실리콘이 반응을 일으켜 상기 게이트 전극(34)과 소오스 영역(42) 및 상기 에피택셜층(40)의 표면부에 실리사이드층(41)을 발생시킨 후, 상기 금속층을 제거한다.As shown in FIG. 7E, when the metal layer is formed on the entire surface including the epitaxial layer 40 and the front surface is heat-treated, the metal layer and silicon react to form the gate electrode 34, the source region 42, and the epitaxial layer. After the silicide layer 41 is generated on the surface of the shir layer 40, the metal layer is removed.
본 발명의 ESD 보호 회로의 트랜지스터 및 그의 제조 방법은 국부적 에피택셜층 성장 공정을 사용하여 요철 형태의 드레인 영역을 형성하므로, 드레인 영역 전체의 실리사이드 형성을 방지하여 공정 횟수를 줄이고, ESD 보호 회로에서 요하는 드레인 저항을 확보하고 드레인 영역의 면적의 증가로 인하여 발생되는 열방출을 방지하여 ESD 특성을 향상시키는 효과가 있다.Since the transistor of the ESD protection circuit of the present invention and a method of manufacturing the same have a localized epitaxial layer growth process to form a concave-convex drain region, the silicide formation of the entire drain region can be prevented to reduce the number of processes, and It is possible to secure the drain resistance and to prevent heat dissipation caused by an increase in the area of the drain region, thereby improving ESD characteristics.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0036395A KR100369863B1 (en) | 2000-06-29 | 2000-06-29 | Transistor in ESD protection circuit and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0036395A KR100369863B1 (en) | 2000-06-29 | 2000-06-29 | Transistor in ESD protection circuit and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002002A true KR20020002002A (en) | 2002-01-09 |
| KR100369863B1 KR100369863B1 (en) | 2003-02-05 |
Family
ID=19674755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0036395A KR100369863B1 (en) | 2000-06-29 | 2000-06-29 | Transistor in ESD protection circuit and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369863B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665191B2 (en) | 2007-10-24 | 2014-03-04 | Samsung Display Co., Ltd. | Organic light emitting display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5078312B2 (en) * | 2005-10-19 | 2012-11-21 | セイコーインスツル株式会社 | Semiconductor integrated circuit device and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106567A (en) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JPH07142589A (en) * | 1993-11-22 | 1995-06-02 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
| TW359886B (en) * | 1997-09-02 | 1999-06-01 | United Microelectronics Corp | Electrostatic discharge protection device and production process therefor |
| KR100263480B1 (en) * | 1998-01-13 | 2000-09-01 | 김영환 | RS protective circuit and manufacturing method |
-
2000
- 2000-06-29 KR KR10-2000-0036395A patent/KR100369863B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8665191B2 (en) | 2007-10-24 | 2014-03-04 | Samsung Display Co., Ltd. | Organic light emitting display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369863B1 (en) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369863B1 (en) | Transistor in ESD protection circuit and method for manufacturing the same | |
| KR100290900B1 (en) | Manufacturing method of transistor for electrostatic protection | |
| KR100369864B1 (en) | Transistor in ESD protection circuit and method for manufacturing the same | |
| KR100353466B1 (en) | A transistor and method for manufacturing the same | |
| KR100290878B1 (en) | method for manufacturing of transistor | |
| JP2003249663A (en) | Semiconductor device and its manufacturing method | |
| KR100359164B1 (en) | Method for manufacturing transistor | |
| KR100405452B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100613341B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100263464B1 (en) | Semiconductor element isolation method | |
| JP2001308297A (en) | Semiconductor integrated circuit device and its manufacturing method | |
| KR20020002004A (en) | Transistor in ESD protection circuit and method for manufacturing the same | |
| KR920000634B1 (en) | Manufacturing method of mosfet | |
| KR20040046165A (en) | Method for forming gate of semiconductor device | |
| KR19990074707A (en) | Manufacturing Method of Semiconductor Device | |
| KR100245814B1 (en) | Transistor for protecting static electricity | |
| KR100222043B1 (en) | Mos-transistors and the manufacturing method thereof | |
| KR100595128B1 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| KR100261171B1 (en) | Method for fabricating transistor | |
| KR100647382B1 (en) | Transistor and method for manufacturing the same | |
| KR20000015244A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| KR19990074932A (en) | Method of forming MOS transistor of semiconductor device | |
| KR20000045410A (en) | Method for manufacturing semiconductor device | |
| JP2004039681A (en) | Semiconductor device and its manufacturing method | |
| KR20000004543A (en) | Method for manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |