KR20020000049A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020000049A
KR20020000049A KR1020000033983A KR20000033983A KR20020000049A KR 20020000049 A KR20020000049 A KR 20020000049A KR 1020000033983 A KR1020000033983 A KR 1020000033983A KR 20000033983 A KR20000033983 A KR 20000033983A KR 20020000049 A KR20020000049 A KR 20020000049A
Authority
KR
South Korea
Prior art keywords
film
forming
metal layer
layer
metal
Prior art date
Application number
KR1020000033983A
Other languages
English (en)
Other versions
KR100404942B1 (ko
Inventor
표성규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0033983A priority Critical patent/KR100404942B1/ko
Priority to JP2001071618A priority patent/JP4889868B2/ja
Priority to US09/875,621 priority patent/US6376356B2/en
Publication of KR20020000049A publication Critical patent/KR20020000049A/ko
Priority to US10/079,115 priority patent/US6617238B2/en
Application granted granted Critical
Publication of KR100404942B1 publication Critical patent/KR100404942B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 하부 금속 배선이 노출되도록 감광막 패턴을 형성한 후 화학적 강화제를 상기 하부 금속 배선에만 흡착시키고, CECVD 방법에 의해 금속층을 증착하여 상기 화학적 강화제가 형성된 부분에서만 선택적으로 금속층이 증착되도록 한 후 상기 감광막 및 화학적 강화제를 제거하여 잔류되는 상기 금속층의 측벽에 확산 장벽층 스페이서를 형성하여 상부 금속 배선을 형성함으로써 고집적 반도체 소자의 상부 금속 배선 형성 공정에서 공정 마진의 부족으로 인한 하부 금속 배선과의 접촉 불량을 해결할 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 고집적 반도체 소자의 상부 금속 배선 형성 공정에서 공정 마진의 부족으로 인한 하부 금속 배선과의 접촉 불량을 해결할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
종래의 반도체 소자의 금속 배선 형성 방법을 도 1(a) 내지 도 1(c)를 참조하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 절연막(12)을 형성한다. 제 1 절연막(12)의 소정 영역을 식각하고, 식각된 영역에 금속층을 형성한 후 패터닝하여 하부 금속 배선(13)을 형성한다. 전체 구조 상부에 제 2 절연막(14)을 형성한 후 소정 영역을 식각하여 하부 금속 배선(13)을 노출시키는 비아홀을 형성한다. 그런데, 반도체 소자가 고집적화됨에 따라 비아홀을 형성하기 위한 리소그라피 공정시 하부 배선과 상부 배선의 정렬 문제가 필연적으로 발생한다. 따라서, 비아홀과 배선간의 접촉 면적이 감소하며, 접촉 저항을 증가시켜 소자의 동작 속도를 감소시킬 수 있다. 또한, 제 2 절연막(14)을 식각하여 비아홀을 형성하기 때문에 제 2 절연막(14)이 비아홀내에 조금이라도 잔류하게 되면 하부 배선과 전기적으로 연결되지 않는다. 이를 방지하기 위하여 과도하게 제 2 절연막(14)을 식각하게 됨으로써 하부 배선이 손상된다(A).
도 1(b)를 참조하면, 비아홀을 포함한 전체 구조 상부에 확산 장벽층(15) 및 시드층(16)을 순차적으로 형성한다. 비아홀이 매립되도록 전체 구조 상부에 전기도금법으로 금속층(17), 예를 들어 구리층을 형성한다. 그런데, 초미세 구조의 배선 구조에서는 확산 장벽층(15) 및 시드층(16)을 비아홀에 형성하기 때문에 비아홀 내에 금속층을 매립할 공간이 극소화된다. 따라서, 시드층(16) 형성 공정 또는 금속층(17) 형성 공정에서 비아홀의 매립이 불가능하여 보이드(B)가 발생되어 소자의 신뢰성을 저하시킨다.
도 1(c)는 CMP 공정을 실시하여 제 2 절연막(14)을 노출시켜 상부 금속 배선을 형성한 상태의 단면도이다. 단차가 큰 비아홀에 매립 불량으로 인한 보이드(B)에 의해 상부 배선이 하부 배선과 단선된다.
상기와 같은 공정에서의 문제점들은 구리 배선을 형성하기 위하여 사용하는 다마신 공정의 경우 더욱 심각하고, 이를 극복하기 위해 많은 기술이 개발되었지만 여전히 많은 문제를 가지고 있다.
따라서, 본 발명은 고집적 반도체 소자의 상부 금속 배선 형성 공정에서 공정 마진의 부족으로 인한 하부 금속 배선과의 접촉 불량으로 인한 문제점을 해결할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 하부 금속 배선을 포함한 소정의 구조가 형성된 반도체 기판 상부에 감광막을 형성한 후 상기 하부 금속 배선이 노출되도록 패터닝하는 단계와, 화학적 강화제 처리를 실시하여 상기 노출된 하부 금속 배선 상부에만 화학적 강화제가 흡착되도록 하는 단계와, CECVD 방법에 의해 금속층을 증착하되, 상기 화학적 강화제가 형성된 부분에서 선택적으로 금속층이 증착되고, 상기 화학적 강화제는 금속층이 증착됨에 따라 부유하게 되는 단계와, 상기 감광막 및 화학적 강화제를 제거한 후 잔류되는 상기 금속층의 측벽에 확산 장벽층 스페이서를 형성하는 단계와, 상기 금속층 사이가 매립되도록 전체 구조 상부에 절연막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 종래의 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 제 1 절연막
13 및 23 : 하부 금속 배선 14 및 28 : 제 2 절연막
15 및 27 : 확산 장벽층 16 : 시드층
17 및 26 : 금속층 24 : 감광막
25 : 화학적 강화제
A : 손상부 B : 보이드
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(21) 상부에 제 1 절연막(22)을 형성한다. 제 1 절연막(22)의 소정 영역을 식각하고, 식각된 영역에 금속층을 형성한 후 패터닝하여 하부 금속 배선(23)을 형성한다. 전체 구조 상부에 원하는 배선 높이만큼의 두께로 감광막(24)을 형성한 후 상부 배선이 형성되는 부분을 패터닝하여 하부 배선(23) 부분을 노출시킨다. 감광막(24)에는 흡착되지 않고 노출된 하부 금속 배선(23)에만 선택적으로 흡착되는 화학적 강화제(25)를 증착한다. 화학적 강화제(25)로는 요오드(I) 함유 액체 화합물, Hhfac1/2H20, Hhfac, TMVS등의 액체 상태의 강화제 또는 순수 요오드(I2) 가스, 요오드(I) 함유 가스, 수증기등의 기체 상태의 강화제를 사용한다. 이들 이외에 주기율표상의 7족 원소들인 불소(F), 염소(Cl), 브롬(Br), 아스타틴(At) 원소의 액체 또는 기체 상태, 그리고 그 화합물의 액체 또는 기체 상태의 화학 강화제를 사용할 수 있다. 또한 이들 화학적 강화제 처리는 -20∼300℃의 온도에서 1초 내지 10분동안 실시한다.
도 2(b)를 참조하면, CECVD(Chemically Enhanced Chemical Vapor Depositon) 방법으로 금속층(26)을 형성한다. 이에 의해 화학적 강화제(25)가 형성된 부분에서 선택적으로 금속층(26)이 증착되고, 화학적 강화제(25)는 금속층(26)이 증착됨에 따라 상부로 부유하게 된다. 금속층(26)은 티타늄(Al), 알루미늄(Al), 구리(Cu) 및 은(Ag)등으로 형성할 수 있다. 예를들어, 구리를 이용하여 금속층(26)을 형성할 경우 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열, (hfac)CuTMVS 계열의 hfac를 포함한 모든 종류의 구리 전구체를 직접 액체 주입(Direct Liquid Injection; DLI), 제어 증발 믹서(Control Evaporation Mixer; CEM), 오리피스(orifice) 및 스프레이(spray) 방식의 모든 분무기(vaporizer)를 이용하여 형성할 수 있으며, 이를 이용한 MOCVD 방법으로 형성할 수도 있다. 또한, CECVD 방법으로 금속층(26)을 형성할 때 50∼250℃의 온도와 0.1∼30Torr의 압력을 유지하며, 수소(H2), 질소(N2), 아르곤(Ar), 헬륨(He)등을 가압 가스로 이용한다.
도 2(c)를 참조하면, 감광막(24)을 제거하는 동시에 화학적 강화제(25)를 제거하여 금속층(26)만을 잔류시킨 후 전체 구조 상부에 확산 장벽층(27)을 형성한다. 확산 장벽층(27)을 전면 식각하여 금속층(26) 측벽에 스페이서 형태로 확산 장벽층(27)이 형성되도록 한다. 확산 장벽층(27)은 5∼1000Å의 두께로 형성하며, 이온화된(ionized) PVD 방법, CVD 방법 또는 MOCVD 방법에 의해 형성된 TiN막, 이온화된 PVD 방법에 의해 형성된 Ta막 또는 TaN막, CVD 방법에 의해 형성된 Ta막 또는 TaN막, CVD 방법에 의해 형성된 WN막, PVD 방법 또는 CVD 방법에 의해 형성된 TiAlN막, TiSiN막 또는 TaSiN막중 어느 하나로 형성한다.
도 2(d)를 참조하면, 상부 배선 사이가 매립되도록 전체 구조 상부에 제 2 절연막(28)을 형성하여 금속 배선의 형성 공정을 완료한다. 제 2 절연막(28)은 산화막 또는 낮은 유전 상수를 갖는 막으로 형성한다.
상술한 바와 같이 본 발명에 의하면 0.10㎛ 이하의 디자인 룰을 갖는 초미세 구조의 반도체 소자의 제조 공정에서 확산 장벽층이나 시드층 도포로 인한 패턴 내부의 매립 공간이 줄어들게 되는 문제가 없어 배선 매립을 결함없이 용이하게 할 수 있다.
또한, 현재 다마신을 이용한 초미세 구조에 적용되는 확산 장벽층은 CVD 방법 또는 ALD 방법을 이용하는 등 그 방법이 매우 어려우나 본 발명을 적용하면 CVD 방법 또는 ALD 방법을 적용하지 않고 PVD 방법을 적용할 수 있어 공정의 난이성이 대폭 개선될 수 있으며, 별도의 CVD 방법을 이용한 시드층 형성 공정이 필요없는 장점이 있다.

Claims (12)

  1. 하부 금속 배선을 포함한 소정의 구조가 형성된 반도체 기판 상부에 감광막을 형성한 후 상기 하부 금속 배선이 노출되도록 패터닝하는 단계와,
    화학적 강화제 처리를 실시하여 상기 노출된 하부 금속 배선 상부에만 화학적 강화제가 흡착되도록 하는 단계와,
    CECVD 방법에 의해 금속층을 증착하되, 상기 화학적 강화제가 형성된 부분에서 선택적으로 금속층이 증착되고, 상기 화학적 강화제는 금속층이 증착됨에 따라 부유하게 되는 단계와,
    상기 감광막 및 화학적 강화제를 제거한 후 잔류되는 상기 금속층의 측벽에 확산 장벽층 스페이서를 형성하는 단계와,
    상기 금속층 사이가 매립되도록 전체 구조 상부에 절연막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 화학적 강화제 처리는 요오드 함유 액체 화합물, Hhfac1/2H20, Hhfac, TMVS, 순수 요오드 가스, 요오드 함유 가스, 수증기중 어느 하나를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 화학적 강화제 처리는 불소, 염소, 브롬, 아스타틴 원소의 액체 또는 기체 상태의 강화제를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 화학적 강화제 처리는 불소, 염소, 브롬, 아스타틴 화합물의 액체 또는 기체 상태의 강화제를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 화학적 강화제 처리는 -20 내지 300℃의 온도에서 1초 내지 10분동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 금속층은 티타늄, 알루미늄, 구리 및 은 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 구리를 이용한 금속층은(hfac)CuVTMOS 계열, (hfac)CuDMB 계열, (hfac)CuTMVS 계열의 hfac를 포함한 구리 전구체를 DLI, CEM, 오리피스 및 스프레이 방식의 분무기를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 1 항에 있어서, 상기 금속층은 50 내지 250℃의 온도와 0.1 내지 30Torr의 압력에서 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 1 항에 있어서, 상기 금속층은 수소, 질소, 아르곤 및 헬륨 중 어느 하나를 가압 가스로 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  10. 제 1 항에 있어서, 상기 확산 장벽층 스페이서는 이온화된 PVD 방법, CVD 방법 또는 MOCVD 방법에 의해 형성된 TiN막, 이온화된 PVD 방법에 의해 형성된 Ta막 또는 TaN막, CVD 방법에 의해 형성된 Ta막 또는 TaN막, CVD 방법에 의해 형성된 WN막, PVD 방법 또는 CVD 방법에 의해 형성된 TiAlN막, TiSiN막 또는 TaSiN막중 어느 하나를 상기 금속층 상부에 형성한 후 전면 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제 1 항 또는 제 10 항에 있어서, 상기 확산 장벽층은 5 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 제 1 항에 있어서, 상기 절연막은 산화막 또는 유전 상수가 낮은 막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2000-0033983A 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법 KR100404942B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0033983A KR100404942B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법
JP2001071618A JP4889868B2 (ja) 2000-06-20 2001-03-14 半導体素子の金属配線形成方法
US09/875,621 US6376356B2 (en) 2000-06-20 2001-06-06 Method of manufacturing a metal wiring in a semiconductor device
US10/079,115 US6617238B2 (en) 2000-06-20 2002-02-20 Method of manufacturing a metal wiring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0033983A KR100404942B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020000049A true KR20020000049A (ko) 2002-01-04
KR100404942B1 KR100404942B1 (ko) 2003-11-07

Family

ID=19672827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0033983A KR100404942B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 금속 배선 형성 방법

Country Status (3)

Country Link
US (2) US6376356B2 (ko)
JP (1) JP4889868B2 (ko)
KR (1) KR100404942B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388067C (zh) * 2005-05-17 2008-05-14 友达光电股份有限公司 导线结构及其制造方法
WO2007004256A1 (ja) * 2005-06-30 2007-01-11 Spansion Llc 半導体装置およびその製造方法
KR101948072B1 (ko) * 2018-01-29 2019-02-14 주식회사 페타룩스 전자소자 제조방법
US10720391B1 (en) * 2019-01-04 2020-07-21 Globalfoundries Inc. Method of forming a buried interconnect and the resulting devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112326A (ja) * 1992-09-25 1994-04-22 Kawasaki Steel Corp 半導体装置の製造方法
US5744192A (en) * 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
KR19980065748A (ko) * 1997-01-14 1998-10-15 김광호 반도체 소자의 금속 배선 형성방법
JPH10242269A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置の製造方法
JPH1187267A (ja) * 1997-09-02 1999-03-30 Sony Corp 金属膜の形成方法および半導体装置の製造方法
KR100566905B1 (ko) * 1998-09-11 2006-07-03 에이에스엠지니텍코리아 주식회사 표면 촉매를 이용한 화학 증착방법_
TW412792B (en) * 1999-02-10 2000-11-21 Applied Materials Inc Etching back process for solving the plug loss
US6251772B1 (en) * 1999-04-29 2001-06-26 Advanced Micro Devicees, Inc. Dielectric adhesion enhancement in damascene process for semiconductors
US6309957B1 (en) * 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
KR20010096408A (ko) * 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
KR100407678B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법

Also Published As

Publication number Publication date
US20020076922A1 (en) 2002-06-20
KR100404942B1 (ko) 2003-11-07
US20010053599A1 (en) 2001-12-20
US6617238B2 (en) 2003-09-09
US6376356B2 (en) 2002-04-23
JP4889868B2 (ja) 2012-03-07
JP2002026120A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
KR100386155B1 (ko) 다마신 상호연결을 위한 이중 에칭 멈춤/확산 방지막
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6503830B2 (en) Method of manufacturing a semiconductor device
US20020036309A1 (en) Semiconductor device and method for fabricating the same
US6953745B2 (en) Void-free metal interconnection structure and method of forming the same
US20090134520A1 (en) Process integration scheme to lower overall dielectric constant in beol interconnect structures
JP2000323479A (ja) 半導体装置およびその製造方法
KR100403454B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100404942B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
US5948705A (en) Method of forming interconnection line
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
KR20020032709A (ko) 반도체 소자의 금속 배선 형성 방법
KR100323719B1 (ko) 반도체소자의 금속배선 및 그 제조방법
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20240038547A1 (en) Method and structure to form connector tabs in subtractive patterning
KR100713900B1 (ko) 반도체 소자의 금속배선 제조방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100410811B1 (ko) 반도체장치의다층금속배선형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100576046B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR20040077042A (ko) 다마신 금속 배선 형성방법
KR20010077133A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee