KR200198431Y1 - 반도체웨이퍼노광장치 - Google Patents

반도체웨이퍼노광장치 Download PDF

Info

Publication number
KR200198431Y1
KR200198431Y1 KR2019970018627U KR19970018627U KR200198431Y1 KR 200198431 Y1 KR200198431 Y1 KR 200198431Y1 KR 2019970018627 U KR2019970018627 U KR 2019970018627U KR 19970018627 U KR19970018627 U KR 19970018627U KR 200198431 Y1 KR200198431 Y1 KR 200198431Y1
Authority
KR
South Korea
Prior art keywords
exposure
wafer
exposure apparatus
baking
semiconductor wafer
Prior art date
Application number
KR2019970018627U
Other languages
English (en)
Other versions
KR19990005319U (ko
Inventor
최돈식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019970018627U priority Critical patent/KR200198431Y1/ko
Publication of KR19990005319U publication Critical patent/KR19990005319U/ko
Application granted granted Critical
Publication of KR200198431Y1 publication Critical patent/KR200198431Y1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 고안은 반도체 웨이퍼 노광장치에 관한 것으로, 종래에는 노광후 시간이 지체되어 노광영역의 산이 감소됨으로서, 현상시 노광영역이 용해되지 않고 결국은 후공정에서 패턴미형성 불량이 발생되는 문제점이 있었다. 본 고안 반도체 웨이퍼 노광장치는 노광장치(20)의 내부에 베이크부(40)를 설치하여, 노광을 실시한 다음 즉시 베이크를 실시하여 노광영역에 산이 증대되도록 함으로써, 현상시 노광영역의 용해도가 증가되어, 후공정에서 패턴이 완벽하게 형성되도록 함으로서 웨이퍼의 품질을 향상시키는 효과가 있다.

Description

반도체 웨이퍼 노광장치{EXPOSURE APPARATUS FOR SEMICONDUCTOR WAFER}
본 고안은 반도체 웨이퍼 노광장치에 관한 것으로, 특히 노광시 베이크의 지연으로 노광영역의 산이 소멸되어 용해도가 낮아지는 것을 방지하도록 하는데 적합한 반도체 웨이퍼 노광장치에 관한 것이다.
일반적으로 노광기술은 웨이퍼의 상면에 도포된 포토레지스트에 형성되는 노광영역과 비노광영역의 용해도 차이에 의해 패턴을 구현하는 기술로서 이와 같은 노광장치가 설치되어 있는 포토장치가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 포토장비의 구성을 보인 배치도로서, 도시된 바와 같이, 종래 포토장비는 웨이퍼에 포토레지스트를 도포하기 위한 도포기(1)와, 노광된 웨이퍼를 현상하기 위한 현상기(2)와, 노광된 웨이퍼를 굽기위한 베이크부(3)가 구비된 도포/현상장치(10)와; 웨이퍼를 반송하기 위한 반송부(11)와, 웨이퍼에 빛을 전송하기 위한 조명계(12)와, 웨이퍼를 이동하며 빛에 노출시키기 위한 스테이지(13) 및 렌즈부(14)가 구비된 노광장치(20)로 구성되어 있다.
상기와 같이 구성되어 있는 종래 포토장비는 도포기(1)에서 도 2a와 같은 웨이퍼(30)의 상면에 도 2b와 같이 포토레지스트(31)를 도포한다. 그런 다음, 포토레지스트(31)가 도포된 웨이퍼(30)를 노광장치(20)로 이동하여 도 2c와 같이 마스크(32)를 이용하여 노광을 실시한다. 그런 다음, 노광영역(33)이 형성된 웨이퍼(30)를 베이크부(3)로 이동하여 베이크함으로서 도 2d와 같이 노광영역(33)에 다량의 산(H+)이 발생되도록 한다. 그런 다음, 현상기(2)로 이동하여 도 2e와 같이 노광영역(33)를 용해해낸다.
그러나, 종래 포토장비에서는 웨이퍼(30)에 노광을 실시한 다음, 도포/현상장치(10)의 베이크부(3)로 이동중에 시간이 지체되어 노광영역(33)의 산(H+)이 소멸되고, 산이 소멸된 노광영역(33)이 현상시 용해되지 않아 패턴 미형성을 유발시켜서 품질불량을 초래하는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 노광이 실시된 웨이퍼를 지체시키지 않고 즉시 베이크하여 노광영역의 산을 증가시켜서 노광영역의 용해도를 증대시키도록 하는데 적합한 반도체 웨이퍼 노광장치를 제공함에 있다.
도 1은 종래 포토장비의 구성을 보인 배치도.
도 2a 내지 2e는 포토공정의 순서를 설명하기 위한 단면도.
도 3은 본 고안 반도체 웨이퍼 노광장치가 구비된 포토장비의 구성을 보인 배치도.
도 4는 현상액에서의 용해정도를 보인 그래프.
도 5a와 5b는 노광시 산이 증가된 상태를 보인 단면도.
* * 도면의 주요부분에 대한 부호의 설명 * *
11 : 반송부 12 : 조명계
13 : 스테이지 14 : 렌즈부
40 : 베이크부
상기와 같은 본 고안의 목적을 달성하기 위하여 웨이퍼를 반송하기 위한 반송부와, 웨이퍼에 빛을 전송하기 위한 조명계와, 웨이퍼를 이동하며 빛에 노출시키기 위한 스테이지 및 렌즈부가 구비된 노광장치에 있어서, 상기 스테이지의 후방에 노광된 웨이퍼를 즉시 베이크하기 위한 베이크부를 설치하여서 구성된 것을 특징으로 하는 반도체 웨이퍼 노광장치가 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 반도체 웨이퍼 노광장치를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 고안 반도체 웨이퍼 노광장치가 구비된 포토장비의 구성을 보인 배치도로서, 도시된 바와 같이, 본 고안 노광장치가 구비된 포토장비는 웨이퍼에 포토레지스트를 도포하기 위한 도포기(1)와, 노광된 웨이퍼를 현상하기 위한 현상기(2)와, 노광된 웨이퍼를 굽기위한 베이크부(3)가 구비된 도포/현상장치(10)와; 웨이퍼를 반송하기 위한 반송부(11)와, 웨이퍼에 빛을 전송하기 위한 조명계(12)와, 웨이퍼를 이동하며 빛에 노출시키기 위한 스테이지(13) 및 렌즈부(14)가 구비된 노광장치(20)로 구성되어 있는 것은 종래와 동일하다.
여기서, 본 고안은 상기 스테이지(13)의 후방에 노광한 웨이퍼를 즉시 베이크하기 위한 베이크부(40)를 설치하여서 구성된다.
즉, 상기 베이크부(40)를 노광장치(20)의 내부에 설치하여 웨이퍼를 노광한 다음, 지체시간없이 베이크가 이루어지도록 구성되어 있다.
상기와 같이 구성되어 있는 본 고안 노광장치가 구비된 포토장비의 동작은 다음과 같다.
도포기(1)에서 웨이퍼(30)의 상면에 포토레지스트(31)를 도포한다. 그런 다음, 포토레지스트(31)가 도포된 웨이퍼(30)를 노광장치(20)로 이동하여 마스크(32)를 이용하여 도 5a와 같이 노광을 실시한다. 그런 다음, 노광영역(33)이 형성된 웨이퍼(30)를 노광장치(20)의 내측에 설치되어 있는 베이크부(40)로 이동하여 베이크함으로서 노광영역(33)에 다량의 산(H+)이 증대되도록 한다. 그런 다음, 현상기(2)로 이동하여 노광영역(33)을 용해해낸다.
이상에서 상세히 설명한 바와 같이 본 고안 반도체 웨이퍼 노광장치는 노광장치의 내부에 베이크부를 설치하여, 노광을 실시한 다음 즉시 베이크를 실시하여 노광영역에 산이 증대되도록 함으로써, 도 4에 도시된 바와 같이 용해도가 증가되어, 후공정에서 패턴이 완벽하게 형성되도록 함으로서 웨이퍼의 품질을 향상시키는 효과가 있다.

Claims (1)

  1. 웨이퍼를 반송하기 위한 반송부와, 웨이퍼에 빛을 전송하기 위한 조명계와, 웨이퍼를 이동하며 빛에 노출시키기 위한 스테이지 및 렌즈부가 구비된 노광장치에 있어서,
    상기 스테이지에서 노광된 웨이퍼를 베이크하여 노광영역의 산을 증가시키기 위한 베이크부를 노광장치의 본체 내부에 설치하여 노광한 다음 즉시 베이크할 수 있도록 한 것을 특징으로 하는 반도체 웨이퍼 노광장치.
KR2019970018627U 1997-07-15 1997-07-15 반도체웨이퍼노광장치 KR200198431Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970018627U KR200198431Y1 (ko) 1997-07-15 1997-07-15 반도체웨이퍼노광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970018627U KR200198431Y1 (ko) 1997-07-15 1997-07-15 반도체웨이퍼노광장치

Publications (2)

Publication Number Publication Date
KR19990005319U KR19990005319U (ko) 1999-02-18
KR200198431Y1 true KR200198431Y1 (ko) 2000-12-01

Family

ID=19505831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970018627U KR200198431Y1 (ko) 1997-07-15 1997-07-15 반도체웨이퍼노광장치

Country Status (1)

Country Link
KR (1) KR200198431Y1 (ko)

Also Published As

Publication number Publication date
KR19990005319U (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
JPH09326361A (ja) レジスト現像処理方法
US4377633A (en) Methods of simultaneous contact and metal lithography patterning
JPS5892221A (ja) 半導体基板露光装置
JPH11329956A (ja) 半導体装置の製造方法
KR200198431Y1 (ko) 반도체웨이퍼노광장치
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR100366633B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
JPH085812A (ja) λ／４シフト回折格子の製造方法
KR100286348B1 (ko) 반도체 포토공정의 노광방법
JPH0594945A (ja) パターン形成方法
KR100358161B1 (ko) 반도체소자제조방법
US5837403A (en) Photomask for removing the notching phenomenon
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
KR100212705B1 (ko) 반도체 웨이퍼의 패턴 형성방법
KR0141156B1 (ko) 마스크의 리페어방법
KR100190086B1 (ko) 반도체 장치의 패턴 형성방법
KR20000047051A (ko) 반도체소자의 미세패턴 형성방법
KR20040038035A (ko) 반도체 소자의 오버레이 버니어 형성방법
KR0123241B1 (ko) 포토마스크 및 그 제조방법
KR950011169B1 (ko) 반도체 장치의 노광기 제조방법
JPH06260382A (ja) 半導体装置の製造方法
KR19990035265A (ko) 반도체 감광막의 현상방법
TW348368B (en) Coating pattern formation
JPH08191044A (ja) レジストパターン形成方法
KR970003523A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19970715

UA0201 Request for examination

Patent event date: 19970715

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19991029

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20000613

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20000724

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20000725

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 6

UR1001 Payment of annual fee

Payment date: 20050620

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 20070609

Termination category: Default of registration fee