KR200198113Y1 - Input device of programable logic controller - Google Patents
Input device of programable logic controller Download PDFInfo
- Publication number
- KR200198113Y1 KR200198113Y1 KR2019950053713U KR19950053713U KR200198113Y1 KR 200198113 Y1 KR200198113 Y1 KR 200198113Y1 KR 2019950053713 U KR2019950053713 U KR 2019950053713U KR 19950053713 U KR19950053713 U KR 19950053713U KR 200198113 Y1 KR200198113 Y1 KR 200198113Y1
- Authority
- KR
- South Korea
- Prior art keywords
- column
- input device
- address signal
- key matrix
- state
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- Programmable Controllers (AREA)
Abstract
피제어 기기의 어드레스 및 온오프 상태를 감지하는 간단한 구조의 프로그래머블 로직 콘트롤러(PLC)의 입력 장치가 개시된다.An input device of a programmable logic controller (PLC) having a simple structure for detecting an address and an on-off state of a controlled device is disclosed.
본 고안의 입력 장치는 피제어 기기에서 전송되는 온오프 상태신호에 응답하여 개폐되는 스위치들이 매트릭스 형태로 배치된 키매트릭스; 열 어드레스 신호에 응답하여 상기 키 매트릭스의 열 선택신호를 발생하는 디코더; 순환적으로 반복되는 열 어드레스 신호를 발생하여 상기 디코더에 제공하는 열 어드레스 신호 발생기; 및 상기 키 매트릭스에서 열 선택 신호에 의해 선택된 열에 정렬된 스위치들의 상태를 감지하고, 상기 어드레스 신호 발생기에서 발생된 열 어드레스 신호와 더불어 출력하는 인터페이스부를 포함함을 특징으로 한다.The input device of the present invention includes a key matrix in which switches are opened and closed in a matrix form in response to an on / off state signal transmitted from a controlled device; A decoder for generating a column selection signal of the key matrix in response to a column address signal; A column address signal generator for generating a cyclically repeated column address signal and providing the same to the decoder; And an interface unit for detecting a state of switches arranged in a column selected by a column selection signal in the key matrix and outputting the column address signal generated by the address signal generator.
본 고안에 따른 프로그래머블 로직 콘트롤러의 입력 장치는 피제어기기로부터 전송되는 온오프 상태 신호에 응답하여 개폐되는 스위치를 매트릭스 형태로 배치한 키 매트릭스를 사용함으로써 장치의 구조 및 결선을 성력화할 수 있다는 효과를 갖는다.The input device of the programmable logic controller according to the present invention has the effect that the structure and wiring of the device can be activated by using a key matrix in which switches are opened and closed in a matrix form in response to an on / off state signal transmitted from a controlled device. Have
Description
제1도는 종래의 입력 장치의 구성을 보이는 블록도이다.1 is a block diagram showing the configuration of a conventional input device.
제2도는 본 고안에 따른 입력 장치의 구성을 보이는 블록도이다.2 is a block diagram showing the configuration of an input device according to the present invention.
제3도는 제2도에 도시된 키 매트릭스의 상세한 구성을 보이는 도면이다.3 is a diagram showing the detailed configuration of the key matrix shown in FIG.
본 고안은 프로그래머블 로직 콘트롤러(Programble Logic Controller)의 입력 장치에 관한 것으로서 더욱 상세하게는 피제어기기의 어드레스 및 온오프 상태를 감지하는 간단한 구조의 입력 장치에 관한 것이다.The present invention relates to an input device of a programmable logic controller, and more particularly, to an input device having a simple structure for detecting an address and an on-off state of a controlled device.
프로그래머블 로직 콘트롤러는 많은 피제어 기기로부터 전송되는 온오프 상태 신호를 감시하고, 각 상태 신호의 변동 여부에 따라 적절한 제어 동작을 수행하여야 한다.The programmable logic controller must monitor the on-off status signals transmitted from many controlled devices and perform appropriate control operations depending on whether each status signal changes.
이에 따라 온오프 상태 신호를 전송하는 피제어 기기의 인식 번호 및 그 상태 값을 입력하는 장치를 필요로 한다.Accordingly, there is a need for a device for inputting a recognition number and a state value of a controlled device that transmits an on-off state signal.
제1도는 종래의 입력 장치의 구성을 보이는 블록도로서 피제어 기기가 64개인 경우를 보이는 것이다. 제1도에 도시된 장치에 있어서 피제어 기기로부터 전송되는 온오프 상태 신호(IN1-IN64)는 8개씩 묶여져 버퍼에 제공된다. 각각의 버퍼는 온오프 상태 신호의 값을 래치하고 어드레스 신호(A0, A1, A2)에 의해 자신의 어드레스가 지정되면 래치된 값을 출력한다.FIG. 1 is a block diagram showing the structure of a conventional input device, showing a case where there are 64 controlled devices. In the apparatus shown in FIG. 1, the on-off status signals IN1-IN64 transmitted from the controlled device are bundled into eight and provided to the buffer. Each buffer latches the value of the on-off state signal and outputs the latched value when its address is designated by the address signals A0, A1, A2.
이러한 종래의 입력 장치에 있어서, 각 버퍼는 온오프 상태 신호의 값을 래치하기 위한 래치 회로 및 어드레스 신호에 응답하여 래치된 값을 출력하는 출력 회로를 구비하여야 하므로 장치의 구성이 복잡해지는 단점이 있다.In such a conventional input device, each buffer must have a latch circuit for latching the value of the on-off state signal and an output circuit for outputting the latched value in response to the address signal, which results in a complicated configuration of the device. .
더욱이, 피제어 기기가 증가할수록 입력 장치를 구성하는 버퍼의 수도 증가하여야 하므로 장치의 구성이 더욱 복잡해지고, 결선이 어려워진다.Furthermore, as the number of controlled devices increases, the number of buffers constituting the input device must increase, so that the configuration of the device becomes more complicated and the wiring becomes difficult.
본 고안은 상기의 문제점을 해결하기 위하여 창출된 것으로서 간단한 구조의 입력 장치를 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above problems, and an object thereof is to provide an input device having a simple structure.
상기의 목적을 달성하는 본 고안의 입력 장치는 피제어 기기에서 전송되는 온오프 상태 신호에 응답하여 개폐되는 스위치들이 매트릭스 형태로 배치된 키 매트릭스; 열 어드레스 신호에 응답하여 상기 키 매트릭스의 열 선택 신호를 발생하는 디코더; 순환적으로 반복되는 열 어드레스 신호를 발생하여 상기 디코더에 제공하는 열 어드레스 신호 발생기; 및 상기 키 매트릭스에서 열 선택 신호에 의해 선택된 열에 정렬된 스위치들의 상태를 감지하고, 상기 어드레스 신호 발생기에서 발생된 열 어드레스 신호와 더불어 출력하는 인터페이스부를 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 고안의 특징 및 효과를 상세히 설명한다.The input device of the present invention to achieve the above object is a key matrix that is arranged in a matrix form of the switches that are opened and closed in response to the on-off state signal transmitted from the controlled device; A decoder for generating a column selection signal of the key matrix in response to a column address signal; A column address signal generator for generating a cyclically repeated column address signal and providing the same to the decoder; And an interface unit for detecting a state of switches arranged in a column selected by a column selection signal in the key matrix and outputting the column address signal generated by the address signal generator. Hereinafter, with reference to the accompanying drawings will be described in detail the features and effects of the present invention.
제2도는 본 고안에 따른 입력 장치의 구성을 보이는 블록도로서 피제어 기기가 64개인 경우를 보이는 것이다. 제2도에 있어서, 참조 부호 10은 키 매트릭스를, 12는 열 디코더를, 14는 열 어드레스 발생기를, 그리고 16은 인터페이스부를 나타낸다.2 is a block diagram showing the configuration of an input device according to the present invention, which shows 64 cases of controlled devices. In FIG. 2, reference numeral 10 denotes a key matrix, 12 denotes a column decoder, 14 denotes a column address generator, and 16 denotes an interface portion.
키 매트릭스(10)는 피제어 기기에서 전송되는 온오프 상태 신호에 응답하여 개폐되는 스위치(X0-X63)들이 제3도에 도시되는 바와 같이 매트릭스 형태로 배치되어져 있다.The key matrix 10 is arranged in a matrix form, as shown in FIG. 3, switches X0-X63 that open and close in response to an on-off state signal transmitted from a controlled device.
디코더(12)는 열 어드레스 신호에 응답하여 키 매트릭스(10)의 열 선택 신호(STB0-STB7)를 발생한다.The decoder 12 generates the column select signals STB0-STB7 of the key matrix 10 in response to the column address signals.
열 어드레스 신호 발생기(14)는 순환적으로 반복되는 열 어드레스신호(A0, A1, A2)를 발생하여 열 디코더(12)에 제공한다.The column address signal generator 14 generates the column address signals A0, A1, and A2 which are cyclically repeated and provides them to the column decoder 12.
인터페이스부(16)는 키 매트릭스(10)서 열 선택 신호(STB0-STB7)에 의해 선택된 열에 정렬된 스위치들의 상태를 감지하고, 어드레스 신호 발생기에서 발생된 열 어드레스 신호(A0, A1, A2)와 더불어 출력한다.The interface unit 16 senses the states of the switches arranged in the columns selected by the column selection signals STB0-STB7 in the key matrix 10, and the column address signals A0, A1, A2 generated by the address signal generator. And print it out.
제2도에 도시된 장치의 동작을 상세히 설명한다. 열 어드레스 발생부(14)는 주기적 순환적으로 변환되는 열 어드레스(A0, A1, A2)를 발생한다. 즉, 열 어드레스(A0, A1, A2)는 “000”부터 “111”까지 주기적 순환적으로 발생된다.The operation of the apparatus shown in FIG. 2 will be described in detail. The column address generator 14 generates column addresses A0, A1, and A2 that are periodically and cyclically converted. That is, the column addresses A0, A1, and A2 are periodically generated from "000" to "111".
디코더(12)는 열 어드레스 발생부(14)에서 발생된 열 어드레스(A0, A1, A2)를 디코딩하여 키 매트릭스(10)의 열 선택 신호(STB0-STB7) 중의 하나를 하이 레벨로 설정하고, 다른 열 선택 신호를 로우 레벨로 설정한다. 이에 따라 키 매트릭스(10)의 선택된 열만 하이 레벨로 설정된다.The decoder 12 decodes the column addresses A0, A1, and A2 generated by the column address generator 14 to set one of the column select signals STB0-STB7 of the key matrix 10 to a high level. Set another column select signal to the low level. Accordingly, only the selected column of the key matrix 10 is set to the high level.
키 매트릭스(10)의 각 열에는 각각 8개의 스위치가 정렬되어져 있으므로 선택된 열의 스위치의 개폐 상태에 따른 데이터가 행 방향으로 출력된다. 키 매트릭스(10)는 예를 들면 정렬된 스위치의 일단이 각 열에 접속되고, 타단은 저항을 통하여 접지되도록 구성된다. 행 방향의 데이터를 스위치와 저항과의 접속점에서 인출된다. 선택된 열에 하이 레벨의 전위가 인가되면 스위치의 개폐 상태에 따라 하이 혹은 로우 레벨이 출력된다.Since eight switches are arranged in each column of the key matrix 10, data according to the open / closed state of the switches in the selected column is output in the row direction. The key matrix 10 is configured such that, for example, one end of the aligned switches is connected to each column and the other end is grounded through a resistor. Data in the row direction is extracted at the connection point between the switch and the resistor. When a high level potential is applied to the selected column, a high or low level is output depending on the open / closed state of the switch.
인터페이스부(16)는 키 매트릭스(10)의 선택된 열 어드레스에 정렬된 스위치들의 상태에 상응하는 데이터를 감지하고, 감지된 데이터와 열 어드레스 발생부(14)에서 제공되는 어드레스 신호를 조합하여 출력한다.The interface unit 16 detects data corresponding to the states of the switches aligned with the selected column address of the key matrix 10, and outputs the detected data in combination with the address signal provided from the column address generator 14. .
인터페이스부(16)의 출력은 마이크로 프로세서 등에 제공된다.The output of the interface unit 16 is provided to a microprocessor or the like.
마이크로 프로세서는 인터페이스부(16)의 출력을 유입하여 피제어 기기의 인식 번호 및 상태를 인지하고, 그에 대응한 제어를 행하게 된다.The microprocessor injects the output of the interface unit 16, recognizes the identification number and state of the controlled device, and performs control corresponding thereto.
제2도에 도시된 장치에 있어서 키 매트릭스를 접속하기 위한 결선은 열 및 행 방향의 16개에 불과하므로 종래의 64개에 비하여 훨씬 간단해지게 된다.In the apparatus shown in FIG. 2, the connection for connecting the key matrix is only 16 in the column and row directions, which is much simpler than the conventional 64.
상술한 바와 같이 본 고안에 따른 프로그래머블 로직 콘트롤러의 입력 장치는 피제어 기기로부터 전송되는 온오프 상태 신호에 응답하여 개폐되는 스위치를 매트릭스 형태로 배치한 키 매트릭스를 사용함으로써 장치의 구조 및 결선을 성력화할 수 있다는 효과를 갖는다.As described above, the input device of the programmable logic controller according to the present invention uses a key matrix in which a switch is opened and closed in response to an on / off state signal transmitted from a controlled device, thereby improving the structure and wiring of the device. Has the effect that it can.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950053713U KR200198113Y1 (en) | 1995-12-29 | 1995-12-29 | Input device of programable logic controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950053713U KR200198113Y1 (en) | 1995-12-29 | 1995-12-29 | Input device of programable logic controller |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970045646U KR970045646U (en) | 1997-07-31 |
KR200198113Y1 true KR200198113Y1 (en) | 2000-10-02 |
Family
ID=19442596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950053713U KR200198113Y1 (en) | 1995-12-29 | 1995-12-29 | Input device of programable logic controller |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200198113Y1 (en) |
-
1995
- 1995-12-29 KR KR2019950053713U patent/KR200198113Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970045646U (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NZ198054A (en) | Polernary logic:multilevel circuits | |
KR970071218A (en) | Serial communication port switching circuit | |
US5677687A (en) | Zero DC power keyboard scanner using bidirectional I/O's with repeaters | |
KR200198113Y1 (en) | Input device of programable logic controller | |
US5914677A (en) | Apparatus and method for scanning a switch array | |
KR900003758A (en) | Computer system for performing fuzzy reasoning | |
KR950014977B1 (en) | Control device for operating panel | |
KR100319516B1 (en) | Key-in Scanning Device | |
KR940012128A (en) | Micro computer | |
RU2117978C1 (en) | Programmable device for logical control of electric drives and alarm | |
KR200216604Y1 (en) | Multipoint Digital Input Circuit of Controller | |
JPS592123A (en) | Telephone terminal equipment controlling system | |
CA1333924C (en) | Keyboard | |
KR0168789B1 (en) | Key scan circuit and its controlling method | |
KR0131894Y1 (en) | Device varifying plc input/output contact point with trigger function | |
KR200331154Y1 (en) | Semiconductor memory | |
JP2594680B2 (en) | Key matrix | |
KR960038534A (en) | Switch input device of programmable controller (PLC) using scan method and its control method | |
KR930010694A (en) | How to scan keys of electrical appliances | |
JPS57197637A (en) | Interface circuit for multipoint data input | |
KR960029574A (en) | Multiple number control system of the same device | |
KR930017020A (en) | Centralized control system and method | |
KR950007582A (en) | Remote control device and its remote control signal processing device | |
KR980004967A (en) | Static RAM Device with Selectable Length of Input / Output Data | |
JPS63244104A (en) | Arithmetic unit for programmable controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090715 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |