KR200194295Y1 - 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치 - Google Patents

정전기 측정이 가능한 반도체 제조용 플라즈마식각장치 Download PDF

Info

Publication number
KR200194295Y1
KR200194295Y1 KR2019980009751U KR19980009751U KR200194295Y1 KR 200194295 Y1 KR200194295 Y1 KR 200194295Y1 KR 2019980009751 U KR2019980009751 U KR 2019980009751U KR 19980009751 U KR19980009751 U KR 19980009751U KR 200194295 Y1 KR200194295 Y1 KR 200194295Y1
Authority
KR
South Korea
Prior art keywords
static electricity
etching
chamber
wafer
etching chamber
Prior art date
Application number
KR2019980009751U
Other languages
English (en)
Other versions
KR20000000363U (ko
Inventor
김무종
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019980009751U priority Critical patent/KR200194295Y1/ko
Publication of KR20000000363U publication Critical patent/KR20000000363U/ko
Application granted granted Critical
Publication of KR200194295Y1 publication Critical patent/KR200194295Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 고안은 정전기 측정이 가능한 반도체 제조용 플라즈마 식각 장치에 관한 것으로써 종래의 플라즈마 식각장치는 정전기를 제거하는 제전 스텝의 주기가 공정 진행 프로그램에 미리 일정한 주기로 입력되어 입력된 주기에 의해 정전기 제거가 이루어짐으로써 제전스텝 주기 이전에 발생된 정전기가 웨이퍼에 영향을 주더라도 식각공정이 진행되고 반대 경우로 정전기의 양이 무시할 정도로 발생되더라도 제전스텝이 이루어져 공정 효율성이 저하되고 웨이퍼의 불량률이 증대되는 문제점이 있었던 바, 본 고안에서는 식각쳄버내의 일측 벽면에 전류계와 연결된 전극을 설치하여 전극을 통해 전류계에서 정전기의 양이 측정되고 측정된 정전기의 양에 의해 공정 진행 프로그램의 제전 스텝 주기가 결정됨으로써 식각공정에서 웨이퍼의 불량률을 감소시키고 불필요한 제전 스텝의 수를 주려 식각 공정의 효율성을 향상시키는 정전기 측정이 가능한 반도체 제조용 플라즈마 식각 장치이다.

Description

정전기 측정이 가능한 반도체 제조용 플라즈마 식각장치
본 고안은 정전기 측정이 가능한 반도체 제조용 플라즈마 식각 장치에 관한 것으로써 특히 식각 쳄버내에 전류계와 연결된 전극을 설치하여 전극을 통해 전류계에서 정전기의 양이 측정되고 측정된 정전기의 양에 의해 공정 진행 프로그램의 제전 스텝 주기가 설정되는 정전기 측정이 가능한 반도체 제조용 플라즈마 식각 장치이다.
일반적으로 반도체 공정이 점차 고집적화 됨에 따라 웨이퍼의 표면이나 반도체 제조 장치의 내부에 부착되는 파티클에 대한 처리가 중요시되고 있다. 특히, 웨이퍼 식각작업시 발생하는 파티클은 정전기력에 의해 식각쳄버내에 부착되어 제거되지 않는다.
따라서 정전기력을 제거하여 파티클이 부착되는 것을 방지하기 위해 웨이퍼가 식각쳄버에서 식각이 이루어지고 언로딩된 후 다음 웨이퍼가 식각쳄버 내로 로딩되기 전에 쳄버 내부에 형성된 정전기를 제거하는 제전 스텝이 이루어진다.
이러한 종래의 플라즈마 식각장치 구성요소는 도 1을 참조하면 다음과 같다.
식각공정이 진행되는 식각쳄버(5)내에는 흡입관(7)과, 배출관(9)과, 상·하부 전극(11),(13)과, 클램프(15)가 형성된다.
상기 흡입관(7)은 식각쳄버(5)내로 식각가스를 유입시키기 위해 식각쳄버(5)의 일 측면에 형성된다.
상기 배출관(9)은 식각쳄버(5)내에서 반응이 끝난 식각가스를 식각쳄버(5)외부로 배출하기 위해 쳄버(5)의 일 측면에 형성된다.
상기 상부전극(11)은 쳄버(5)상단에 형성되어 클램프(15)에 의해 고정되고 하부 전극(13)은 상부 전극(11)의 하단으로 일정 간격 이격되어 형성된다.
도 1을 참조하여 종래의 식각 장치에서의 제전 스텝 과정은 다음과 같다.
정전기 제거를 위해 제전 스텝 주기가 '2'로 공정 진행 프로그램에 설정되면 웨이퍼 카세트(미도시)에서 개폐기(17)을 거쳐 1번 웨이퍼(미도시)가 로딩부(1)에 안착되면 쳄버(5)쪽 개폐기(19)는 개방되고 1번 웨이퍼는 식각쳄버(5)내로 인입된다.
1번 웨이퍼가 식각쳄버(5)내로 인입되면 쳄버(5)쪽 개폐기(19)는 폐쇄되고 2번 웨이퍼(미도시)는 개폐기(17)를 거쳐 로딩부(1)로 인입되어 대기한다.
1번 웨이퍼가 식각되면 언로딩부(3)의 쳄버(5)쪽 개폐기(21)는 개방되고 1번 웨이퍼는 개폐기(21),(24)를 거쳐 빠져나간다.
1번 웨이퍼가 빠져나가면 로딩부(1)의 쳄버(5)쪽 개폐기(19)는 개방되고 대기하고 있던 2번 웨이퍼는 쳄버(5)내로 인입된다.
2번 웨이퍼가 쳄버(5)내로 인입되면 로딩부(1)의 쳄버쪽 개폐기(19)는 폐쇄되어 식각공정이 이루어지고 3번 웨이퍼(미도시)는 개폐기(17)를 거쳐 로딩부(1)에서 대기한다.
2번 웨이퍼가 식각되면 언로딩부(3)의 쳄버(5)쪽 개폐기(21)는 개방되어 2번 웨이퍼가 빠져나가고 미리 설정된 제전 스텝 주기에 의해 3번 웨이퍼는 식각쳄버(5)내로 유입되지 않고 로딩부(1)에서 대기한다.
3번 웨이퍼가 로딩부(1)에서 대기하는 동안 식각쳄버(5)내는 입력된 제전 스텝 주기에 의해 1번 웨이퍼와 2번 웨이퍼의 식각과정에서 발생되었을 가능성이 있는 정전기를 제거하기 위해 비활성 가스를 식각쳄버(5)내에 인입시키고 식각쳄버(5)내를 플라즈마 상태로 형성하여 정전기를 제거하는 제전 스텝을 진행시킨다.
정전기 제거를 위한 제전 스텝이 완료되면 로딩부(1)에 대기하고 있던 3번 웨이퍼는 식각쳄버(5)내로 이송되어 식각이 진행된다.
그러나 종래의 플라즈마 식각 장치에서 정전기를 제거하는 제전 스텝의 주기는 식각 쳄버내에 형성된 정전기의 양에 의해 결정되는 것이 아니라 정전기의 양에 상관없이 미리 일정한 주기로 공정 진행 프로그램에 입력되어 입력된 주기에 의해 정전기 제거가 이루어짐으로써 제전 스텝 주기 이전에 발생된 정전기가 웨이퍼에 영향을 주더라도 식각공정이 진행되고 반대 경우로 정전기의 양이 무시할 정도로 발생되더라도 제전 스텝이 이루어져 공정 효율성이 저하되고 웨이퍼 불량률이 증가되는 문제점이 있다.
본 고안의 목적은 식각쳄버내 정전기 양의 측정을 통해 공정 진행 프로그램의 정전기 제거스텝인 제전 스텝 주기가 설정되어 웨이퍼의 불량률을 감소시키고 식각공정의 효율성을 향상시키는 반도체 제조용 플라즈마 식각장치를 제공하는데 있다.
따라서, 본 고안은 상기 목적을 달성하고자, 플라즈마 상태 하에서 웨이퍼의 식각을 하는 통상의 플라즈마 식각장치에 있어서 웨이퍼의 식각공정이 진행되는 식각쳄버와, 상기 식각쳄버내로 공정 가스를 인입시키기 위해 식각쳄버내 일 측에 형성된 흡입관과, 상기 식각쳄버내에서 식각이 끝난 공정 가스를 배출하기 위해 식각쳄버내 타측에 형성된 배출관과, 상기 식각쳄버내에 고주파 전력을 인가시키기 위해 식각쳄버 상단과 하단에 각각 일정한 거리가 이격되어 형성된 상·하부 전극과, 상기 식각쳄버내 일측벽면에 전류계와 연결된 전극으로 구성되어 상기 식각쳄버내의 정전기량은 전극과 연결된 전류계를 통해 검출되고 검출된 정전기량에 의해 공정 진행 프로그램의 제전 스텝 주기가 설정되는 것이 특징이다.
제 1도는 식각공정의 웨이퍼 이송 과정에 대한 개략적인 도면이고,
제 2도는 종래의 플라즈마 식각장치의 단면도이고,
제 3도는 본 고안에 의한 플라즈마 식각장치의 단면도이다.
* 도면의 주요부분에 대한 간단한 부호설명 *
1: 웨이퍼 로딩부 3: 웨이퍼 언로딩부
5,105: 식각쳄버 7,107: 흡입관
9,109: 배출관 11,111: 상부 전극
13,113: 하부 전극 15,115: 클램프
17,19,21,24: 개폐기
101: 전극 103: 전류계
도 3을 참조하여 본 고안에 의한 플라즈마 식각장치의 구조를 살펴보면 다음과 같다.
식각공정이 이루어지는 식각쳄버(105)내에는 흡입관(107)과, 배출관(109)과, 상·하부 전극(111),(113)과, 클램프(115)와, 전극(101)이 형성되고 식각쳄버(105) 외부에 전류계(103)가 형성된다.
상기 식각쳄버(105)내에는 전류계(103)와 연결된 전극(101)이 일측 벽면에 형성된다.
상기 흡입관(107)은 식각쳄버(105)내로 식각가스를 유입시키기 위해 식각쳄버(105)의 일 측면에 형성된다.
상기 배출관(109)은 식각쳄버(105)내에서 반응이 끝난 식각가스를 식각쳄버(105)외부로 배출하기 위해 쳄버(105)의 일 측면에 형성된다.
상기 상부 전극(111)은 쳄버(105)상단에 형성되어 클램프(115)에 의해 고정되고 하부 전극(113)은 상부 전극(111)의 하단으로 일정 간격 이격되어 형성된다.
본 고안에 의한 제전스탭 주기 설정의 일 예를 설명하면 다음과 같다.
웨이퍼 카세트(미도시)에서 1번 웨이퍼(미도시)가 로딩부(1)에 안착되면 쳄버(5)쪽 개폐기(19)는 개방되고 웨이퍼는 식각쳄버(105)내로 인입된다.
1번 웨이퍼가 식각쳄버(105)내로 인입되면 쳄버(105)쪽 개폐기(19)는 폐쇄되고 2번 웨이퍼(미도시)는 개폐기(17)를 거쳐 로딩부(1)로 인입되어 대기한다.
1번 웨이퍼가 식각되면 언로딩부(3)의 쳄버(105)쪽 개폐기(21)는 개방되고 1번 웨이퍼는 개폐기(21),(24)를 거쳐 빠져나간다.
로딩부(1)에 대기하는 2번 웨이퍼가 쳄버(105)내로 이송되기전 쳄버(105)내에 형성된 전극(101)을 통해 쳄버(105)내부의 정전기양이 전류계(103)에서 측정된다.
전류계(103)에서 측정된 정전기량은 공정 진행 프로그램에 전달되어 식각공정에 영향을 주지 않는 범위이면 로딩부(1)에 대기하고 있는 2번 웨이퍼는 식각쳄버(105)내로 인입되어 식각공정이 진행되고 식각공정에 영향을 주는 범위이면 2번 웨이퍼는 식각쳄버내로 인입되지 않고 정전기를 제거하는 제전 스텝이 진행된다.
상기에서 상술한 바와 같이 본 고안은 식각 쳄버 내의 일측 벽면에 전류계와 연결된 전극을 설치하여 식각쳄버 내의 정전기량은 전극과 연결된 전류계에 의해 측정되고 측정된 정전기량에 의해 공정 진행 프로그램의 제전 스텝 주기가 설정됨으로써 식각공정에서 웨이퍼의 불량률을 감소시키고 불필요한 제전 스텝의 수를 줄여 식각 공정의 효율성을 향상시키는데 있다.

Claims (1)

  1. 플라즈마에 의해 웨이퍼 식각을 위한 통상적인 플라즈마 식각장치에 있어서,
    웨이퍼의 식각공정이 진행되는 식각쳄버와;
    상기 식각쳄버내로 공정 가스를 인입시키기 위해 식각쳄버내 일 측에 형성된 흡입관과;
    상기 식각쳄버내에서 식각이 끝난 공정 가스를 배출하기 위해 식각쳄버내 타측에 형성된 배출관과;
    상기 식각쳄버내에 고주파 전력을 인가시키기 위해 식각쳄버 상단과 하단에 각각 일정한 거리가 이격되어 형성된 상·하부 전극과;
    상기 식각쳄버내 일측벽면에 전류계와 연결된 전극으로 구성되어,
    상기 식각쳄버내의 정전기량은 전극과 연결된 전류계를 통해 검출되고 검출된 정전기량에 의해 공정 진행 프로그램의 제전 스텝 주기가 설정되는 것이 특징인 정전기 측정이 가능한 반도체 제조용 플라즈마 식각 장치.
KR2019980009751U 1998-06-09 1998-06-09 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치 KR200194295Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980009751U KR200194295Y1 (ko) 1998-06-09 1998-06-09 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980009751U KR200194295Y1 (ko) 1998-06-09 1998-06-09 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치

Publications (2)

Publication Number Publication Date
KR20000000363U KR20000000363U (ko) 2000-01-15
KR200194295Y1 true KR200194295Y1 (ko) 2000-10-02

Family

ID=19535165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980009751U KR200194295Y1 (ko) 1998-06-09 1998-06-09 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치

Country Status (1)

Country Link
KR (1) KR200194295Y1 (ko)

Also Published As

Publication number Publication date
KR20000000363U (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR0145645B1 (ko) 드라이에칭 장치의 에칭실을 클리닝하는 방법
US20090294066A1 (en) Dry Etching Apparatus
JP6418694B2 (ja) 基板処理装置および基板処理方法
KR200194295Y1 (ko) 정전기 측정이 가능한 반도체 제조용 플라즈마식각장치
KR100442580B1 (ko) 반도체 제조용 챔버의 배기시스템
KR100384789B1 (ko) 반도체 제조용 플라즈마 식각장치
KR100665839B1 (ko) 플라즈마 처리장치
US6374832B2 (en) Waferless seasoning process
US6752897B2 (en) Wet etch system with overflow particle removing feature
US5895551A (en) Plasma etching apparatus
JPH11289004A (ja) 被処理体の離脱方法および静電チャック装置
KR20150116003A (ko) 기판 처리 장치, 기판 처리 설비, 그리고 기판 처리 방법
JP2002367965A (ja) プラズマ処理装置およびプラズマ処理方法
KR100637602B1 (ko) 기판의 디척킹이 신속한 플라즈마 처리장치 및 기판 디척킹방법
JP2004087576A (ja) 真空処理装置
US20220102120A1 (en) Operating method of etching device
KR100631422B1 (ko) 기판 디처킹 방법
KR100631425B1 (ko) 기판 디척킹 방법
KR100631424B1 (ko) 기판 디척킹 방법
KR100868797B1 (ko) 건식 식각 장치
JPS59117227A (ja) ウエハ処理装置
KR20020020084A (ko) 백 플라즈마 타입의 플라즈마 에칭 장치를 이용한 반도체장치의 제조방법
KR100223933B1 (ko) 반도체 식각 장치 및 그를 이용한 폴리 실리콘 식각 방법
JPH05304117A (ja) プラズマ処理装置
KR100282415B1 (ko) 웨이퍼식각장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 13

EXPY Expiration of term