KR200190102Y1 - 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device) - Google Patents

플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device) Download PDF

Info

Publication number
KR200190102Y1
KR200190102Y1 KR2019940035916U KR19940035916U KR200190102Y1 KR 200190102 Y1 KR200190102 Y1 KR 200190102Y1 KR 2019940035916 U KR2019940035916 U KR 2019940035916U KR 19940035916 U KR19940035916 U KR 19940035916U KR 200190102 Y1 KR200190102 Y1 KR 200190102Y1
Authority
KR
South Korea
Prior art keywords
analog
display device
plasma display
data
processing circuit
Prior art date
Application number
KR2019940035916U
Other languages
English (en)
Other versions
KR960025153U (ko
Inventor
김이곤
Original Assignee
김순택
삼성에스디아이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이주식회사 filed Critical 김순택
Priority to KR2019940035916U priority Critical patent/KR200190102Y1/ko
Publication of KR960025153U publication Critical patent/KR960025153U/ko
Application granted granted Critical
Publication of KR200190102Y1 publication Critical patent/KR200190102Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 고안의 플라즈마 표시소자의 표시 데이터 처리회로는 입력되는 아날로그 데이터를 플라즈마 표시소자에 표시할 수 있도록 디지털 데이터로 변환하고, 감마보정을 수행하는 것으로서 감마보정의 가중치에 따라 설정된 다수의 기준전압과 표시할 아날로그 데이터를 비교하여 디지털 데이터로 변환하는 아날로그/디지털 변환부(11)와, 상기 아날로그/디지털 변환부(11)의 출력신호를 엔코딩하여 플라즈마 표시소자의 표시신호로 출력하는 엔코더(12)를 구비하여 플라즈마 표시소자에 표시할 아날로그 데이터를 디지털 데이터로 변환하면서 감마보정을 하는 것으로 회로의 구성이 매우 간단하고, 고가의 프로그래머블 롬등을 사용하지 않아 제품의 생산원가가 절감된다.

Description

플라즈마 표시소자의 표시 데이터 처리회로
제1도는 종래의 표시 데이터 처리회로도.
제2도는 본 고안의 표시 데이터 처리회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 아날로그/디지털 변환부 12 : 엔코더
R11∼R18: 저항
본 고안은 입력되는 아날로그 데이터를 플라즈마 표시소자에 표시할 수 있도록 디지털 데이터로 변환하고, 감마보정을 수행하는 플라즈마 표시소자의 표시 데이터 처리회로에 관한 것이다.
일반적으로 플라즈마 표시소자에 소정의 데이터를 표시하기 위해서는 아날로그 데이터를 디지털 데이터로 변환하고, 이를 플라즈마 표시소자의 특성에 알맞도록 감마보정을 하여야 된다.
이를 위하여 종래에는 제1도에 도시된 바와 같이 저항값이 동일한 다수의 저항(R1∼R8)을 전원(B+)과 접지사이에 직렬로 연결하고, 각각의 저항(R1∼R8)의 접속점을 비교기(CP1∼CP7)의 반전 입력단자(-)에 각기 접속함과 아울러 비교기(CP1∼CP7)의 비반전 입력단자(+)에 ㅔ아날로그 데이터가 입력되게 하여 아날로그/디지털 변환부(1)를 구성하고, 비교기(CP1∼CP7)의 출력단자는 엔코더(2)를 통해 감마보정부(3)의 입력단자에 접속하였다.
이와 같이 구성된 종래의 데이터 처리회로는 전원(B+)이 인가되면, 인가된 전원(B+)은 아날로그/디지털 변환부(1)의 저항(R1∼R8)에 의해 분할되어 비교기(CP1∼CP7)의 반전 입력단자(-)에 각기 기준전압으로 인가된다.
이와 같은 상태에서 플라즈마 표시소자에 표시할 아날로그 데이터가 입력되면, 입력된 아날로그 데이터는 비교기(CP1∼CP7)의 비반전 입력단자(+)에 각기 인가되어 저항(R1∼R7)으로 분할된 기준전압과 각기 비교출력되고, 비교기(CP1∼CP7)의 출력신호는 엔코더(2)에서 엔코딩된 후 감마 보정부(3)에 입력된다.
여기서, 감마 보정부(3)는 예를 들면, 프로그래머블 롬으로서 엔코더에서 출력되는 신호를 어드레스 신호로 하여 저장되어 있는 감마 보정된 데이터를 출력하고, 출력한 데이터는 플라즈마 표시소자에 인가되어 표시된다.
이러한 종래의 데이터 처리회로는 표시할 아날로그 데이터를 디지털 데이터로 변환하고, 엔코딩한 후 감마보정하는 것으로서 회로의 구성이 복잡하고, 고가의 프로그래머블 롬 등으로 감마보정을 하여야 되어 제품의 생산원가가 상승하게 되는 등의 여러가지 문제점이 있었다.
본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로서, 아날로그/디지털 변환부의 저항의 값을 감마보정을 하는 가중치에 따른 값으로 설정하여 아날로그 데이터를 디지털 데이터로 변환하면서 감마보정을 하는 간단한 구성의 플라즈마 표시소자의 표시 데이터 처리회로를 제공하는 데 그 목적이 있다.
이러한 목적을 가지는 본 고안의 플라즈마 표시소자의 표시 데이터 처리회로는 전원과 접지사이에 다수의 저항을 직렬로 연결하여 기준전압을 발생하되, 저항의 값을 감마보정의 가중치에 따른 값으로 설정하여 기준전압을 발생하는 것으로서 입력되는 아날로그 데이터를 디지털 데이터로 변환하면서 감마보정을 하고, 이를 엔코더로 엔코딩하여 플라즈마 표시소자로 출력한다.
이하 첨부된 제2도의 도면을 참조하여 본 고안의 플라즈마 표시소자의 표시 데이터 처리회로를 상세히 설명한다.
제2도는 본 고안의 표시 데이터 처리회로도로서 이에 도시된 바와 같이, 다수의 저항(R11∼R18)을 전원(B+)과 접지사이에 직렬로 연결하고, 각각의 저항(R11∼R18)의 접속점을 비교기(CP11∼CP17)의 반전 입력단자(-)에 각기 접속함과 아울러 비교기(CP11∼CP17)의 비반전 입력단자(+)에 아날로그 데이터가 입력되게 하여 아날로그/디지털 변환부(11)를 구성하고, 비교기(CP11∼CP17)의 출력단자는 엔코더(12)의 입력단자에 접속하였다.
이와 같이 구성된 본 고안의 표시 데이터 처리회로는 전원(B+)이 인가되면, 인가된 전원(B+)은 아날로그/디지털 변환부(11)의 저항(R1∼R8)에 의해 분할되어 비교기(CP11∼CP17)의 반전 입력단자(-)에 각기 기준전압으로 인가된다.
여기서, 저항(R11∼R18)의 값은 감마보정의 가중치에 따라 설정하는 것으로서, 예를 들면, 저항((R11,R12)의 값은 저항(R13∼R16)의 값의 1/2이 되게 설정하고, 저항(R17,R18)의 값은 저항(R11∼R16)의 값의 3/2이 되게 설정하여 비교기(CP11∼CP17)의 반전 입력단자(-)에는 7.5B+/8V, 7B+/8V, 6B+/8V, 5B+/8V, 4B+/8V, 3B+/8V 및 1.5B+/8V이 인가되게 한다.
그러면, 입력되는 표시할 아날로그 데이터는 비교기(CP11∼CP17)의 비반전 입력단자(+)에 인가되어 7.5B+/8V, 7B+/8V, 6B+/8V, 5B+/8V, 4B+/8V, 3B+/8V 및 1.5B+/8V와 각기 비교되면서 디지털 데이터로 변환됨과 아울러 감마보정되어 출력되고, 비교기(CP11∼CP17)의 출력신호는 엔코더(12)에서 엔코딩되어 플라즈마 표시소자의 표시신호로 출력된다.
이상에서 상세히 설명한 바와 같이 본 고안은 전원을 분할하여 아날로그/디지털 변환부의 기준전압을 설정하는 다수의 저항을 감마보정의 가중치에 따라 설정하여 플라즈마 표시소자에 표시할 아날로그 데이터를 디지털 데이터로 변환하면서 감마보정을 하는 것으로 회로의 구성이 매우 간단하고, 고가의 프로그래머블 롬등을 사용하지 않아 제품의 생산원가가 절감되는 등의 효과가 있다.

Claims (1)

  1. 감마보정의 가중치에 따라 설정된 다수의 기준전압과 표시할 아날로그 데이터를 비교하여 디지털 데이터로 변환하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부의 출력신호를 엔코딩하여 플라즈마 표시소자의 표시신호로 출력하는 엔코더로 구성되는 플라즈마 표시소자의 표시데이터 처리회로에 있어서, 상기 아날로그/디지털 변환부는 감마보정의 가중치에 따라 저항값이 설정된 저항(R11∼R18)을 전원(B+)과 접지사이에 직렬로 연결하고, 각각의 저항(R11∼R18)의 접속점을 비교기(CP11∼CP17)의 반전단자(-)에 각기 접속함과 동시에 상기 비교기(CP11∼CP17)의 비반전단자(+)에는 아날로그데이터가 입력되게 구성된 것을 특징으로 하는 플라즈마 표시소자의 표시데이터 처리회로.
KR2019940035916U 1994-12-26 1994-12-26 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device) KR200190102Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940035916U KR200190102Y1 (ko) 1994-12-26 1994-12-26 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940035916U KR200190102Y1 (ko) 1994-12-26 1994-12-26 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device)

Publications (2)

Publication Number Publication Date
KR960025153U KR960025153U (ko) 1996-07-22
KR200190102Y1 true KR200190102Y1 (ko) 2000-08-01

Family

ID=19402874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940035916U KR200190102Y1 (ko) 1994-12-26 1994-12-26 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device)

Country Status (1)

Country Link
KR (1) KR200190102Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505502B1 (ko) * 2000-12-30 2005-07-29 매그나칩 반도체 유한회사 감마 보정 기능을 갖는 아날로그-디지탈 컨버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505502B1 (ko) * 2000-12-30 2005-07-29 매그나칩 반도체 유한회사 감마 보정 기능을 갖는 아날로그-디지탈 컨버터

Also Published As

Publication number Publication date
KR960025153U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JPS63215224A (ja) デイジタル−アナログ変換器
US20070096965A1 (en) Digital to analog converter and a ground offset compensation circuit
TW201840137A (zh) 數位類比轉換器及其執行方法
KR200190102Y1 (ko) 플라즈마 표시소자의 표시데이터 처리회로(display data processing circuit of plasma display device)
JPH01318431A (ja) アナログ／ディジタル変換回路
KR20090031184A (ko) 디지털 투 아날로그 컨버터
US6288662B1 (en) A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values
US20050168367A1 (en) D/A converter and semiconductor device
KR100335864B1 (ko) 디지털/아날로그 변환기 및 변환 방법
JPH06132828A (ja) Ｄ／ａ変換装置
KR20050116017A (ko) 디지털-아날로그 변환기와 디지털-아날로그 변환 방법
KR101833856B1 (ko) 차동 모드 변환 장치, 차동 모드 변환 장치를 이용한 계측 장치
CN219834120U (zh) 数模转换电路、数模转换芯片及电子设备
JPH0547006B2 (ko)
US6653616B2 (en) Device for processing output signals from a photo-diode
KR950007402Y1 (ko) A/d변환기의 분해능 향상 회로
KR100282443B1 (ko) 디지탈/아날로그 컨버터
US6864814B1 (en) System and method for improving dynamic range of analog-to digital converters
JPS6326929B2 (ko)
KR19990038892A (ko) 아날로그 디지탈 변환기
JP2002190739A (ja) 半導体装置
SU875362A1 (ru) Двухпол рный источник напр жени
KR20020037720A (ko) 플래시형 아날로그 디지털 변환기용 왜곡 보상 기술
KR960002146Y1 (ko) 전압연속 출력회로
JP3172090B2 (ja) Ａｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee