KR100335864B1

KR100335864B1 - 디지털/아날로그 변환기 및 변환 방법

Info

Publication number: KR100335864B1
Application number: KR1019990044195A
Authority: KR
Inventors: 하따니나오히사; 오꾸보마나부
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1998-11-04
Filing date: 1999-10-13
Publication date: 2002-05-10
Also published as: JP2000151403A; US6337646B1; KR20000034988A

Abstract

디지털 입력에 대한 아날로그 출력의 비직선성 오차를 특별한 아날로그 프로세스를 이용하지 않고 감소시킬 수 있는 D/A 변환기 및 변환 방법을 제공한다. n비트 (n은 2이상의 양의 정수)의 디지털 입력 신호 D에 따라 m비트 (m은 양의 정수)의 디지털 보정 신호를 생성하는 보정 신호 생성 수단(4)과, n비트의 입력 신호 D와 m 비트의 보정 신호로 이루어지는 (n+m)비트의 디지털 신호를 아날로그 신호로 변환하는 D/A 변환 수단(6)을 구비하여 n비트 디지털/아날로그 변환기(D/A 변환기: 2)를 구성하였다.

Description

디지털/아날로그 변환기 및 변환 방법{DIGITAL/ANALOG CONVERTER AND DIGITAL/ANALOG CONVERTING METHOD}

본 발명은 디지털/아날로그 변환기 및 변환 방법에 관한 것으로, 보다 상세하게는, 디지털/아날로그 변환(D/A 변환)의 아날로그 출력의 비직선성 오차를 특별한 아날로그 프로세스를 이용하지 않고 감소시킨 D/A 변환기 및 변환 방법에 관한 것이다.

최근, LSI의 고집적화가 진행됨에 따라 아날로그 회로와 디지털 회로가 혼재된 LSI에 대한 수요가 높아지고 있다. 이러한 LSI에 탑재되는 디지털/아날로그 변환기(이하, D/A 변환기)나 아날로그/디지털 변환기(A/D 변환기)에서는 고정밀도가 요구됨과 동시에 저비용도 요구된다. 그 때문에, 고정밀도이지만 고비용의 아날로그 프로세스를 사용하지 않고, 통상의 반도체 프로세스로 얼마나 고정밀도의 아날로그 기능 회로를 실현하는가가 중요해지고 있다.

D/A 변환기의 일례로서, 래더 회로(R-2R 래더 저항망 : 82)를 이용한 n비트의 D/A 변환기(80)를 도 7에 도시한다. 이 R-2R 래더 저항형 D/A 변환기(80)는 래더 회로(82)와 스위치 제어기(84)를 포함한다. 래더 회로(82)는 저항 R과 2R에 의한 저항망과, n개(n은 정수)의 아날로그 스위치 S(Sn, Sn-1, Sn-2,···, S4, S3, S2, S1)를 포함한다. 스위치 S(Sn, Sn-1, Sn-2, ···, S4, S3, S2, S1)는 컨트롤 배선 W(Wn, Wn-1, Wn-2, ···, W4, W3, W2, W1)에 의해 각각 스위치 제어기(84)에 접속되어 있다.

각 스위치(Sn, Sn-1, Sn-2, ···, S4, S3, S2, S1)는 스위치 제어기(84)에 입력되는 n비트의 디지털 입력 신호 D("Dn Dn-1 Dn-2··· D4 D3 D2 D1")의 각 비트(Dn, Dn-1, Dn-2, ···, D4, D3, D2, D1)에 각각 대응하고 있다. 그리고, 스위치 제어기(84)에 의해, 입력 신호 D의 비트 Dk(k는 1∼n의 정수)가 “1"인 경우에는, Dk에 대응하는 스위치 Sk가 전압 Vref 측으로 전환되고, Dk가 "0"인 경우에는, Dk에 대응하는 스위치 Sk가 접지측으로 전환되도록 제어된다. 이와 같이, 입력 신호 D에 따라 스위치 S를 전환하여 래더 회로(82)에 가해지는 전압을 조정하고, 입력된 디지털 신호 D에 대응한 아날로그 신호(전압 Vout)를 출력할 수 있다.

이 R-2R 래더 저항망(82)에 이용하는 저항은 R과 2R의 2종류(R을 2개 직렬로 하여 2R을 구성하면 1종류)이므로, 정밀도나 온도 계수 등이 동일한 저항을 이용하여 회로를 구성할 수 있다. 게다가, 각 저항의 정밀도는 절대치가 아니라 비정밀도(比精密度)를 확보하는 것만으로, 고정밀도의 D/A 변환기를 구성할 수 있다. 이상의 것으로부터, 특성이 균일한 저항을 이용하여 회로를 구성하면, 고정밀도의 D/A 변환기를 얻을 수 있다고 생각할 수 있다.

그러나, 저항이 전압 의존성을 갖는 경우에는, 가령 특성이 균일한 저항을 이용한 경우라도 문제가 생긴다. 예를 들면, 특별한 고정밀도의 저항 소자를 이용하지 않은 반도체 프로세스로 R-2R 래더 저항망을 구성하는 경우에는, n 형 확산층에서 저항 소자를 구성하는 경우가 많다. 그러나, 저항에 인가되는 전압에 따라, p 형 기판사이에 생기는 공핍층이 변화하여 저항치가 변동해 버린다. 이와 같이, 저항에 가해지는 전압에 의해 저항치가 변화하면, 고정밀도의 D/A 변환기의 실현이 곤란해진다.

예를 들면, 도 8은 2비트의 D/A 변환기(래더 회로 : 90)의 간략 회로도로서, 도 7에 도시된 래더 회로(82)(변환기 : 80)의 n=2인 경우에 상당한다. 저항 r2, r1은 동일 특성의 저항을 이용하고 있고, 전압이 가해지지 않은 상태에서의 저항치는 모두 2R이다. 이 회로(90)에서는, 표 1에 나타낸 바와 같이, 입력 신호 "D2 D1"에 따라 도시하지 않은 스위치(도 7의 S1, S2에 상당함)가 전환되고, 저항 r2, r1에 가해지는 전압 V2, V1이 변화한다.

D2 D1	V2 V1	r2 r1
0 00 11 01 1	0 00 VrefVref 0Vref Vref	2R 2R2R 2R＋△R2R＋△R 2R2R＋△R 2R＋△R

저항 r1, r2는 전압 의존성에 따라, 표 1에 나타낸 바와 같이, 전압이 가해지지 않은 경우에는 저항치 2R이지만, 전압 Vref가 가해진 경우에는, 예를 들면 △R 증가하여 2R+△R로 변화한다. 이와 같이, 저항의 특성이 동일해도, 전압이 가해진 경우와 그렇지 않은 경우에 저항치가 변해버린다. 그 때문에, 저항치의 오차가 증가하여 그 특성이 변하게 되고, 변환기의 변환 정밀도가 저하한다.

도 9는, 래더 회로에 이러한 전압 의존성의 저항을 이용한 10비트 D/A 변환기의 디지털 입력 신호 D(0(제로)∼FS(풀·스케일)로 나타내고 있음)에 대한, 아날로그 출력 전압 Vout와 이상(理想) 전압 Vr과의 오차 △V(=Vout-Vr)를 나타내고 있다. 이상 전압 Vr은 입력 신호 D의 최하위 비트(LSB)의 증가에 대해 소정 전압씩 증가하고, 그 입력 신호 D 대 이상 출력 신호 Vr특성은 거의 직선형이 된다. 도 9에서는, 이 이상 출력 직선으로부터의 오차(비직선성 오차) △V는 입력 신호 D가 0 및 FS인 경우를 거의 제로로 보면, 1/2·FS 근방에서 최대 (△V_max)가 되었다. 이 최대 오차 △V_max가 D/A 변환기의 변환 정밀도에 큰 영향을 준다.

본 발명의 목적은, 디지털/아날로그 변환(D/A 변환)의 정밀도를 열화시키는 요인이 되는 저항 소자의 전압 의존성에 기인하는 비직선성 오차를 특별한 아날로그 프로세스를 이용하지 않고 보정할 수 있는 고정밀도의 D/A 변환기 및 변환 방법을 제공하는 것이다.

본 발명의 D/A 변환기(D/A 변환기)가 요지로 하는 바는, n비트(n은 2이상의 양의 정수)의 디지털 입력 신호에 따라 m비트(m은 양의 정수)의 디지털 보정 신호를 생성하는 보정 신호 생성 수단과, 상기 n비트의 입력 신호와 상기 m비트의 보정 신호로 이루어지는 (n＋m)비트의 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단을 포함하는 것에 있다.

본 발명의 D/A 변환 방법이 요지로 하는 바는, n비트 (n은 2이상의 양의 정수)의 디지털 입력 신호에 따라 m비트(m은 양의 정수)의 디지털 보정 신호를 생성하는 보정 신호 생성 단계와, 상기 n비트의 디지털 입력 신호와 상기 m비트의 디지털 보정 신호로 이루어지는 (n＋m)비트의 디지털 신호를 아날로그 신호로 변환하는 (n＋m)비트 디지털/아날로그 변환 단계를 포함하는 것에 있다.

도 1은 본 발명에 따른 디지털/아날로그 변환기(D/A 변환기)의 기본 구성을 나타내는 회로도.

도 2는 본 발명에 따른 D/A 변환기의 일실시예를 나타내는 회로도.

도 3은 도 2에 도시된 D/A 변환기의 보정 회로의 일실시예를 나타내는 회로도.

도 4는 도 2에 도시된 D/A 변환기의 출력 전압과 이상(理想) 전압과의 오차의 개요를 나타내는 그래프.

도 5는 본 발명에 따른 D/A 변환기의 보정 회로의 다른 실시예를 나타내는 회로도.

도 6은 도 5에 도시된 보정 회로를 이용한 D/A 변환기의 출력 전압과 이상전압과의 오차의 개요를 나타내는 그래프.

도 7은 종래 n비트 D/A 변환기의 일실시예를 나타내는 회로도.

도 8은 도 7에 도시된 n비트 D/A 변환기의 n=2인 경우의 간략 회로도.

도 9는 도 7에 도시된 n비트 D/A 변환기의 n=10인 경우의 출력 전압과 이상 전압과의 오차의 개요를 나타내는 그래프.

<도면의 주요 부분에 대한 부호의 설명>

2 : n비트 디지털/아날로그 변환기(D/A 변환기)

4 : 보정 신호 생성 수단

6 : 디지털/아날로그 변환 수단(D/A 변환 수단)

10 : 10비트 D/A 변환기

12, 42 : 보정 회로(보정 신호 생성 수단)

14 : 12비트 D/A 변환기(D/A 변환 수단)

22, 24 : AND 회로

26 : OR 회로

28 : XOR 회로

46 : NOR 회로

48 : XOR-NOT 회로

80 : n비트 D/A 변환기

82 : 래더 회로(R-2R 래더 저항망)

84 : 스위치·제어기

90 : 2비트 D/A 변환기

이어서, 본 발명에 따른 디지털/아날로그 변환기(D/A 변환기)의 실시 형태에 대해 도면에 기초하여 상세히 설명하기로 한다. 도 1은 본 발명의 D/A 변환기의 기본 구성을 나타낸 도면이다. 본 발명의 n비트 (n은 2이상의 양의 정수) D/A 변환기(2)는 n비트의 입력 디지털 신호 D의 상위 k비트 (k는 n이하의 양의 정수)를 기초로 m비트 (m은 양의 정수)의 디지털 보정 신호를 생성하는 보정 신호 생성 수단(4)과, 입력 신호(n비트)를 상위 n비트, 보정 신호(m비트)를 하위 m비트로 하는 (n＋m)비트 디지털 신호의 디지털/아날로그 변환을 행하는 D/A 변환 수단(6)을 포함한다. 보정 신호는 입력 신호에 대한 아날로그 출력 전압의 비직선성 오차에 따라 생성된다. 통상은, 비직선성 오차가 최대가 되는 입력 신호에 대해 보정 신호를 최대로 하고, 비직선성 오차가 최소가 되는 입력 신호에 대해 보정 신호를 최소로 하고 있다.

도 2는 본 발명을 10비트용의 D/A 변환기에 적용한 경우의 일례를 나타내는 도면이다. 도 2의 D/A 변환기는 10비트의 D/A 변환기(10)를 12비트의 R-2R 래더 저항형 D/A 변환기(D/A 변환 수단 : 14)와, 2비트의 보정 신호를 생성하는 보정 회로(보정 신호 생성 수단 : 12)로 구성되어 있다. 디지털 입력 신호 D(10비트)는 보정 회로(12)에 입력됨과 동시에, 12비트 D/A 변환기(14)의 디지털 입력의 상위 10비트에 입력된다. 보정 회로(12)로부터 출력되는 보정 신호는 12비트 D/A 변환기(14)의 디지털 입력의 하위 2비트에 입력된다. 12비트 D/A 변환기(14)로부터 디지털 입력 신호 D에 대응하는 아날로그 출력 신호(전압 Vout)가 출력된다.

보정 회로(12)는 입력된 디지털 신호 D("D12 D11 D10 D9 D8 D7 D6 D5 D4 D3")의 상위 3비트(D12, D11, D10)에 따라, 디지털 보정 신호 "D2 D1"을 생성한다. 보정 회로(12)는 도 3에 도시된 바와 같은 회로 구성으로 할 수 있다. 이 회로(12)는 AND 회로(22, 24)와 OR 회로(26)와 XOR 회로(28)를 포함한다. AND 회로(22)에는 D10의 반전 신호와 D12가 입력된다. 다른 하나의 AND 회로(24)에는 D11 및 D12의 반전 신호와 D10이 입력된다. 이들 AND 회로(22, 24)의 출력은 OR 회로(26)에 입력된다. 이 OR 회로(26)의 출력을 D1으로 하여 출력한다. 또한, XOR 회로(28)에는 D11 및 D12가 입력된다. 이 XOR 회로(28)의 출력을 D2로 하여 출력한다. 보정 회로(12)로의 상위 3비트의 입력(D12, D11, D10)과 출력(D2, D1)과의 관계는 표 2와 같다.

D12 D11 D10	D2 D1
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1	0 00 11 01 01 11 00 10 0

12비트 D/A 변환기(14)에는 상위 10비트가 입력 신호 D("D12 D11 D10 D9 D8 D7 D6 D5 D4 D3")이고, 하위 2비트가 보정 신호 "D2 D1"인 12비트의 디지털 신호 "D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1"이 입력된다. 이 때, 입력 신호 D의 최하위 비트 D3(LSB 비트)에 대해, 보정 신호의 D2에는 1/2, D1에는 1/4의 웨이트가 가해지는 것으로 간주한다. 따라서, "D2 D1"="1 1"인 경우에는, 입력 신호 D에 대해 1/2·D3+1/4·D3=3/4·D3(3/4·LSB)가 가해지게 되고, 이 3/4·D3에 대응하는 전압만큼 입력 신호 D의 출력 신호 Vout가 증가하게 된다. 그리고, 이 증가분만큼 오차 △V는 감소하고, 출력 Vout의 비직선성 오차는 보정된다. 마찬가지로, "D2 D1"="1 0"인 경우에는 1/2·D3(1/2·LSB)만큼, "D2 D1"="0 1"인 경우에는 1/4·D3(1/4·LSB)만큼의 전압이 더해지고, 그 증가분만큼 출력 신호 Vout의 비직선성 오차 △V는 보정된다. 또한, "D2 D1"="0 0"인 경우에는 출력 Vout는 그대로 보정은 행해지지 않는다.

이상으로부터, 표 2 및 도 4에 도시된 바와 같이, 0∼1/8·FS('D12 D11 D10'='0 0 0') 및 7/8·FS∼FS('D12 D11 D10'='1 1 1')에서는 'D2 D1'='0 0'이므로 보정은 행해지지 않는다. 1/8·FS∼1/4·FS('D12 D11 D10'='0 0 1') 및 3/4·FS∼7/8·FS('D12 D11 D10'='1 1 0')에서는 'D2 D1'='01'이므로 1/4·D3(1/4·LSB)에 대응하는 출력 전압분의 보정이 행해진다. 1/4·FS∼1/2·FS('D12 D11 D10'='0 1 0' 또는 '0 1 1') 및 5/8·FS∼3/4·FS('D12 D11 D10'='1 0 1')에서는 'D2 D1'='1 0'이므로 1/2·D3(1/2·LSB)에 대응하는 출력 전압분의 보정이 행해진다. 1/2·FS∼5/8·FS('D12 D11 D10'='1 0 0')에서는 'D2 D1'='1 1'이므로 3/4·D3(3/4·LSB)에 대응하는 출력 전압분의 보정이 행해진다.

이에 따라, 도 4의 1점 쇄선(34)(보정 회로가 없는 종래의 변환기 출력)과 실선(32)(보정 회로를 구비한 본 발명의 변환기 출력)에서 도시된 바와 같이, 최대 오차 △V_max를 감소시킬 수 있다(도 4에서는, 최대 오차 △V_max가 거의 1/2로 감소하고 있음). 이와 같이, 종래는 고정밀도의 R-2R 래더 저항형 D/A 변환기의 이용을 제한하는 요인이었던 저항 소자의 전압 의존성에 따른 정밀도 열화를 보정 회로(12)를 이용하여 저감시킬 수 있다. 이에 따라, 특별한 아날로그 프로세스를 이용하지 않고도 고정밀도의 D/A 변환기를 구성할 수 있다.

이상, 본 발명의 일실시예에 대해 설명했지만, 본 발명에 따른 D/A 변환기 및 변환 방법은 그 밖의 실시 형태로도 실시할 수 있는 것이다. 예를 들면, 보정 신호의 비트수를 7로 한 경우에는, 입력 신호의 최하위 비트를 LSB로 하여최대('1111111')인 경우에,

(1/2+1/4+1/8+1/16+1/32+1/64+1/128)LSB=0.992LSB≒LSB

의 보정을 행할 수 있다. 이와 같이, 보정 신호의 비트수를 늘리면, 최대로 LSB 분의 보정을 행할 수 있다. 단, 보정 신호의 비트수를 늘리면, 그 비트수에 따라 D/A 변환기의 구성 요소(저항R, 2R, 스위치S 등)가 증가하기 때문에, 소형화나 저비용의 면에서 보정 신호의 비트수는 가능한 한 작은 것이 바람직하다.

또한, 입력 신호에 따라 보정 회로로부터 생성되는 디지털 보정 신호는 표 2에 나타내는 출력에 특별히 한정되지 않고, D/A 변환기의 출력 특성에 따라 임의의 디지털 신호를 생성할 수 있다. 즉, 입력 신호의 비직선성 오차에 따라, 각 디지털 신호가 입력된 경우의 보정 신호를 설정할 수 있다. 통상은, 비직선성 오차가 최대가 되는 입력 신호에 대해 보정 신호를 최대로 하고, 오차가 최소가 되는 입력 신호에 대해 보정 신호를 최소로 하고 있다. 예를 들면, 도 6의 일점 쇄선으로 나타내는 출력 특성(54)의 경우에는, 도 5에 도시된 바와 같은 보정 회로(42)(출력은 표 3과 같아짐)를 이용하여, 상술된 실시예와 같이, 실선으로 나타내는 출력 특성(52)으로 보정할 수 있다.

D12 D11 D10	D2 D1
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1	1 11 00 10 10 00 11 01 1

이상, 본 발명에 따른 D/A 변환기 및 변환 방법의 실시예에 대해, 도면에 기초하여 여러가지 설명했지만, 본 발명은 도시된 변환기 및 변환 방법에 한정되는 것이 아니다. 또한, 본 발명은 그 취지를 일탈하지 않은 범위에서 당업자의 지식에 기초하여 여러 개량, 수정, 변형을 행한 실시 형태로 실시할 수 있는 것이다.

본 발명의 D/A 변환기에 따르면, 보정 회로에서 생성된 보정 신호에 의해, D/A 변환기의 출력 전압과 이상 전압과의 오차(비직선성 오차)를 보정할 수 있다. 이러한 보정 신호로 출력 전압의 보정을 행할 수 있는 D/A 변환 방법을 이용함에 따라, 특별한 아날로그 프로세스를 이용하지 않으면서 염가로 고정밀도의 D/A 변환기를 구성할 수 있다.

Claims

디지털/아날로그 변환기에 있어서,

n비트(n은 2이상의 양의 정수)의 디지털 입력 신호에 따라 m비트(m은 양의 정수)의 디지털 보정 신호를 생성하는 논-프로그래머블(non-programmable) 보정 신호 생성 수단과,

상기 n비트의 입력 신호와 상기 m비트의 보정 신호로 구성되는 (n+m)비트의 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단

을 포함하는 디지털/아날로그 변환기.
제1항에 있어서,

상기 보정 신호 생성 수단은 상기 n비트의 입력 신호의 상위(high-order) k비트(k는 n 이하의 양의 정수)에 기초하여 상기 m비트의 보정 신호를 생성하는

디지털/아날로그 변환기.
제2항에 있어서,

상기 디지털/아날로그 변환 수단은 상기 m비트의 보정 신호에 기초하여 상기 n비트의 최하위 비트(least significant bits)를 보정하고, 상기 최하위 비트의 보정치에 대응하는 아날로그 출력 전압을 상기 n비트의 입력 신호에 대응하는 아날로그 출력 전압에 합산함으로써 얻어지는 전압을 출력하는

디지털/아날로그 변환기
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 보정 신호 생성 수단에 의한 상기 m비트의 보정 신호의 생성은 상기 n비트의 입력 신호에 대응하는 아날로그 출력 전압과 이상(理想) 출력 전압과의 오차를 보정하도록 행해지는

디지털/아날로그 변환기.
디지털/아날로그 변환 방법에 있어서,

n비트(n은 2이상의 양의 정수)의 디지털 입력 신호에 따라 m비트(m은 양의 정수)의 디지털 보정 신호를 생성하는 보정 신호 생성 단계 ―상기 보정 신호는 논-프로그래머블 디지털 회로로부터 생성됨 ―와,

상기 n비트의 디지털 입력 신호와 상기 m비트의 디지털 보정 신호로 구성되는 (n+m)비트의 디지털 신호를 아날로그 신호로 변환하는 (n+m)비트 디지털/아날로그 변환 단계

를 포함하는 디지털/아날로그 변환 방법.
청구항6는 삭제 되었습니다.
청구항7는 삭제 되었습니다.
청구항8는 삭제 되었습니다.
제1항에 있어서,

상기 논-프로그래머블 보정 신호 생성 수단은, 상기 n비트 신호만으로부터 입력을 수신하는 논-프로그래머블 디지털 회로인 디지털/아날로그 변환기.
제1항에 있어서,

상기 논-프로그래머블 보정 신호 생성 수단은 논리 소자(logic elements)로 구성되는 논-프로그래머블 디지털 회로인 디지털/아날로그 변환기.