KR200174925Y1 - Isdn-nt extracting timing source from u-interface signal - Google Patents

Isdn-nt extracting timing source from u-interface signal Download PDF

Info

Publication number
KR200174925Y1
KR200174925Y1 KR2019990021599U KR19990021599U KR200174925Y1 KR 200174925 Y1 KR200174925 Y1 KR 200174925Y1 KR 2019990021599 U KR2019990021599 U KR 2019990021599U KR 19990021599 U KR19990021599 U KR 19990021599U KR 200174925 Y1 KR200174925 Y1 KR 200174925Y1
Authority
KR
South Korea
Prior art keywords
clock
unit
connection signal
input
transmission
Prior art date
Application number
KR2019990021599U
Other languages
Korean (ko)
Inventor
김재환
Original Assignee
김재환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김재환 filed Critical 김재환
Priority to KR2019990021599U priority Critical patent/KR200174925Y1/en
Application granted granted Critical
Publication of KR200174925Y1 publication Critical patent/KR200174925Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 고안은, 종합정보통신망 교환기가 없는 원격국의 가입자 에게 종합정보통신망의 서비스를 중계하기 위한 전송장치를 시험기 또는 교환기의 유-접속신호로부터 추출한 동기클럭으로 전송장치를 동기시킴으로써, 유-접속신호의 중계구간에 대한 시험 및 보수를 신속하게 할 수 있으며, 제조 업체에서는 품질검사의 환경을 구축할 수 있도록 동기회로를 내장한 것을 특징으로 한다.The present invention provides a connection device by synchronizing the transmission device with a synchronization clock extracted from a U-connection signal of a tester or an exchanger for relaying the service of the ICT to a subscriber of a remote station without an ICT switch. It is possible to quickly test and repair the relay section, and the manufacturer is characterized by a built-in synchronous circuit to establish the environment for quality inspection.

Description

유-접속신호로부터 동기클럭을 생성하는 아이에스디엔-엔티{ISDN-NT extracting timing source from U-interface signal}ISDN-NT extracting timing source from U-interface signal

본 고안은 유-접속신호를 이용한 동기회로에 관한 것으로서, 보다 상세하게는 종합정보통신망 중계구간의 전송장치에 동기클럭을 공급하지 않고, 유-접속신호로부터 동기클럭을 추출할 수 있는 동기회로를 가진 아이에스디엔-엔티에 관한 것이다.The present invention relates to a synchronization circuit using a connection signal, and more particularly, to provide a synchronization circuit that can extract a synchronization clock from the connection signal without supplying the synchronization clock to the transmission device of the integrated information communication network relay section. It's about IS-DENT.

일반적으로, 종합정보통신망 중계구간에 사용되는 종래의 아이에스디엔-엔티Generally, the conventional IS-ENT used for the ICT relay section

는 도 1에 도시한 바와 같이, 유-접속신호가 콘넥터(1)로부터 입력되어 1차서어지 보호부(6)와 시험포트부(10)를 거친 후 2차서어지 보호부(9)를 거쳐 유-접속 신호정합부(7)에 입력되며 유-접속신호 송/수신부(8)에서 추출/재생 등의 과정을 거친 후 전송장치의 공통부로 보낼 신호로 처리하기 위하여 필드 프로그램어블 게이트 어레이(4)로 입력되며 버퍼부(2)를 거쳐 콘넥터(1)로 출력되는 구조로 되어 있으며, 유-접속신호로부터 동기클럭을 추출하는 동기회로는 가지고 있지 않다.As shown in FIG. 1, the U-connection signal is input from the connector 1 and passes through the primary surge protection unit 6 and the test port unit 10, and then passes through the secondary surge protection unit 9. Input to the connection signal matching unit 7 and after the extraction / playback in the connection signal transmission / reception unit 8 to the field programmable gate array (4) for processing as a signal to be sent to the common unit of the transmission device It has a structure which is inputted and outputted to the connector 1 via the buffer unit 2, and does not have a synchronization circuit for extracting a synchronization clock from the U-connected signal.

종래의 아이에스디엔-엔티의 네트워크 구성 및 시험구성은 도 2에서 예시한 것과 같이, 교환국(11)에서 외부클럭 송/수신기능을 가진 종합정보통신망 시험기(12)를 외부클럭 수신모드로 설정하여 전송장치(13)에서 출력되는 동기클럭(15)을 시험기(12)로 접속하여 전송장치(13)를 동기시킨다. 또 하나의 방법은 시험기(12)를 외부클럭 송신모드로 설정하여 시험기(12)에서 출력되는 동기클럭(15)을 전송장치(13)에 접속하여 동기시킬 수도 있다.The network configuration and test configuration of the conventional IS-ENT is set to the external clock reception mode by setting the comprehensive information communication network tester 12 having the external clock transmission / reception function in the switching center 11 as illustrated in FIG. The synchronization clock 15 output from the transmission device 13 is connected to the tester 12 to synchronize the transmission device 13. In another method, the tester 12 may be set to an external clock transmission mode so that the synchronous clock 15 output from the tester 12 may be connected to the transmission device 13 to synchronize.

또한, 원격국(17)의 전송장치(18)를 동기시키기 위해서는 전송장치(18)를 수 신클럭모드로 하면 중계구간의 전송장치들(13,18)은 동기를 맞출 수 있다.In addition, in order to synchronize the transmitter 18 of the remote station 17, the transmitter 18 can be set. In the new clock mode, the transmission devices 13 and 18 of the relay section can synchronize.

시험기(12)와 전송장치들(13,18)이 동기된 후에는 시험기(12)의 유-접속신호(16)가 아이에스디 엔-엔티(14)로 입력되면 전송장치(13)에서 시분할 다중화 및 펄스부호변조의 과정을 거쳐 원격국(17)의 전송장치(18)로 송출되며, 전송장치(18)와 아이에스디엔-엘티(19)에서 역다중화 과정을 거쳐 유-접속신호(20)로 복원되어 가입자(21)의 망종단장치(22)로 송출된다. 이런 일련의 과정으로 시험기(12)로부터 가입자(21)의 망종단장치(22)까지의 유-접속신호의 시험이 가능하다.After the tester 12 and the transmission devices 13 and 18 are synchronized, the time-division multiplexing is carried out by the transmission device 13 when the connection signal 16 of the tester 12 is inputted to the TS-ENT 14. And a pulse code modulation to be transmitted to the transmission device 18 of the remote station 17, and the U-connection signal 20 through the demultiplexing process of the transmission device 18 and the IS-DL 19. It is restored to and sent to the network termination device 22 of the subscriber (21). This series of procedures enables the testing of the connected signal from the tester 12 to the network termination device 22 of the subscriber 21.

따라서, 중계구간을 시험하기 위해서는 전송장치의 동기화가 필수적이고, 중 계구간의 시험을 위해서는 고가의 외부클럭 송신 또는 수신기능을 가진 시험기(12) 로만 가능했다. 또한, 경제적인 부담으로 외부클럭 송/수신기능을 가진 시험기(12)를 보유하지 못한 중소 제조업체는 교환국(11)에서 동기클럭(15)을 제공하지 않기 때문에 전송장치, 아이에스디엔-엔티 및 아이에스디엔-엘티를 시험할 수 있는 환경을 갖출 수가 없었다.Therefore, synchronization of the transmission device is essential to test the relay section, and only a tester 12 having an expensive external clock transmission or reception function can be used to test the relay section. In addition, small and medium-sized manufacturers who do not have a tester 12 with external clock transmission / reception functions due to economic burden do not provide the synchronous clock 15 in the exchange office 11, so that the transmission device, ISD-ENT and I We couldn't have the environment to test SD-LTI.

본 고안의 목적은 상기한 종래 기술의 문제점을 감안하여 이루어진 것으로서, 본 고안의 목적은 외부클럭 송/수신기능이 없는 시험기를 사용하여 종합정보통신망의 중계구간에 대한 시험 구현과 교환기의 유-접속신호로부터 전송장치에 공급할 동기클럭을 추출하여 중소 제조업체의 시험 및 개발환경을 제공하기 위한 것이다.The object of the present invention was achieved in view of the above-described problems of the prior art, and an object of the present invention is to implement a test for a relay section of an integrated information communication network and a connection of an exchange by using a tester without an external clock transmission / reception function. It is to provide a test and development environment for small and medium manufacturers by extracting the synchronous clock to be supplied to the transmitter from the signal.

상기한 본 고안의 목적을 달성하기 위하여 본 고안에 따른 동기회로부에서는 입력신호의 성분을 비교하여 클럭을 생성하며, 이 클럭은 다시 필드 프로그램어블 게이트 어레이의 내부의 분주회로로 피드백되며 최종적으로 생성되는 동기클럭은 콘넥터를 통해 외부로 출력된다. 외부로 출력된 동기클럭을 전송장치의 동기클럭 입력단에 입력함으로써, 전송장치를 종합정보통신망 시험기의 유-접속신호와 동기시킬 수 있다.In order to achieve the above object of the present invention, the synchronization circuit unit according to the present invention compares the components of an input signal to generate a clock, which is fed back to the division circuit in the field programmable gate array and finally generated. The synchronous clock is output externally through the connector. By inputting the externally output synchronous clock into the synchronous clock input terminal of the transmission apparatus, the transmission apparatus can be synchronized with the connected-connection signal of the integrated information network tester.

도 1은 종래의 아이에스디엔-엔티의 내부 구조도1 is a diagram illustrating the internal structure of a conventional IS-ENT

도 2는 종래의 실시예의 시험방법을 도시한 예시도Figure 2 is an illustration showing a test method of a conventional embodiment

도 3는 본 고안에 따른 아이에스디엔-엔티의 내부 구조도Figure 3 is a diagram of the internal structure of the IS-Den-ent according to the present invention

도 4은 상기 실시예의 세부 구조도4 is a detailed structural diagram of the embodiment

도 5는 상기 실시예의 시험방법을 도시한 예시도5 is an exemplary view showing a test method of the embodiment

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawings>

1 ----- 콘넥터 2----- 버퍼부1 ----- Connector 2 ----- Buffer

3 ----- 클럭발진부 4 ----- 게이트어레이3 ----- Clock Oscillator 4 ----- Gate Array

6 ----- 1차서어지보호부 7 ----- 유-접속신호정합부6 ----- Primary surge protection unit 7 ----- U-connection signal matching unit

8 ----- 유-접속신호 송/수신부 9 ----- 2차서어지보호부8 ----- U-connection signal transmission / reception part 9 ----- Secondary surge protection part

10 ----- 시험포트부 11----- 교환국10 ----- Test port part 11 ----- Exchange station

12 ----- 시험기 13 ----- 전송장치12 ----- Testing Machine 13 ----- Transmission

14 ----- 아이에스디엔-엔티 19 ----- 아이에스디엔-엘티14 ----- IS-DENT-ANT 19 ----- IS-DENT-LT

22 ----- 망종단장치 24 ----- 동기회로부22 ----- Network termination device 24 ----- Synchronous circuit part

이하, 상기한 본 고안의 실시예를 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments of the present invention described above will be described in detail with reference to the drawings.

본 고안의 구성에 대해서 종합정보통신망 시험기의 유-접속신호를 이용하여 전송장치를 동기시키는 과정을 도 3에 따라 설명하면, 유-접속신호가 콘넥터(1)로부터 입력되어 1차서어지보호부(6)를 거쳐 시험포트부(10)입력되고 다시 2차서어지 보호부(9)를 거쳐 유-접속신호 정합부(7)에 입력된 후, 정합된 신호는 유-접속신호 송/수신부(8)에 입력되어 내부에서 유-접속신호의 추출/재생 등의 과정을 거쳐 필드 프로그램어블 게이트 어레이(4)로 입력된다.The configuration of the present invention is described with reference to FIG. 3 to synchronize the transmission device using the U-connection signal of the integrated information communication network tester, and the U-connection signal is input from the connector 1 to provide a primary surge protection unit ( 6) through the test port unit 10 and again through the secondary surge protection unit 9 to the U-connection signal matching unit 7, the matched signal is connected to the U-connection signal transmission / reception unit 8 ) Is input to the field programmable gate array 4 through a process of extracting / reproducing the connected signal from the inside.

필드 프로그램어블 게이트 어레이(4)의 내부회로에서 분주되어 출력되는 클럭이 동기회로부(24)의 하나의 입력신호로써 입력되고, 클럭발진부(3)에서 생성되는 클럭이 필드 프로그램어블 게이트 어레이(4)의 다른 내부회로에서 분주되어 동기회로부(24)의 다른 하나의 입력신호로써 입력된다.The clock divided and output by the internal circuit of the field programmable gate array 4 is input as one input signal of the synchronization circuit 24, and the clock generated by the clock oscillator 3 is input to the field programmable gate array 4; It is divided by the other internal circuit of and is input as the other input signal of the synchronization circuit section 24.

동기회로부(24)에서는 두 입력신호의 성분을 비교하여 클럭을 생성하며 이 클럭은 다시 필드 프로그램어블 게이트 어레이(4)의 내부의 분주회로로 피드백되며 최종적으로 생성되는 동기클럭은 콘넥터(1)를 통해 외부로 출력된다. 외부로 출력된 동기클럭을 전송장치의 동기클럭 입력단에 입력함으로써, 전송장치를 종합정보통신망 시험기의 유-접속신호와 동기시킬 수 있으며, 동기회로를 내장함으로써 외부클럭 송/수신기능이 없는 경제적으로 저렴한 시험기로 종합정보통신망의 중계구간에 대한 시험 및 유지보수가 용이해지며, 동기클럭을 공급받지 못하는 제조업체도 개발환경을 갖출 수 있다.The synchronizing circuit section 24 generates a clock by comparing the components of the two input signals, which are fed back to the division circuit inside the field programmable gate array 4. Finally, the generated synchronous clock is output to the outside through the connector (1). By inputting the externally output synchronous clock into the synchronous clock input terminal of the transmitter, the transmitter can be synchronized with the U-connection signal of the ICT network tester.Built-in synchronous circuit allows economical without external clock transmission / reception function. Inexpensive tester makes it easy to test and maintain the relay section of the ICT network, and even a manufacturer who does not receive a synchronous clock can have a development environment.

동기회로부(24)에 대해 좀더 자세히 도 4에 따라 설명하면, 클럭추출/분주부(25)로 입력되는 유-접속신호는 클럭추출/분주부(25)에서 피엘엘회로부(30)를 거쳐 동기클럭으로 생성되기 위한 하나의 비교클럭을 출력하여 피엘엘회로부(30)의 하나의 입력단에 입력된다. 피엘엘회로부(30)에서 비교하기 위한 또 하나의 클럭은 클럭발진기(28)에서 생성되는 클럭이 분주회로부(27)에서 분주되어 피엘엘회로부(30)로 입력된다. 피엘엘회로부(30)에서는 입력되는 두 가지 성분의 입력신호를 비교하여 출력되는 클럭이 동기화 될 수 있도록 분주회로부(31)로 피드백 시킨다.The synchronization circuit unit 24 will be described in more detail with reference to FIG. 4. The U-connection signal inputted to the clock extraction / dividing unit 25 is synchronized via the PEL circuit unit 30 from the clock extraction / dividing unit 25. One comparison clock for generating a clock is output and input to one input terminal of the PLL circuit unit 30. As another clock for comparison in the PEL circuit unit 30, the clock generated by the clock oscillator 28 is divided in the division circuit unit 27 and input to the PEL circuit unit 30. The PEL circuit unit 30 compares the input signals of two input components and feeds them back to the division circuit unit 31 so that the outputted clock can be synchronized.

상기한 피드백 과정을 거쳐 최종적으로 송출구동부(32)를 통해 동기클럭으로 출력되며, 이 클럭으로 전송장치를 동기시킬 수 있다.Through the feedback process described above, it is finally output as a synchronous clock through the transmission driver 32, and the clock can be synchronized with this clock.

한편, 종합정보통신망의 유-접속신호로부터의 동기클럭의 생성 및 금지를 제어하기 위하여 클럭추출/분주부(25)에서 출력되는 클럭과 제어부(14)에서 출력되는 제어신호를 앤드회로(29)에 입력하면 앤드회로(29)에서 조합된 출력신호가 피엘엘회로부(30)에 입력된다. 제어부(26)는 사용자가 임의대로 제어할 수 있도록 선택스 위치(5)나 중앙연산처리장치로 설계하여 제어한다. 피엘엘회로부(30)에서 생성된 동기클럭은 송출구동부(32)에서 전송장치에 정합될 수 있는 신호성분으로 변환하여 송출한다.On the other hand, in order to control the generation and prohibition of the synchronous clock from the U-connection signal of the integrated information communication network, the AND circuit 29 receives the clock output from the clock extraction / dividing section 25 and the control signal output from the control section 14. When input to, the output signal combined by the AND circuit 29 is input to the PEL circuit unit 30. The control unit 26 selects so that the user can control it arbitrarily. Designed and controlled by position 5 or central processing unit. The synchronous clock generated by the PLL circuit unit 30 converts the signal into a signal component that can be matched to the transmission device by the transmission driver 32 and transmits it.

본 고안의 구성에 따르면, 종합정보통신망의 교환기 또는 외부클럭 기능이 없는 시험기의 유-접속신호만을 이용하여 전송장치를 동기시킬 수 있기 때문에, 종합정보통신망 교환국의 광 전송실의 운용자는 외부클럭 기능이 없는 경제적으로 저렴한 시험기로 유-접속신호의 중계구간을 시험할 수 있고, 가입자에게 서비스 및 유지보수를 신속히 할 수 있으며, 동기클럭을 제공받을 수 없는 제조업체에서도 교환기의 유-접속신호만으로도 전송장치를 동기시킬 수 있기 때문에 품질검사 환경을 구현할 수 있는 효과가 있다.According to the constitution of the present invention, since the transmission apparatus can be synchronized using only the connection signal of the exchanger of the integrated telecommunication network or the tester without the external clock function, the operator of the optical transmission room of the integrated telecommunications network switching station can operate the external clock function. Economical low-cost tester can test the relay section of the connected signal, speed up the service and maintenance to the subscriber, and even if the manufacturer cannot receive the synchronous clock, the transmission device by the exchanged signal of the exchange alone Because it can be motivated, it is effective to implement quality inspection environment.

Claims (1)

유-접속신호가 콘넥터로부터 입력되어 1차서어지 보호부와 시험포트부 및 2차서어지 보호부를 거쳐 유-접속 신호정합부에 입력되며, 유-접속신호 송/수신부에서 추출/재생 등의 과정을 거친 후 전송장치의 공통부로 보낼 신호로 처리하기 위하여 필드 프로그램어블 게이트 어레이로 입력되며 버퍼부를 거쳐 콘넥터로 출력되는 구성을 갖는 종합정보통신망 중계구간에 사용되는 아이에스디엔-엔티에 있어서,The U-connection signal is input from the connector and input to the U-connection signal matching unit through the primary surge protection unit, the test port unit and the secondary surge protection unit, and the extraction / regeneration process is performed at the U-connection signal transmission / reception unit. In the die-entry used in the general information communication network relay section having a configuration that is input to the field programmable gate array for processing as a signal to be sent to the common part of the transmission device, and is output to the connector through the buffer unit, 외부클럭 송신 또는 수신 기능이 없는 시험기를 이용하여 종합정보통신망의 유-접속신호 중계구간의 시험구현을 위한 동기클럭의 생성 또는 금지를 수행할 수 있도록 한 동기회로가 내장된 아이에스디엔-엔티.IS-DENT with a built-in synchronization circuit that enables the generation or prohibition of a synchronous clock for the test implementation of the connected-connection signal relay section of the integrated information communication network using a tester without an external clock transmission or reception function.
KR2019990021599U 1999-10-08 1999-10-08 Isdn-nt extracting timing source from u-interface signal KR200174925Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990021599U KR200174925Y1 (en) 1999-10-08 1999-10-08 Isdn-nt extracting timing source from u-interface signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990021599U KR200174925Y1 (en) 1999-10-08 1999-10-08 Isdn-nt extracting timing source from u-interface signal

Publications (1)

Publication Number Publication Date
KR200174925Y1 true KR200174925Y1 (en) 2000-03-15

Family

ID=19591434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990021599U KR200174925Y1 (en) 1999-10-08 1999-10-08 Isdn-nt extracting timing source from u-interface signal

Country Status (1)

Country Link
KR (1) KR200174925Y1 (en)

Similar Documents

Publication Publication Date Title
US5854816A (en) Loop back device of packet communication T1 network
KR200174925Y1 (en) Isdn-nt extracting timing source from u-interface signal
EP0589117B1 (en) Adapter for the connection to a clear-channel telecommunication network
US5117425A (en) Communication interface
JPH08139713A (en) Data transmission and reception system
KR100227614B1 (en) Apparatus for matching telephone network in processing system of communication
KR960020568A (en) E1 (Europe) PCM link matching device between the home exchange and the remote exchange
KR0140304B1 (en) Apparatus for matching protocol analyzer
JP3773219B2 (en) Time synchronization method and system in digital synchronization network
KR970002730B1 (en) A circuit for inspecting d-channel of the iom-2 bus
KR100307403B1 (en) Network synchronization of mobile communication exchanger
KR930004097B1 (en) 64 kbps data mutilateral device
JPS6253071A (en) Facsimile equipment
KR19990060525A (en) Synchronous Clock Extraction Device for Wireless Data Service System
JPH05199250A (en) Clock changeover system
KR100306161B1 (en) A circuit for synchronizing clock between exchange station systems
JPH09307604A (en) Data terminal equipment and its test method
JPH05344090A (en) Optical synchronization terminal station equipment
KR100260300B1 (en) Apparatus for testing digital data transmitting state
KR100379254B1 (en) Optic subscriber transmitting station for branching and combining
KR20000061659A (en) Apparatus and method for loopback test of Radio Network Terminal in Wireless Local Loop
JP2001007804A (en) Communication terminal and communication method between communication terminals
KR20010019135A (en) Jig for basic subscriber interface board assembly of switchboard
JP2003134229A (en) Digital subscriber line test system
JPH03268527A (en) Signaling remote control test system

Legal Events

Date Code Title Description
T201 Request for technology evaluation of utility model
REGI Registration of establishment
T701 Written decision to grant on technology evaluation
G701 Publication of correction
FPAY Annual fee payment

Payment date: 20030106

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee