KR200162111Y1 - 동기분리회로 - Google Patents

동기분리회로 Download PDF

Info

Publication number
KR200162111Y1
KR200162111Y1 KR2019960006840U KR19960006840U KR200162111Y1 KR 200162111 Y1 KR200162111 Y1 KR 200162111Y1 KR 2019960006840 U KR2019960006840 U KR 2019960006840U KR 19960006840 U KR19960006840 U KR 19960006840U KR 200162111 Y1 KR200162111 Y1 KR 200162111Y1
Authority
KR
South Korea
Prior art keywords
signal
synchronization
synchronous
state
separation
Prior art date
Application number
KR2019960006840U
Other languages
English (en)
Other versions
KR970056322U (ko
Inventor
이창현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019960006840U priority Critical patent/KR200162111Y1/ko
Publication of KR970056322U publication Critical patent/KR970056322U/ko
Application granted granted Critical
Publication of KR200162111Y1 publication Critical patent/KR200162111Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

개시된 고안은 입력영상으로부터 에러없는 동기신호를 분리하기 위한 동기분리회로에 관한 것이다. 개시된 고안의 회로는 설정범위내의 입력영상에서 동기신호를 분리하는 동기분리부와, 분리된 동기신호를 입력받아 상태반전 및 크기확장하는 동기신장부와, 상태반전 및 크기 확장된 동기신호를 미분하는 미분기, 및 미분된 동기신호를 펄스폭변조하여 동기분리범위를 설정하는 PWM제어기로 구성된다. 따라서, 개시된 고안은 입력영상에서 노이즈가 혼입되어도 동기분리범위내에 포함된 동기신호만을 분리하므로써 안정된 정상화면을 구성할 수 있는 효과를 제공한다.

Description

동기분리회로
제1도는 종래 동기분리회로를 나타낸 구성도,
제2도는 제1도 회로의 동작파형도,
제3도는 제1도 회로에 의해 분리된 동기신호에 근거한 화면 구성도,
제4도는 본 고안에 의한 동기분리회로를 나타내는 구성도,
제5도는 제4도 회로의 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
41 : 동기분리부 42 : 동기신장부
43 : 미분기 44 : PWM제어기
본 고안은 복합영상신호의 동기분리(sync separator)에 관한 것으로, 보다 상세하게는, 노이즈(noise)로 인한 에러동기의 분리없이 정확한 동기만을 분리하여 안정된 정상화면을 구성할 수 있도록 한 동기분리회로에 관한 것이다.
VTR 또는 캠코더(camcorder) 등의 영상기록재생기기에서, 복합영상신호의 수직 및 수평동기신호(V-sync, H-sync)는 화면 주사 위치에 기준이 되므로 정확하게 분리하여야 한다.
제1도는 종래 동기분리회로를 나타낸 구성도이다. 도시된 바와 같이, 종래 회로는 pnp형 트랜지스터(Q1), 구동전압(Vcc)을 분압하여 입력영상전압(V1)과 함께 트랜지스터(Q1)의 베이스전압을 결정하는 분압저항(R1, R2), 및 트랜지스터(Q1)의 "온(ON)/오프(OFF)"상태에 따라 구동전압(Vcc)을 분압하여 출력동기전압(V2)을 결정하는 분압저항(R3, R4)으로 구성된다.
제2도는 제1도 회로의 동작파형도로서, 제2(a)도는 복합영상신호(V1)이고, 제2(b)도는 분리된 동기신호(V2)이다. 제2(c)도는 노이즈(점선표시)가 혼입된 복합영상신호(V1)이고, 제2(d)도는 제2(c)도의 복합영상신호(V1)에서 분리된 동기신호(V2)로, 에러동기(점선표시)를 포함한다.
제1도에서, 제2(a)도의 복합영상신호(V1)가 콘덴서(C1)를 통해 입력되면, 입력영상전압(V1)과 구동전압(Vcc)을 분압하는 저항(R1, R2)에 의해 트랜지스터(Q1)의 베이스전압이 결정된다. 그래서, 트랜지스터(Q1)는 베이스전압 즉, 입력영상전압(V1)에 따라 "온(ON)/오프(OFF)"상태가 된다. 트랜지스터(Q1)는 제2(a)도의 입력영상전압(V1)이 임계전압(Vth) 이상인 경우에 "오프(OFF)"상태가 되고, 그 이외의 경우에는 "온(ON)"상태가 된다. 여기서, 임계전압(Vth)은 복합영상신호의 동기분리를 위한 기준이다. "오프(OFF)"상태에서 트랜지스터(Q1)는 저항(R3)을 통해 에미터로 공급되는 "하이(High)"레벨의 구동전압(Vcc)을 출력한다. "온(ON)"상태에서 트랜지스터(Q1)는 저항(R3, R4)에 의해 에미터로 공급되는 구동전압(Vcc)이 분압되어 "로우(Low)"레벨의 전압을 출력한다. 이는 제2(a)도의 복합영상신호(V1)의 동기부분에 대해 "로우(L)"레벨을 유지하고, 그 외의 영상신호부분에 대해 "하이(H)"레벨을 유지하는 제2(b)도의 동기펄스로 나타난다. 제2(b)도의 분리된 동기신호(V2)는 입력영상을 처리하는 기준으로, 정확하게 동기를 분리하는 경우에 영상신호를 화면에 디스플레이하면 제 3(a)도와 같이 안정된 정상화면이 구성된다.
하지만, 메카에러(mecha error) 또는 테이프에러(tape error) 등에 의해 제2(c)도와 같이 입력영상에 동기형태의 노이즈(noise)가 혼입되는 경우, 종래 동기분리회로에서는 제 2(d)도와 같이 노이즈도 동기로 분리하게 된다. 만약, 제2(d)도의 분리된 동기신호(V2)에 에러동기가 포함되면, 화면이 불안정해지고, 제3(a)도의 정상화면이 제3(b)도의 에러화면으로 나타난다.
따라서, 본 고안의 목적은 복합영상신호에 동기형태의 노이즈가 혼입되어도 정확하게 동기신호만을 분리할 수 있는 동기분리회로를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 고안의 동기분리회로는, 복합영상신호로부터 동기신호를 분리하는 회로에 있어서, 일정범위내에서 상기 복합영상신호의 동기신호를 분리하여 출력하는 동기분리수단, 및 상기 분리된 동기신호를 입력받아 상기 동기분리부의 동기분리범위를 설정하는 수단을 포함한다.
이하, 첨부한 도면들을 참조하여 본 고안의 바람직한 실시예를 상세히 기술하기로 한다.
제4도는 본 고안에 따른 동기분리회로의 구성도를 나타낸다. 제4도에 나타낸 동기분리회로는 종래 제1도 회로와 동일한 구성에 대해서는 동일부호를 사용하며, 구성설명은 생략한다. 본 고안의 회로는 입력영상(V1)에서 동기를 분리하는 동기분리부(41)와, 분리된 동기신호(V2)를 신장(expansion)하는 동기신장부(42)를 구비한다. 동기신장부(42)는 npn형 트랜지스터(Q3), 분리된 동기신호(V2)와 함께 구동전압(Vcc)을 분압하여 트랜지스터(Q3)의 베이스전압을 결정하는 분압저항(R5, R6), 및 트랜지스터(Q3)의 "온(ON)/오프(OFF)"상태에 따라 구동전압(Vcc)을 증폭하는 저항(R7, R8, R9)으로 이루어진다. 동기신장부(42)에는 신장된 동기신호(V3)를 미분하는 미분기(43)가 연결된다. 미분기(43)에는 미분된 동기신호(V4)를 반전단자(-)로 입력받고, 기준신호(Ref)를 비반전단자(+)로 입력받아 기준신호(Ref)에 따른 펄스폭변조(PWM)된 동기신호를 출력하는 PWM제어기(44)가 연결된다. 펄스폭변조(PWM)된 동기신호(V5)는 동기분리부(41)로 입력된다. 동기분리부(41)는 분압저항(R2)과 접지간에 pnp형 트랜지스터(Q2)를 연결하고, 펄스폭변조(PWM)된 동기신호(V5)에 따라 트랜지스터(Q2)를 "온(ON)/오프(OFF)"시켜 트랜지스터(Q1)의 "온(ON)/오프(OFF)"를 제어하도록 구성된다.
이와 같이 구성된 본 고안의 동기분리회로에 대한 동작을 제5도를 참조하여 구체적으로 설명한다.
제5도는 제4도 회로의 동작파형도로서, 제5(a)도는 복합영상신호(V1)이고, 제5(b)도는 동기분리부(41)에 의해 제5(a)도의 복합영상신호(V1)로부터 분리된 동기신호(V2)이다. 제5(c)도는 동기신장부(42)에 의해 신장된 동기신호(V3)로, 제5(b)도의 분리된 동기신호(V2)를 상태반전 및 일정배 확장시킨 형태이다. 제5(d)도는 미분기(43)에 의해 미분된 동기신호(V4)이고, 제5(e)도는 PWM제어기(44)에 의해 펄스폭변조(PWM)된 동기신호(V5)이다.
제4도에서, 동기분리부(41)는 콘덴서(C1)를 통해 제5(a)도 형태의 복합영상신호(V1)를 입력받는다. 동기분리부(41)는 입력영상전압(V1)과 트랜지스터(Q2)의 "온(ON)/오프(OFF)"상태 및 구동전압(Vcc)을 분압하는 저항(R1, R2)에 의해 트랜지스터(Q1)의 베이스전압이 결정된다. 트랜지스터(Q1)는 베이스전압에 따라 "온(ON)/오프(OFF)"상태가 된다. 즉, 트랜지스터(Q2)가 "오프(OFF)"상태인 동안 트랜지스터(Q1)는 제5(a)도의 입력영상(V1)에 상관없이 "오프(OFF)"상태가 되며, 트랜지스터(Q2)가 "온(ON)"상태인 동안 트랜지스터(Q1)는 제5(a)도의 입력영상(V1)에 따라 "온(ON)/오프(OFF)"상태가 된다. 트랜지스터(Q2)가 "온(ON)"상태에서, 트랜지스터(Q1)는 제5(a)도의 입력영상전압(V1)이 임계전압(Vth) 이상인 경우에 "오프(OFF)"상태가 되고, 그 이외의 경우에는 "온(ON)"상태가 된다. "오프(OFF)"상태에서 트랜지스터(Q1)는 저항(R3)을 통해 에미터로 공급되는 "하이(High)"레벨의 구동전압(Vcc)을 출력한다. "온(ON)"상태에서 트랜지스터(Q1)는 저항(R3, R4)에 의해 에미터로 공급되는 구동전압(Vcc)이 분압되어 "로우(Low)"레벨의 전압을 출력한다. 이는 제5(a)도의 복합영상신호(V1)의 동기부분에 대해 "로우(L)"레벨을 유지하고, 그 외의 영상신호부분에 대해 "하이(H)"레벨을 유지하는 제5(b)도의 동기펄스로 나타난다. 제5(b)도의 분리된 동기신호(V2)는 입력영상 처리를 위해 출력됨과 동시에 콘덴서(C3)를 통해 동기신장부(42)로 입력된다. 동기신장부(42)는 제5(b)도의 분리된 동기신호(V2)와 구동전압(Vcc)을 분압하는 저항(R5, R6)에 의해 트랜지스터(Q3)의 베이스전압이 결정된다. 트랜지스터(Q3)는 베이스전압에 따라 "온(ON)/오프(OFF)"상태가 된다. 즉, 트랜지스터(Q3)는 제5(b)도의 분리된 동기신호(V2)가 "하이(H)"레벨이면 "온(ON)"상태가 되고, "로우(L)"레벨이면 "오프(OFF)"상태가 된다. "온(ON)"상태에서 트랜지스터(Q3)는 구동전압(Vcc)이 접지되어 콜렉터에서 인출된 출력단으로 "로우(L)"레벨신호를 출력한다. "오프(OFF)"상태에서 트랜지스터(Q3)는 "하이(H)"레벨신호를 출력하며, 이때 출력신호는 저항(R7, R8, R9)에 의해 2배 크기로 증폭된다. 결국, 트랜지스터(Q3)는 제5(b)도의 동기신호(V2)를 상태반전하고, 크기를 확장한 제5(c)도 형태의 신호(V3)를 출력한다. 제5(c)도의 신장된 동기신호(V3)는 미분기(43)로 입력된다. 미분기(43)는 제5(a)도 형태의 복합영상신호에 일정주기로 들어 있는 동기펄스의 주기에 대해 적절히 설정된 시상수로 입력되는 제5(c)도 형태의 신장된 동기신호(V3)를 제5(d)도와 같이 미분한다. 제5(d)도의 미분된 동기신호(V4)는 PWM제어기(44)의 반전단자(-)로 입력된다. 이는 동기신장부(42)의 트랜지스터(Q3)에 의해 상태반전된 동기신호를 원래 상태로 만들기 위함이다. PWM제어기(44)는 비반전단자(+)로 인가되는 기준신호(Ref)에 따라 반전단자(-)로 입력되는 제5(d)도의 동기신호(V4)를 펄스폭변조(PWM)한다. 즉, PWM제어기(44)는 기준신호(Ref) 이상의 동기신호(V4)에 대해서는 "로우(L)"레벨신호를 출력하고, 기준신호(Ref) 이하의 동기신호(V4)에 대해서는 "하이(H)"레벨신호를 출력한다. PWM제어기(44)의 펄스폭변조된 동기신호(V5)는 제5(e)도와 같다. 여기서, 기준신호(Ref)는 시스템 특성에 따라 적절하게 설정되며, 기준신호(Ref)값에 따라 신호주기가 변경된다. 제5(e)도의 펄스폭변조된 동기신호(V5)는 제5(b)도의 동기분리부(41)에 의해 분리된 동기신호(V2)와 동일한 형태로 단지 주기만 변형된 신호임을 알 수 있다. 결국, 제5(e)도 형태의 펄스폭변조(PWM)된 동기신호(V5)는 제5(a)도 형태의 복합영상신호(V1)에서 분리되는 동기신호를 신장, 미분, 그리고 기준신호(Ref)에 의한 펄스폭변조(PWM)하여 복합영상신호(V1)의 동기신호구간을 포함하는 일정주기의 신호로 나타난다. 이는 동기분리부(41)에서의 동기신호 분리범위로 사용된다. 제5(e)도의 펄스폭변조된 동기신호(V5)는 동기분리부(41)의 트랜지스터(Q2)의 베이스로 인가된다. 트랜지스터(Q2)는 제5(e)도의 펄스폭변조된 동기신호(V5)가 "하이(H)"레벨이면 "오프(OFF)"상태가 되고, "로우(L)"레벨이면 "온(ON)"상태가 된다. 즉, 트랜지스터(Q2)는 제5(a)도의 입력영상(V1)의 동기구간에서만 "온(ON)"상태가 되고, 그 이외의 구간에서는 "오프(OFF)"상태가 된다. 그래서, 앞서 설명한 바와 같이 입력영상의 동기구간에서만 트랜지스터(Q2)가 "온(ON)"상태가 되어 제2(c)도와 같이 입력영상에 동기형태의 노이즈가 혼입되어도 트랜지스터(Q1)가 "오프(OFF)"상태이므로 동기신호로 분리하지 않게 된다.
상술한 바와 같이, 본 고안의 동기분리회로는, 입력영상의 동기구간 이외의 영상구간에 동기형태의 노이즈가 혼입되는 경우 이를 동기신호로 분리하므로써 에러화면을 구성하던 종래에 비해서 동기신호 분리범위를 설정하고, 그 범위내에서만 동기신호를 분리하므로써 에러없는 안정된 정상화면을 구성할 수 있는 효과를 갖는다.

Claims (6)

  1. 복합영상신호로부터 동기신호를 분리하는 회로에 있어서, 일정범위내에서 상기 복합영상신호의 동기신호를 분리하여 출력하는 동기분리수단; 및 상기 분리된 동기신호를 입력받아 상기 동기분리부의 동기분리범위를 설정하는 수단을 포함하는 동기분리회로.
  2. 제1항에 있어서, 상기 동기분리범위설정수단은 상기 분리된 동기신호를 입력받아 일정배의 크기로 신장하여 출력하는 동기신장부; 상기 신장된 동기신호를 입력받아 미분하여 출력하는 미분기; 및 상기 미분된 동기신호를 입력받아 기준신호에 따라 펄스폭변조하여 출력하는 PWM제어기를 구비함을 특징으로 하는 동기분리회로.
  3. 제2항에 있어서, 상기 동기신장부는 구동전압을 분압하는 분압저항; 상기 분리된 동기신호에 의해 "온(ON)/오프(OFF)"상태가 되며, 이에 따라 상기 분리된 동기신호를 상태반전 및 일정배 크기로 확장하여 출력하는 트랜지스터; 및 상기 트랜지스터의 크기 확장정도를 결정하는 저항으로 이루어진 것을 특징으로 하는 동기분리회로.
  4. 제3항에 있어서, 상기 PWM제어기는 상기 미분된 동기신호를 반전단자로 입력받아 비반전단자로 인가되는 기준신호에 따라 상기 미분된 동기신호를 펄스폭변조하고, 이를 동기분리범위로 설정하는 것을 특징으로 하는 동기분리회로.
  5. 제4항에 있어서, 상기 PWM제어기의 기준신호는 상기 복합영상신호의 동기신호구간을 포함할 수 있도록 설정되는 것을 특징으로 하는 동기분리회로.
  6. (정정) 제5항에 있어서, 상기 동기분리수단은 상기 펄스폭변조된 동기신호에 따라 상기 복합영상신호의 동기신호구간에서만 "온(ON)"상태가 되고, 그 이외의 구간에서는 "오프(OFF)"상태가 되는 트랜지스터; 및 상기 트랜지스터의 "온(ON)"상태에서만 상기 복합영상신호로부터 동기신호를 분리하는 동기분리부로 이루어진 것을 특징으로 하는 동기분리회로.
KR2019960006840U 1996-03-30 1996-03-30 동기분리회로 KR200162111Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960006840U KR200162111Y1 (ko) 1996-03-30 1996-03-30 동기분리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960006840U KR200162111Y1 (ko) 1996-03-30 1996-03-30 동기분리회로

Publications (2)

Publication Number Publication Date
KR970056322U KR970056322U (ko) 1997-10-13
KR200162111Y1 true KR200162111Y1 (ko) 1999-12-01

Family

ID=19453088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960006840U KR200162111Y1 (ko) 1996-03-30 1996-03-30 동기분리회로

Country Status (1)

Country Link
KR (1) KR200162111Y1 (ko)

Also Published As

Publication number Publication date
KR970056322U (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JP2574149B2 (ja) 画像表示装置を有する映像信号処理装置
EP0637169B1 (en) Character signal display for a camcorder
KR200162111Y1 (ko) 동기분리회로
EP0131454B1 (en) Circuit arrangement and method for moving characters superimposed on an image represented by a video signal
JPS62256521A (ja) 位相比較回路
US5818538A (en) Sync on green signal separating circuit of an image output apparatus
US6456332B1 (en) Device for generating sync signals of composite video signal
US5510854A (en) Device for adjusting the black level of a video signal
US4849830A (en) Picture stabilizing circuit for generating a forced synchronizing signal
EP0298488B1 (en) Video signal processing circuit for VTR signal
US4659968A (en) Vertical deflection circuit
KR980004280A (ko) 영상표시기기의 수평 트랜지스터 안정화 장치 및 방법
JPH0837619A (ja) ビデオ信号ミキシング装置
KR970001133Y1 (ko) 영상 표시장치의 화면 자동 조정 장치
KR100349877B1 (ko) 외부입력신호의 영상재생 가능여부를 판별하는 영상재생장치
KR200162300Y1 (ko) 표시 장치의 동기 신호 발생 장치
KR870000730Y1 (ko) 직류분 재생회로
KR970006271Y1 (ko) Vcr에서의 자막신호 안정화 회로
KR890004240Y1 (ko) 비데오 테이프 레코더용 백색잡음 제거장치
JPH0748833B2 (ja) 画像合成装置
GB2300778A (en) Multistandard video tape player for selectively generating clock signals corresponding to video standards
JP3019313B2 (ja) 同期信号自動切換装置
JPH0241976Y2 (ko)
KR0133433Y1 (ko) 영상재생장치의 뮤트상태 제어회로
KR920002121Y1 (ko) 비데오 신호의 동기 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee