KR200144729Y1

KR200144729Y1 - Trigger signal generation circuit using PROM data

Info

Publication number: KR200144729Y1
Application number: KR2019960067211U
Authority: KR
Inventors: 장규승
Original assignee: 손기락; 엘지정밀주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1999-06-15
Also published as: KR19980054020U

Abstract

본 고안은 PROM 데이터를 이용한 트리거 신호 발생회로에 관한 것으로, 특히 레이다의 각종 신호처리를 위해 사용되는 트리거 신호와 게이트 신호를 PROM 데이터와 계수기 회로를 이용하여 간편하게 구현할 수 있도록 한 PROM데이터를 이용한 트리거 신호 발생 회로에 관한 것으로, CLR단자의 입력신호에 의해 각각 초기화되어 계수를 카운터하는 제1카운터와 제2 카운터 및, 필요한 신호의 타이밍과 게이트의 크기를 데이터를 보관하고 있으며, 상기 제1 카운터와 제2 카운터의 출력을 어드레스로 사용하고, 이 어드레스의 증가에 따라 이미 저장되어 있는 데이터를 출력하는 PROM으로 구성되어, PROM 데이터를 이용하여 레이터 트리거 신호를 발생함에 따라 그 회로가 간단할 뿐만 아니라 발생신호의 설정이 간편하며, 필요한 신호의 변견이 용이한 동시에 각기 다른 타이밍을 갖는 여러 개의 신호를 쉽게 발생시킬 수 있게 되는 효과가 있다.The present invention relates to a trigger signal generation circuit using PROM data, and in particular, a trigger signal using PROM data to easily implement trigger signals and gate signals used for processing various signals of a radar using PROM data and a counter circuit. A first generation circuit comprising: a first counter and a second counter, each of which is initialized by an input signal of a CLR terminal and counters coefficients; and stores data of timing and gate size of a required signal. It consists of a PROM that uses the output of two counters as an address and outputs the data already stored as the address increases, and the circuit is not only simple but also generated as the generator trigger signal is generated using the PROM data. Easy to set up, easy to detect required signals There is an effect of being able to easily generate a number of signals having different timing.

Description

Trigger signal generation circuit using PROM data.

제1도는 종래의 레이다 트리거 신호 발생회로의 블록 구성도.1 is a block diagram of a conventional radar trigger signal generation circuit.

제2도는 본 고안에 따른 PROM 데이터를 이용한 레이다 트리거 신호 발생회로의 블록 구성도.2 is a block diagram of a radar trigger signal generation circuit using PROM data according to the present invention.

제3도는 본 고안에 따른 PROM 데이터를 이용한 레이다 트리거 신호 발생회로의 각 당의 출력 파형도.3 is an output waveform diagram of each party of the radar trigger signal generation circuit using the PROM data according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 계수부 2 : 게이트부1: counter 2: gate

3 : 래취부 10 : 제1카운터3: latch 10: first counter

20 : 제2카운터 30 : PROM20: second counter 30: PROM

본 공안은 PROM 데이터를 이용한 트리거 신호 발생회로에 관한 것으로, 특히 레이다의 각종 신호처리를 위해 사용되는 트리거 신호와 게이트 신호를 PROM(Programmable Read Only Memory)의 데이터와 계수기 회로를 이용하여 간편하게 구현할 수 있도록 한 PROM 데이터를 이용한 트리거 신호 발생 회로에 관한 것이다.The present disclosure relates to a trigger signal generation circuit using PROM data. In particular, the trigger signal and gate signal used for processing various signals of a radar can be easily implemented using a PROM (Programmable Read Only Memory) data and a counter circuit. A trigger signal generation circuit using one PROM data.

종래에는 제1도에 도시된 바와 같이 계수부(1)와 게이트부(2) 및 래치부(3)로 구성되어, 계수부(1)가 기준 클럭 및 로딩할 데이터 등을 입력 신호로 받아 게이트부(2)에게 전송하고, 이에 따라 상기 게이트부(2)는 다수의 논리 게이트들을 조합하여 원하는 출력 파형으로 만들어 래치부(3)에 전송하면, 래치부(3)는 상기 데이터들을 래취한 후 출력한다.Conventionally, as shown in FIG. 1, the counter includes a counter 1, a gate 2, and a latch 3, and the counter 1 receives a reference clock, data to be loaded, and the like as an input signal. And the gate unit 2 combines a plurality of logic gates to form a desired output waveform and transmits it to the latch unit 3, and then the latch unit 3 latches the data. Output

그러나, 상기와 같은 종래 회로는 그 구성이 매우 복잡하고, 각종 신호 발생의 타이밍(TIMING)을 설정하기가 어려우며, 또한 이미 확정된 신호의 변경이 용이하지 않고 회로가 차지하는 분략이 크다는 문제점이 있었다.However, such a conventional circuit has a problem in that its configuration is very complicated, it is difficult to set the timing of various signal generations, and the change of the already determined signal is not easy and the circuit occupies is large.

따라서, 본 고안은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 그 목적은 레이다 신호 처리를 위하여 동시에 여러 가지 형태의 게이트 신호와 트리거 신호를 발생시키기 위해 복잡한 계수회로와 게이트회로를 사용함에 따라 회로가 복잡하여 하드웨어의 부피가 크고 각 신호를 변경하거나 조정하는데 어려움이 따르므로, 이러한 단점을 보완하여 회로의 구성이 간단하고 회로의 변경과 조종이 간편한 PROM 데이터를 이용한 트리거 신호 발생회로를 제공하는 데에 있다.Accordingly, the present invention has been devised to solve the above problems, and its purpose is to use a complex counting circuit and a gate circuit to simultaneously generate various types of gate signals and trigger signals for radar signal processing. The complexity of the hardware makes the hardware bulky and difficult to change or adjust each signal. Therefore, the shortcomings of the shortcomings are provided to provide a trigger signal generation circuit using PROM data that is simple in circuit configuration and easy to change and manipulate. Is in.

상기와 같은 목적을 달성하기 위한 본 고안의 PROM 데이터를 이용한 트리거 신호 발생회로는, CLR단자의 입력신호에 의해 각각 초기화되어 계수를 카운터하는 제1카운터와 제2카운터 및, 필요한 신호의 타이밍과 게이트(GATE)의 크기를 데이터로 보관하고 있으며, 상기 제1카운터와 제2카운터의 출력을 어드레스로 사용하고, 이 어드레스의 증가에 따라 이미 저장되어 있는 데이터를 출력하는 PROM으로 구성됨을 특징으로 한다.The trigger signal generation circuit using the PROM data of the present invention for achieving the above object, the first counter and the second counter to be initialized by the input signal of the CLR terminal, each of which counters the coefficient, the timing and gate of the required signal (GATE) is stored as data, and the outputs of the first counter and the second counter are used as addresses, and the PROM outputs data already stored as the address increases.

이하, 첨부한 도면을 참고하여 본 고안의 PROM 데이터를 이용한 트리거 신호 발생회로의 구성과 동작 그 작용효과를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the trigger signal generating circuit using the PROM data of the present invention.

제2도는 본 고안에 따른 PROM 데이터를 이용한 레이다 트리거 신호 발생회로의 블록 구성도로서, CLR 단자의 입력신호에 의해 각각 초기화되어 계수를 카운터하는 제1카운터(10)와 제2카운터(20) 및, 필요한 신호의 타이밍과 게이트의 크기를 데이터로 보관하고 있으며, 상기 제1카운터(10)와 제2카운터(20)의 출력을 어드레스로 사용하고, 이 어드레스의 증가에 따라 이미 저장되어 있는 데이터를 출력하는 PROM(30)으로 구성된다.FIG. 2 is a block diagram of a radar trigger signal generation circuit using PROM data according to the present invention. The first counter 10 and the second counter 20 are respectively initialized by input signals of the CLR terminal and count the coefficients. In addition, the timing of the required signal and the size of the gate are stored as data, and the outputs of the first counter 10 and the second counter 20 are used as addresses, and the data already stored as the address increases. It consists of the PROM 30 which outputs.

상기와 같이 구성된 레이다 트리거 신호 발생회로는, 먼저,제1카운터(10)와 제2카운터(20)가 CLS 단자의 입력에 따라 초기화되어 각각의 출력이 0으로 초기화된다.In the radar trigger signal generation circuit configured as described above, first, the first counter 10 and the second counter 20 are initialized according to the input of the CLS terminal, and each output is initialized to zero.

상기 제1카운터(10)와 제2카운터(20)의 출력은 PROM(30)의 어드레스(ADDRESS)단에 입력되고, 이에 따라 상기 PROM(30)은 이미 내장된 데이터를 출력시킨다.The outputs of the first counter 10 and the second counter 20 are input to the address ADDRESS stage of the PROM 30, and accordingly, the PROM 30 outputs the already embedded data.

상기 PROM(30)의 출력 데이터(Q0~Q6)는 필요한 신호 발생을 위한 데이터 출력이고, 출력 데이터(Q7)은 상기 제1카운터(10)와 제2카운터(20)를 초기화시키는 출력으로 사용한다.The output data Q0 to Q6 of the PROM 30 are data outputs for generating a necessary signal, and the output data Q7 is used as an output for initializing the first counter 10 and the second counter 20. .

따라서, 상기 제1카운터(10)와 제2카운터(20)가 초기화된 후, 카운터 동작을 계속하여 Q7이 0 데이터를 출력할 때까지 제1카운터(10)와 제2카운터(20)의 카운터 출력값이 증가된다.Therefore, after the first counter 10 and the second counter 20 are initialized, the counter operation continues and the counters of the first counter 10 and the second counter 20 until Q7 outputs zero data. The output value is increased.

이때, 상기 Q7이 0이 되면, 이 값이 제1카운터(10)와 제2카운터(20)의 부하(LOAD)단자로 입력되어 제1카운터(10)와 제2카운터(20)를 다시 초기화시키게 된다.At this time, when Q7 becomes 0, this value is input to the load (LOAD) terminals of the first counter 10 and the second counter 20 to reinitialize the first counter 10 and the second counter 20. Let's go.

상기 제1카운터(10)와 제2카운터(20)의 출력은 PROM(30)의 어드레스로 동작하며, 이 어드레스의 증가에 따라 이미 입력된 데이터를 Q0~Q6로 출력한다.The outputs of the first counter 10 and the second counter 20 operate as addresses of the PROM 30, and output data already input as Q0 to Q6 as the address increases.

이때, 제3도에 도시된 바와 같이, 상기 출력되는 데이터는 필요한 타이밍과 게이트의 크기에 따라 0과1의 데이터를 출력하게 되고, 이러한 출력값은 필요한 레이다 트리거 신호나 게이트 신호로 사용하게 된다.In this case, as shown in FIG. 3, the output data outputs data of 0 and 1 according to the required timing and the size of the gate, and the output value is used as the required radar trigger signal or gate signal.

한편, 신호의 상태를 변경할 경우에는 PROM(30)에 내장된 데이터를 변경함으로써 가능하며, 신호에 따라 PROM(30)의 데이터는 사용자 정의에 따라 임의로 결정할 수 있다.On the other hand, when changing the state of the signal is possible by changing the data embedded in the PROM (30), the data of the PROM (30) can be arbitrarily determined according to the user definition according to the signal.

본 고안은 레이다 신호처리를 위한 트리거나 게이트 신호 발생 이외에 다른 종류의 기기나 회로의 복잡한 신호 발생회로로도 사용할 수 있다.The present invention can be used as a complex signal generating circuit of other kinds of devices or circuits in addition to trigger or gate signal generation for radar signal processing.

특히, 동기가 요구되는 여러 종류의 신호를 발생시킬 때 효과적으로 사용할 수 있으며, 상기 PROM을 램(RAM)으로 대체하면 더욱 폭넓게 사용할 수 있다.In particular, it can be effectively used when generating various kinds of signals requiring synchronization, and can be used more widely by replacing the PROM with RAM.

이상, 상기 설명에서와 같이, 본 고안은 PROM 데이터를 이용하여 레이터 트리거 신호를 발생함에 따라 그 회로가 간단할 뿐만 아니라 발생 신호의 설정이 간편하며, 필요한 신호의 변경이 용이한 동시에 각기 다른 타이밍을 갖는 여러개의 신호를 쉽게 발생시킬 수 있다.As described above, according to the present invention, as the generator trigger signal is generated using the PROM data, not only the circuit is simple but also the setting of the generated signal is easy, and the necessary signals can be easily changed and different timings can be set. Can easily generate multiple signals.

또한, 각종 게이트 신호의 크기 조정이 간단한 효과가 있다.In addition, it is possible to easily adjust the size of various gate signals.

Claims

The first counter 10 and the second counter 20 which are initialized by the input signals of the CLR terminals and counter the coefficients, and the timing and the gate size of the necessary signals are stored as data, and the first counter 10 And a PROM (30) for outputting data which is already stored according to the increase of the address, using the output of the second counter 20 as an address.