KR200143689Y1 - 주파수 변환회로 - Google Patents

주파수 변환회로 Download PDF

Info

Publication number
KR200143689Y1
KR200143689Y1 KR2019930020565U KR930020565U KR200143689Y1 KR 200143689 Y1 KR200143689 Y1 KR 200143689Y1 KR 2019930020565 U KR2019930020565 U KR 2019930020565U KR 930020565 U KR930020565 U KR 930020565U KR 200143689 Y1 KR200143689 Y1 KR 200143689Y1
Authority
KR
South Korea
Prior art keywords
turned
transistor
duty
capacitor
resistor
Prior art date
Application number
KR2019930020565U
Other languages
English (en)
Other versions
KR950012709U (ko
Inventor
박상선
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR2019930020565U priority Critical patent/KR200143689Y1/ko
Publication of KR950012709U publication Critical patent/KR950012709U/ko
Application granted granted Critical
Publication of KR200143689Y1 publication Critical patent/KR200143689Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Abstract

이 고안은 입력 전압 범위 이하에서도 PWM IC의 듀티 타임을 조정하여 홀드업 타임을 증가시키는 주파수 변환회로에 관한 것이다.
이 고안은 입력되는 전압이 소정 전압 이하이면 오프되는 션트 레귤레이터와, 상기 션트 레귤레이터의 캐소드단과 입력전압단 사이에 연결되어 상기 션트 레귤레이터가 오프되면 온되는 제너 다이오드 및 제1 트랜지스터와, 상기 제1 트랜지스터가 온되면 오프되는 제2 트랜지스터와, 상기 제2 트랜지스터의 콜렉터단과 PWM IC의 저항단 사이에 연결되는 저항(RT1)과, 상기 콜렉터단과 접지사이에 연결되는 저항(RT2)과, PWM IC의 캐패시터단에 연결되는 캐패시터로 구성되어, 상기 제2 트랜지스터가 오프되면 캐패시터(CT)와 직렬 접속된 저항(RT1+RT2)에 의해 PWM IC의 듀티를 결정하고, 제2 트랜지스터가 온되면 캐패시터와 저항(RT1)에 의해 PWM IC의 듀티를 결정함으로써 적은 용량의 캐패시터를 사용하여 홀드 업 타임을 증가시키게 되어 전체적인 회로 소자의 비용이 다운되게 된다.

Description

주파수 변환회로
제1도는 종래의 주파수 변환 회로도.
제2도는 이 고안에 따른 주파수 변환 회로도.
제3도는 이 고안에 따른 스위칭 소자의 동작 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 펄스폭변조 IC T1 : 스위칭 트랜스
5 : 션트 레귤레이터 ZD : 제너 다이오드
FET : 전계효과 트랜지스터 D1 : 다이오드
Q1,Q2 : 트랜지스터 R1∼R11,RT1,RT2 : 저항
CT : 캐패시터
이 고안은 주파수 변환회로에 관한 것으로서, 더욱 상세하게는 입력 전압 범위 이하에서도 펄스폭변조(Pulse Width Nodulation : 이하, PWM이라 칭함) IC의 듀티 타임을 조정함으로써 적은 용량의 캐패시터로 홀드업(Hold Up) 타임을 증가시키는 주파수 변환회로에 관한 것이다.
여리서 홀드업 타임이란 입력이 오픈되었을 경우나 순간적인 정전에 의해 발생된 시스템의 에러방지를 위하여 입력의 순간 정전에도 규정된 출력을 일정 시간동안 나오도록 하는 시간을 말한다.
제1도는 종래의 주파수 변환 회로도로서, PWM IC(10)의 듀티는 시정수인 캐패시터(CT)와 저항(RT)에 의해 결정되었다.
이때, 상기 캐패시터(CT)와 저항(RT)은 일정하게 고정되어 있다.
그리고 상기 PWM IC(10)는 직류를 스위치에 의해 펄스로 변환하고 평균화하는 것으로, 통상 스위칭 주파수를 고정하고 펄스폭을 가변시키기 때문에 폴스폭 제어라고도 하고, 듀티를 제어하므로 듀티 제어라고도 한다.
따라서, 입력전압이 입력페일(input Fail) 전압(예를 들어 40.5V)이하로 내려가면 PWM IC(10)의 듀티가 줄어들어 전계효과 트랜지스터(Field Effect Transister : 이하 FET라 칭함)가 오프상태를 유지하게 되고 스위칭 트랜스(T1)의 출력단에 연결된 IC들의 동작이 중지된다.
여기서, 상기 FET는 상기 PWM IC(10)의 펄스폭에 의해 온/오프되어 정류 평활된 직류를 스위칭 트랜스(T1)를 통해 출력단에 연결된 IC들에 안정된 전압을 공급한다.
이때, 홀드 업 타임이 짧으면 갑자기 IC들이 오프되게 되면서 시스템에 큰 영향을 주게 된다. 따라서, 홀드 업 타임은 충분히 커야 하는데, 주파수가 고정된 회로에서 홀드 업 타임을 늘리기 위해서는 용량이 큰 캐패시터를 사용하여야 한다.
그러나, 캐패시터의 용량은 고정되어 있기 때문에 홀드 업 타임에 제한이 따르고, 또한 용량이 큰 캐패시터를 사용할 경우에 비용이 증가하는 문제점이 있었다.
이 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 시정수의 저항을 직렬 연결하고 입력 전압 범위 이하에서 PWM IC의 듀티를 캐패시터와 직렬 연결된 저항을 이용하여 조정함으로써 적은 용량의 캐패시터를 사용하여 홀드 업 타임을 증가시키는 주파수 변환회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 주파수 변환회로의 특징은, 직류를 스위치에 의해 펄스로 변환하고 평균화하여 듀티를 제어하는 PWM IC와 상기 PWM IC의 듀티에 의해 온/오프되어 정류 평활된 직류를 스위칭 트랜스를 통해 출력단에 공급하는 스위칭용 FET가 구비된 전원공급회로에 있어서, 입력되는 전압이 소정 전압 이하이면 오프되는 션트 레귤레이터와, 상기 션트 레귤레이터의 캐소드단과 입력 전압단사이에 연결되어 상기 션트 레귤레이터가 오프되면 온되는 제너 다이오드 및 제 1 트랜지스터와, 상기 제 1 트랜지스터의 콜렉터단에 연결되어 상기 제1 트랜지스터가 온되면 오프되는 제2 트랜지스터와 상기 제2 트랜지스터가 오프되면 캐패시터와 직렬 접속된 저항에 의해 PWM IC의 듀티를 결정하고, 제2 트랜지스터가 온되면 캐패시터와 저항에 의해 PWM IC의 듀티를 결정하는 듀티 제어 수단으로 구성되는 점에 있다.
이하, 이 고안에 따른 주파수 변환회로의 바람직한 일실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제2도는 이 고안에 따른 주파수 변환 회로도이다.
제2도에서 입력 전압단(VIN)에는 바이어스 저항(R1)을 통해 기준 전압원으로 사용하는 션트 레귤레이터(5)가 연결되고 상기 션트 레귤레이터(5)의 기준단에는 입력 전압을 분압하는 저항(R2)(R3)이 연결되며, 션트 레귤레이터(5)의 캐소드단과 저항(R1) 사이에는 제너 다이오드(ZD)의 캐소드단이 연결된다.
그리고, 상기 제너 다이오드(ZD)의 애노드단에는 트랜지스터(Q1)의 베이스단이 연결되고, 상기 트랜지스터(Q1)의 콜렉터단에는 역전류 방지용 다이오드(D1)를 통해 트랜지스터(Q2)의 베이스단이 연결되며, 동시에 저항(R11)을 통해 PWM IC(10)의 기준전압단(Vr)이 연결된다.
또한 상기 트랜지스터(Q2)의 콜렉터단과 PWM IC(10)의 저항단(RT) 사이에는 저항(RT1)이 연결되고, 상기 트랜지스터(Q2)의 콜렉터단과 접지사이에는 저항(RT2)이 연결된다. 그리고 상기 PWM IC(10)의 캐패시터단(CT)에는 캐패시터(CT)가 연결된다.
그리고, 상기 PWM IC(10)의 출력단에는 온/오프에 의해 정류 평활된 직류를 스위칭 트랜스(T1)를 통해 출력단(Vo)에 연결된 IC들에 안정된 전압으로 공급하는 스위칭용 FET가 연결된다.
여기서, 미설명된 저항(R7∼R10)은 바이어스 저항이다. 그리고 상기 PWM IC(10)는 NEC사의 μPC 1094C IC를 예로 들고 있다.
제3도 (a)는 주파수 변환전의 스위칭용 FET의 드레인-소오스간 전압(VDS)파형도이고 제3도 (b)는 주파수 변환후의 스위칭용 FET의 드레인-소오스간 전압(VDS)파형도이다.
이와 같이 구성된 이 고안은 입력 전압이 소정 전압(예를 들어, 40.5V)이상이면 즉, 정상적으로 입력되면 분압저항(R2),(R3)에 의해 션트 레귤레이터(5)의 기준단(Vref)에는 2.5V가 인가되며 션트 레귤레이터(5)의 캐소드-애노드간의 브레이크 다운이 일어난다.
상기 션트 레귤레이터(5)의 캐소드-애노드간의 브레이크 다운이 일어나면 제너 다이오드(ZD)와 트랜지스터(Q1)는 오프되고 상기 트랜지스터(Q1)가 오프되면 다이오드(D1) 및 트랜지스터(Q2)는 온되어 PWM IC(10)의 듀티는 종래와 동일하게 캐패시터(CT)와 저항(RT1)에 의해 결정된다.
한편, 입력전압이 소정 전압(예를 들어 40.5V) 이하이면, 즉 입력전압 범위 이하이면 분압 저항(R2),(R3)의 저항비에 의해 션트 레귤레이터(5)는 오프되고, 상기 션트 레귤레이터(5)가 오프되면 제너 다이오드(ZD) 및 트랜지스터(Q1)가 온된다.
그리고 상기 트랜지스터(Q1)가 온되면 트랜지스터(Q2)가 오프되므로 상기 PWM IC(10)의 듀티는 캐패시터(CT)와 직렬 접속된 저항(RT1+RT2)에 의해 결정된다.
이때, 주파수는 상기 캐패시터(CT)와 직렬 접속된 저항(RT1+RT2)에 반비례하므로 줄어들게 된다.
그리고 상기 저항(RT1)과 저항(RT2) 값을 동일하게 주면 주파수가 정상 입력 전압 범위에서의 주파수의 반으로 된다.
따라서, 주파수가 줄어듬으로 해서 듀티가 늘어나므로 입력 전압 범위 이하에서도 PWM IC(10)가 동작하므로 결과적으로 홀드 업 타임은 제3도(a)에서 제3도(b)와 같이 증가시킬 수 있게 된다.
이상에서와 같이 이 고안에 따른 주파수 변환회로에 의하면 시정수의 저항을 직력 연결하고 입력 전압 범위 이하에서 PWM IC의 듀티를 캐패시터와 직렬 접속된 저항에 의해 결정함으로써 적은 용량의 캐패시터를 사용하여 홀드 업 타임을 증가시킬 수 있어 전체적인 비용이 절감되는 효과가 있다.

Claims (1)

  1. 직류를 스위치에 의해 펄스로 변환하고 평균화하여 듀티를 제어하는 펄스폭 변조 IC와, 상기 펄스폭 변조 IC의 듀티에 의해 온/오프되어 정류 평활된 직류를 스위칭 트랜스를 통해 출력단에 공급하는 스위칭용 전계 효과 트랜지스터가 구비된 전원 공급회로에 있어서, 입력되는 전압이 소정 전압 이하이면 오프되는 션트레귤레이터와, 상기 션트 레귤레이터의 캐소드단과 입력 전압단 사이에 연결되어 상기 션트 레귤레이터가 오프되면 온되는 제너 다이오드 및 제1 트랜지스터와, 상기 제 1 트랜지스터의 콜렉터단에 연결되어 상기 제1 트랜지스터가 온되면 오프되는 제2 트랜지스터와, 상기 제2 트랜지스터가 오프되면 캐패시터(CT)와 직렬 접속된 저항(RT1+RT2)에 의해 펄스폭 변조 IC의 듀티를 결정하고, 제2 트랜지스터가 온되면 캐패시터와 저항(RT1)에 의해 펄스폭 변조 IC의 듀티를 결정하는 듀티 제어 수단으로 구성된 주파수 변환회로.
KR2019930020565U 1993-10-08 1993-10-08 주파수 변환회로 KR200143689Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930020565U KR200143689Y1 (ko) 1993-10-08 1993-10-08 주파수 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930020565U KR200143689Y1 (ko) 1993-10-08 1993-10-08 주파수 변환회로

Publications (2)

Publication Number Publication Date
KR950012709U KR950012709U (ko) 1995-05-17
KR200143689Y1 true KR200143689Y1 (ko) 1999-06-15

Family

ID=19365281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930020565U KR200143689Y1 (ko) 1993-10-08 1993-10-08 주파수 변환회로

Country Status (1)

Country Link
KR (1) KR200143689Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038841B1 (ko) * 2009-03-13 2011-06-07 삼성전기주식회사 주파수 가변 기능을 갖는 전원 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038841B1 (ko) * 2009-03-13 2011-06-07 삼성전기주식회사 주파수 가변 기능을 갖는 전원 장치

Also Published As

Publication number Publication date
KR950012709U (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
US5847554A (en) Synchronous switching regulator which employs switch voltage-drop for current sensing
KR100379057B1 (ko) 버스트 모드 스위칭 모드 파워 서플라이
US10581332B2 (en) Dimmer and power converter
KR101247801B1 (ko) 스위칭 모드 파워 서플라이
US8866460B2 (en) Dynamic dropout control of a power supply
US5633787A (en) Switch-mode power supply with control of output supply voltage and overcurrent
US20120257423A1 (en) Systems and methods for adaptive switching frequency control in switching-mode power conversion systems
KR19990012879A (ko) 전원공급장치의 역률개선회로
KR100622941B1 (ko) 스위칭 전원장치
JP4050325B2 (ja) 電流及び電圧検出回路
US6456051B2 (en) Voltage converter
WO2010021103A1 (ja) スイッチング電源回路
KR20110095771A (ko) 스위치 제어 장치, 이를 포함하는 전력 공급 장치 및 스위치 제어방법
KR101489962B1 (ko) 전력 변환기, 그 스위칭 제어 장치 및 구동 방법
US20040120165A1 (en) DC-DC converter circuit having correction circuit for outputting voltage level inversely proportional to input voltage
EP1058176B1 (en) Power unit, and power supply system
JP4432115B2 (ja) スイッチング電源装置
US5708572A (en) Switched-mode power supply
JP4214484B2 (ja) 直流電源装置
KR200143689Y1 (ko) 주파수 변환회로
US5668704A (en) Self-exciting flyback converter
EP3883108B1 (en) Auxiliary power supply circuit operating within a wide input voltage range
JPH05308733A (ja) 充電回路方式及び充電装置
JPH0641386U (ja) スイッチング電源
KR0111808Y1 (ko) 입력 전류감지 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee