KR20010106530A - 웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법 - Google Patents

웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법

Info

Publication number
KR20010106530A
KR20010106530A KR1020017010978A KR20017010978A KR20010106530A KR 20010106530 A KR20010106530 A KR 20010106530A KR 1020017010978 A KR1020017010978 A KR 1020017010978A KR 20017010978 A KR20017010978 A KR 20017010978A KR 20010106530 A KR20010106530 A KR 20010106530A
Authority
KR
South Korea
Prior art keywords
wafer
processing
evaluating
workability
evaluation
Prior art date
Application number
KR1020017010978A
Other languages
English (en)
Other versions
KR100750607B1 (ko
Inventor
하시모토타카히로
미즈시마카츠토시
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20010106530A publication Critical patent/KR20010106530A/ko
Application granted granted Critical
Publication of KR100750607B1 publication Critical patent/KR100750607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

웨이퍼 주변부 가공능력의 면내분포를 측정하기 위하여 이용되는 웨이퍼 외주부의 가공능력을 평가할때, 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 웨이퍼 외주부의 가공능력 평가용 웨이퍼를 이용하여, 외주부 각 부위의 가공량을 실제 측정하여 외주부의 가공능력의 면내분포를 파악·평가한다.

Description

웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼 외주부의 가공능력 평가방법{WAFER FOR EVALUATING MACHINABILITY OF PERIPHERY OF WAFER AND METHOD FOR EVALUATING MACHINABILITY OF PERIPHERY OF WAFER}
반도체 웨이퍼는 웨이퍼 가공프로세스 혹은 웨이퍼를 이용한 디바이스 제조프로세스에 있어서, 자동반송등 웨이퍼 주변부를 이용한 조업이 빈번하게 되풀이되고 있다. 이 때문에, 원반상 웨이퍼의 주변부가 절단된 채로 직각의 상태이면, 부스러기, 칩(chip)을 생성하기 쉽고 그 결과로서 생기는 파티클(particle)이 주표면등에 부착하여 후공정의 제조수율을 저하시킨다. 또한 외주부의 표면상태가 거칠면, 에칭 프로세스등으로 사용된 화학물질의 세정이 완전하게 행해지지 않아서 잔존하여 이후의 공정에 악영향을 미친다. 더욱이, 해당 단결정 웨이퍼 주면(主面)상에 에피텍셜 성장등을 행하여 웨이퍼로서 제품가치를 높이는 경우, 외주부(外周部) 표면의 불규칙 및 결함있는 결정배열상태로서는, 노즐이라고 일컬어지는 복수의 돌기나, 주면 주변부에 크라운(돌기상 결정성장) 발생을 초래하는 불리점이 있다. 따라서 웨이퍼의 가공으로는 주면의 가공뿐만 아니라 주변부의 가공도 중요하여, 현재에는 주변부는 모서리가공을 가하여 경면상으로 연마하여 칩핑(chippin)에 대한 준비로서, 그리고 고도로 정돈된 표면상태로 하는 것이 일반적이다.
한편, 이러한 웨이퍼 외주부를 가공하는 가공 프로세스에 있어서는, 당연히 가공능력을 정량적으로 파악하여, 프로세스 콘트롤하는 것이 필요하다. 구체적으로는 시간당 연삭량 또는 연마량을 파악하여 적절한 가공을 행한다. 종래 가공공정의 능력평가방법에서는 가공전후 또는 그 도중등에 일정시간 가공후의 웨이퍼 전체중량을 측정하여 주변부가 삭감된 두께를 추정하였다. 이 방법에서는 방법의 성격상 평균적인 삭감량밖에 알 수 없다. 한편, 주변부는 주면에 수직한 단면에서 봤을때, 주면처럼 수평 평탄한 윤곽이 아니어서, 가공구(加工具)의 면에 대하여 통상 凸 부분을 포함하고 있는 동시에 각종 프로파일(profile)의 윤곽선이 설계되어 있으므로, 피가공부분이 가공구의 면에 대하여 접하는 방식이 항상 일정한 것은 아니다. 따라서 가공 프로세스에서는 주변부의 일정시간 삭감량 즉, 가공능력은 피가공부위에 따라 다르게 되는 경향이 강하다. 바꾸어 말하면, 가공능력의 상기 단면내 피가공부위에서의 분포(이후, 면내분포)가 곤란하므로, 종래와 같은 평균적인 가공능력의 파악으로는 부위에 따라 가공능력이 다르게 되는 경우 제대로 파악하고 있다고 말할 수 없다. 그 때문에, 설정가공능력을 가공속도가 가장 낮은 부위에 맞추게 되어 전체로서는 과잉 가공이 되고, 가공시간의 증가 즉, 생산성 저하나 연마포의 수명저하등 비용손실도 있게 된다.
본 발명은 웨이퍼 외주부의 가공능력을 평가하는데 이용되는 웨이퍼 및 그 웨이퍼를 이용하여 웨이퍼 외주부의 가공능력을 평가하는 방법에 관한 것이다.
도 1은 본 발명에 적용된 경면모서리 가공장치의 개념도이다.
도 2는 단결정 실리콘 웨이퍼의 외주부를 나타내는 웨이퍼 주면에 수직한 단면도이다.
도 3은 본 발명의 실시예에서 폴리실리콘이 피복된 웨이퍼의 단면도이다.
도 4는 본 발명의 실시예에서 측정 샘플의 연마전후에서의 주사현미경사진의 모식도이다.
1~3은 가공부위, 11은 경면모서리 가공장치, 12는 웨이퍼, 21은 샘플 웨이퍼, 31은 폴리실리콘층이다.
따라서 본 발명은 종래기술의 문제를 해결하기 위한 것으로, 웨이퍼의 외주부 가공에 있어서, 가공능력의 면내분포를 측정하기 위하여 이용되는 웨이퍼 외주부의 가공능력 평가용 웨이퍼를 제공하는 것을 목적으로 한다.
또한 본 발명은 상기 웨이퍼 외주부의 가공능력 평가용 웨이퍼를 이용하여 웨이퍼 외주부의 가공능력을 평가하는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 가공능력 평가용 웨이퍼 및 상기 면내분포 측정방법을 제공하여, 웨이퍼 외주부를 가공하는 공정의 개선을 행하여 상기 외주부 가공의 균일성 향상에 기여하는 것을 목적으로 한다.
즉, 본 발명은 웨이퍼 외주부를 가공하는 공정에서 가공능력을 평가하는 평가용 웨이퍼로서, 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 것을 특징으로 하며, 구체적으로는 종래 웨이퍼 주면에서는 웨이퍼 한쪽 면을 기준으로 하여 두께변화를 측정하고 가공능력을 평가할 수 있었지만, 웨이퍼 주변부에서는 두께방향 및 직경방향으로 가공되므로 기준위치가 없고, 가공에 따라서 연삭되어진 두께를 길이단위로 측정하는 평가방법이 없었으나, 본 발명은 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 설정하고, 가공에 따라 연삭되어진 두께를 길이단위로 측정하는 것이 가능한 것이다.
따라서 본 발명의 가공능력 평가용 웨이퍼는 기판이 되는 웨이퍼의 표면에 상기 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물의 가공속도와 상대비가 밝혀져 있는 물질을 피복하여 가공방향으로 경계가 되는 기준위치를 설계한다. 이에 의하여, 실제 제품이 가공될 때의 가공속도를, 실질적으로는 피복물질의 가공속도인 본발명의 평가용 웨이퍼의 가공속도를 이용하여 해당 상대비로부터 환산할수 있다.
본 발명에서 말하는 가공능력을 여기에서 명확하게 정의하면, 피가공 웨이퍼의 일정조건 또는, 단위시간에서의 연삭량 내지 연마량, 또는 연삭두께 내지 연마두께를 말하며, 예를 들면, 상기에서 가공을 t시간 계속했을때의 폴리실리콘층의 두께는, 초기 값을 do, t시간후의 값가 dt라면, 가공능력 PR은, PR = (do- dt)/t로 나타내어 진다. 여기에서, do, dt는 길이단위이고, t는 시간단위이다. 그리고 본발명에 의하면 웨이퍼의 복수부위 측정을 행하면, 웨이퍼의 각 부위마다 측정치가 얻어지기 때문에 면내 가공능력의 분포가 얻어질 수 있다. 한편 종래법에서는 전체중량을 가지고 평가하므로, 가공을 t시간 계속할때에 전체 중량 두께는, 초기값을 wo, t시간후의 값이 wt라면 가공능력 PR은 PR = (wo- wt)/t로 나타내어 진다. 여기에서, wo,wt는 중량단위이고, t는 시간단위이다. wo, wt는 한장의 웨이퍼에서 각 하나의 수치밖에 없을 수없기 때문에, 종래법에서는 해당 웨이퍼 전체의 평균적 가공능력밖에 알 수 없다. 일반적으로 생산공정에서 능력이라고 일컬어지는 용어를 이용할때 당업자간에는, 특별한 단서가 없는 경우 생산 용량(capacity), 즉 단위시간에서의 제품 아웃-풋(output)을 의미하거나, 품질항목을 일치내로 관리할 수 있는 공정능력을 의미하기도 하는데, 여기에서 부연하여 설명한다.
상술한 바와 같이, 가공되는 피가공물의 가공속도와 상대비가 밝혀져 있는 물질을 표층으로 하고 가공을 행하면, 정확한 가공량, 즉 가공능력을 평가할 수 있다. 구체적으로는, 단결정 실리콘 웨이퍼의 표면에 산화막이나 폴리실리콘층이 피복된 가공도평가용 웨이퍼로 하면 된다. 특히, 폴리실리콘으로 하는 것이 바람직하다.
피가공물인 제품 웨이퍼가 단결정 실리콘 웨이퍼인 경우, 기판이 되는 단결정 실리콘 웨이퍼의 표면에 폴리실리콘층을 형성하면, 가공방향으로 단결정실리콘과 폴리실리콘의 명확한 경계선이 될 수 있고, 이 위치를 기준으로 함으로써 정확한 가공량을 평가할 수 있다.
또한 상기 단결정 실리콘 웨이퍼의 표면이 경면, 특히 외주부가 경면 모서리가공되어 있는 웨이퍼상에 실리콘층을 피복하면 경계부가 보다 명확하게 나타나므로 보다 정확한 값이 얻어질 수 있다.
또한, 기판이 되는 웨이퍼를 단결정 실리콘 웨이퍼로 하고 그 표면에 산화막을 형성하여도 같다. 산화막이 형성된 가공능력 평가용 웨이퍼에서는 가공속도가 피가공물인 제품 웨이퍼와 다르기 때문에, 상술한 바와 같이, 피가공물의 상대비를 측정해 두고, 그것에 의해 피가공물의 가공능력으로 환산할 필요가 있다. 한편, 폴리실리콘의 가공속도는 단결정과 동일물질로 거의 동일하므로 별개로 환산함이 없이 정확한 가공능력을 평가할 수 있다.
그리고 이러한 웨이퍼 측정에 있어서는, 측정해야 할 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 갖고 있는 웨이퍼를, 주면에 수직한 방향으로 벽개(劈開)등의 방법으로 절단하고, 단면이 명료하게 나타나도록 샘플을 마련한다. 이어서 이 단면을 고배율화수단으로 소망의 부위의 상기 기준위치부터 표면까지의거리, 즉 두께를 측정한다. 고배율화수단은 해당 샘플의 실체적 상이 관찰할 수 있는 측정수단을 구비하고 있으면 되고, 특별한 장치에 한정되는 것은 아니지만 주사현미경사진등이 바람직하다. 이에 의하여, 필요부분의 측정치가 장소마다 얻어지므로, 가공능력이 장소에 따른 분포로서 표현될 수 있다.
상술한 바와 같이, 본 발명은 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 웨이퍼를 소위 모니터하여 이용하고, 가공 프로세스의 특성을 파악하여, 조건의 설정·변경, 방법의 설정·변경에 이바지하는 것이므로 측정물 자체가 가공제품이 되는 것은 아니다. 따라서 상기 가공능력 평가용 웨이퍼가 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물과 실질적으로 동등한 형상과 크기인 편이 직접적인 평가가 쉽다.
또한 본 발명의 가공능력 평가용 웨이퍼는 더욱이 같은 이유에서 상기 웨이퍼의 외주부를 가공하는 공정에서 가공되는 부위와 적어도 동일한 범위의 부위에 있어서, 피가공물과 동등한 형상과 크기여도 된다.
또한, 본 발명의 가공능력 평가용 웨이퍼가 폴리실리콘층 피복웨이퍼인 경우, 전부분에 걸쳐서 두께가 실질적으로 균일한 것이 바람직하다. 측정법의 응용에 따라서는 그 필요성이 없는 경우도 있지만, 전부분이 균일하다면 장소에 따른 두께분포를 직접 비교할 수 있기 때문이다.
한편, 본 발명의 가공능력 평가용 웨이퍼가 폴리실리콘층 피복웨이퍼인 경우, 이 폴리실리콘층은 통상의 방법으로 단결정 실리콘상에 성장시킬 수 있다. 즉, 고온의 로중에 단결정 실리콘웨이퍼를 보지하고, 열분해 또는 환원적 열분해에 의해 실리콘을 생성하는 규소화합물을 고온의 로중에서 기체상으로 존재시킴으로써 해당 단결정 웨이퍼상에 다결정 실리콘이 퇴적 성장된다.
본발명의 가공능력 평가용 웨이퍼가 폴리실리콘층 피복웨이퍼인 경우 폴리실리콘층 두께에 대해서는, 종래 이 종류의 웨이퍼의 용도인 겟트링(gettering)을 목적으로 하는 경우는 1~1.5㎛의 두께로 충분하였지만, 본 발명의 목적에서는 훨씬 두꺼운 폴리실리콘층이 필요하여, 5㎛이상 바람직하게는 10㎛이상 두께의 폴리실리콘층을 성장시킨다. 물론, 한번의 폴리실리콘 성장프로세스에서 소망의 두께가 얻어지지 않으면 복수회의 조작을 행하여도 전혀 문제가 되지 않는다.
단결정 실리콘 웨이퍼 외주부의 가공에는 원반상 웨이퍼의 외주면이 주면에 수직이고, 여전히 외주면과 주면이 이루는 각이 예각인 엣지(edge)를 나타내는 미가공물을, 외주부 연삭장치에서 주면에 수직한 단면윤곽선이 소망의 윤곽선을 그리도록, 즉, 사다리꼴형 또는 다각형 또는 반원 또는 계획된 곡선상으로 연삭하는 제1의 공정이 있다. 이것은 소위 모서리공정(chamfering process)이라 칭하며, 해당 웨이퍼의 외주부를 지석(砥石)을 이용하여 모서리부를 연삭하는 공정이다. 다음으로 모서리가공된 외주부를 외주부 연마장치로 경면연마하는 제2의 공정이 있다. 이것은 경면모서리공정(mirror-chamfering process)으로 칭하며, 연마포(버퍼)가 점착된 회전하는 드럼에 웨이퍼 외주부를 접촉하고, 연마제를 공급하여 연마하는 공정이다. 또한, 경면모서리공정의 부담을 저감하는 목적으로서, 고정입(固定粒)이 부착된 테이퍼(tape)를 이용한 모서리공정도 있다. 본 발명의 웨이퍼는 어떠한 공정에서도 적용이 가능하고, 그 가공능력 평가에 이용할 수 있다.
또한 경면모서리 공정을 평가하는 등, 이 공정에서 가공되는 제품 웨이퍼(피가공물)을 꺼내어 이 실리콘 단결정 기판상에 10㎛정도의 폴리실리콘을 성장시키는등을 하면, 피가공물과 실질적으로 같은 형상과 크기의 가공능력 평가용 웨이퍼를 제작할 수가 있다. 즉, 이 정도의 폴리실리콘에 따른 크기변화는 피가공물의 크기 파라메터(parameter)와 동등하고 가공조건에 영향을 줌이 없이 평가할 수 있다. 그러나 모서리공정등 가공량이 많고, 폴리실리콘등을 더욱 두껍게 성장시켜 평가용 웨이퍼를 제작하려고 하는 경우는, 미리 기판이 되는 웨이퍼의 직경을 작게 해두는등을 응용하여 실질적으로 피가공물과 같은 모양과 크기로 하는 것이 좋다.
더욱이, 본 발명의 가공능력 평가용 웨이퍼를 이용하여 웨이퍼 외주부를 가공하는 공정의 가공능력을 평가하고, 웨이퍼 외주부의 가공조건을 설정하여 제품제조를 행할 수 있다. 웨이퍼 외주부의 가공조건으로서는 실리콘 웨이퍼 외주부를 지석 또는 고정지분(固定砥粉)이 부착된 테이퍼를 이용하여 연삭하는 모서리가공공정과, 실리콘 웨이퍼 외주부를 연마하는 경면모서리 가공공정을 들 수 있다. 여기에서, 가공조건으로는 지석 또는 고정지분이 부착된 테이퍼를 이용하여 연삭하는 모서리가공 공정에서는 테이퍼이송속도, 웨이퍼 회전속도, 테이퍼와 웨이퍼의 접촉각도, 가공시간이고, 경면모서리 가공공정에서는 드럼(연마포)의 회전속도, 웨이퍼 회전속도, 연마포와 웨이퍼의 접촉각도, 가공시간이다.
본 발명의 실시형태의 예를 종래기술의 비겨예와 함께 이하에서 상세히 설명한다. 그러나 이것은 예시로서, 장치, 방법, 재료등 이곳에서 제시된 물 또는 방법에 본 발명이 한정되는 것은 아니다.
[본 발명의 외주부 가공능력평가용 웨이퍼를 이용하여 평가하는 표준적인 가공공정의 일례]
도 1은 단결정 실리콘 웨이퍼 외주부 가공장치내 외주부의 연마에 이용한 경면 모서리가공장치(11)이다. 도 1에서 부직포로 구성되는 연마포(버퍼)(14)가 부착된 드럼(13)에, 45°의 경사를 준 웨이퍼(12)를 접촉시키고, 접촉점에 슬러리(알칼리 용액에 콜로이달 실리카 등을 분산시킨 연마제)를 흘리면서 상대적으로 웨이퍼(12)의 외주부를 남김없이 접찰(摺擦)하고, 웨이퍼 외주부를 연마한다. 웨이퍼(12)는 0.5rpm으로 회전하면서, 드럼(13)은 800rpm으로 회전한다. 웨이퍼(12)는 연마중 도면에 표시한 것과 같이 2kg의 일정하중(18)를 걸고, 연마포(버퍼)(14)면에 압압(押壓)하고 있다. 이 연마조작을 표면 240초, 뒷면 240초 행한다. 이하의 설명에서 이 조작을 표준연마조작이라 한다.
[비교예 1]
사전에 웨이퍼 외주 부연삭장치에서 모서리가공이 이루어지고 있는 도 2의 단면형상을 갖는 샘플웨이퍼(직경 200mm)(21)를 3매 상기 표준연마조작에 의해 연마하였다. 1매당 평균 연마전 중량과 연마후 중량의 차는 22.4mg으로 하였다. 연마에 요한 시간은 1매당 480초여서, 시간당 가공능력, 즉 연마레이트는 2.8mg/min이었다. 이 연마된 웨이퍼의 외주부를 현미경관찰하자, 필요부분전면이 단결정실리콘 웨이퍼의 제품사양에 합격하는 정도의 경면으로 연마된 것으로 판명되었다. 이 평가결과에 의해 상기 표준연마조작을 초기의 생산조건으로 하고, 이후 외주부연마공정에서의 생산을 행하였다.
이후 계획적으로 생산도중의 외주부 연마공정에서 샘플링을 행하지 않고, 상기와 같은 평가를 행하지 않고, 연마시간의 조절, 연마포(버퍼)의 교환 등의 생산조건의 관리를 행하였다. 단, 본 방법에서는 부위에 따른 변화를 파악할 수 없기 때문, 가장 연마레이트가 늦은 부위에 생산조건을 맞추기 때문에, 타부위의 과잉연마는 면하지 못한다.
[실시예 1]
사전에 웨이퍼 외주부 연삭장치에서 모서리 가공한 도 2의 단면형상을 갖는 샘플웨이퍼(직경 200mm)을 CVD장치내에 정치(靜置)하고, 600℃~700℃의 온도에서 모노시란을 흘러, 그 웨이퍼 주면 및 주변부 상에 폴리실리콘층(31)을 균일하게 8.3~8.6㎛ 성장시켰다. 이 폴리실리콘층 피복 샘플웨이퍼를 복수매 준비하고, 이들 중의 1매의 웨이퍼를 쪼개서 열고 그 단면을 주사전자현미경을 이용하여 2000배의 배율로 관찰, 단결정부분과 폴리실리콘부분의 명확한 경계선을 기준으로 하여, 도 3의 부위 1, 2 및 3에 대해 두께를 측정하였다. 측정치는 표에 d01, d02, d03난으로 표시하였다. 다음으로 다른 1매를 상기 표준연마조작으로 외주부를 경면연마한다. 단, 본 실시예에서는 경면연마는 표면측의 한쪽면에서만 행하였다. 같은 모양으로 연마한 웨이퍼의 부위 1, 2, 3에서 두께를 측정하였다. 도 4는 부위2에서 연마전후의 주사전자현미경의 사진을 모식적으로 표시한 그림을 나타낸 것이다. 얻어진 측정치를 표의 dt1, dt2, dt3난으로 표시한다.
△d1, △d2, △d3난으로 연마전후의 같은 위치에서 두께의 차, 즉 가공능력을 표시한다. 이 데이타에 의해 이번회의 표준연마조작에 의해 경면모서리가공한 경우, 부위 3이 가장 가공능력(연마레이트)이 낮고, 다음으로 부위 2의 연마레이트가 낮은 것으로 판명되었다. 부위 3은 표면측 연마시와 뒷면측 연마시의 양방의 연마시에 연마되기 때문에, 한쪽면에서의 연마레이트가 낮더라도 실질적인 연마레이트는 거의 2배가 되므로, 부위 2의 가공능력과 큰 차는 없다. 부위 1의 가공능력이 부위 2에 비해 약간 낮은 점의 개선이 필요로 판단된다. 이러한 결과에서, 면내분포의 균일한 가공능력달성을 도모하면, 생산성의 향상이 떨어지는 것으로 이해된다.
[실시예 2]
실시예1에서의 결과에서 부위1의 연마레이트가 부위 2에 비하여 약간 낮은 것으로 판명되었지만, 이들을 개선하려고 웨이퍼(12)을 5°세운 상태, 즉, 가공면이 보다 드럼(13)에 접근한 상태로 한 이외는 표준연마조작과 동일하고, 다른 1매의 웨이퍼(실시예1에서 이용한 것과 동일한 것)를 표면측의 한쪽면만 외주부를 경면연마하고, 가공능력을 측정하였다. 그 결과 가공능력 PR은 부위1에서 1.1(㎛/min), 부위2에서 1.3(㎛/min), 부위 3에서 0.6(㎛/min)으로 되었다. 부위 1과 부위2의 가공능력차가 적게 되므로, 연마조작의 시간이 한쪽면에 대해 40초씩 단축되고, 표면 200초, 뒷면 200초로 되어 직경 200mm의 실리콘 웨이퍼제품제작을 행한 경우에 연마시간을 17% 정도 단축됨에도 불구하고, 비교예1의 웨이퍼와 같이 제품이 안정하게 제조되었다.
웨이퍼 외주부 가공능력 측정치(단위:㎛)
n 1 2 3
d0n[㎛] 8.3 8.3 8.4
dtn[㎛] 4.7 3.1 6.0
△dn[㎛] 3.6 5.2 2.4
PR(㎛/min) 0.9 1.3 0.6
이상 기재된 본 발명에 따르면 웨이퍼의 외주부의 가공에서, 가공능력의 면내분포를 측정하기 때문에 이용하는 웨이퍼 외주부의 가공능력을 평가용 웨이퍼 및 평가하는 방법을 제공하는 것이 가능하고, 상기 면내분포를 측정할 수 있도록 상기 외주부 가공의 균일성의 향상에 기여하는 것이 가능하다. 등의 여러가지 효과를 갖는다.

Claims (18)

  1. 웨이퍼 외주부를 가공하는 공정에서 가공능력을 평가하는 평가용 웨이퍼로서, 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 것을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼.
  2. 제 1항에 있어서, 상기 가공능력 평가용 웨이퍼는, 상기 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물과 실질적으로 같은 형상과 크기를 가짐을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼.
  3. 제 1항에 있어서, 상기 가공능력 평가용 웨이퍼는, 상기 웨이퍼를 가공하는 공정에서 가공되는 부위와 적어도 같은 범위의 부위에서 피가공물과 실질적으로 같은 형상과 크기를 가짐을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼.
  4. 제 1항에 있어서, 상기 가공능력 평가용 웨이퍼는, 기판이 되는 웨이퍼의 표면에 상기 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물의 가공속도와의 상대비가 밝혀져 있는 물질을 피복하여 가공방향으로 경계가 되는 기준위치를 가짐을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼
  5. 제 4항에 있어서, 상기 가공능력 평가용 웨이퍼는, 단결정 실리콘 웨이퍼 표면에 폴리실리콘층이 피복되어 있음을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼.
  6. 제 5항에 있어서, 상기 단결정 실리콘 웨이퍼의 외주부가 경면 모서리가공되어 있는 웨이퍼상에 폴리실리콘층이 피복된 것을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼.
  7. 제 6항에 있어서, 상기 폴리실리콘층의 막 두께가 5㎛이상인 것을 특징으로 하는 웨이퍼 외주부 가공능력 평가용 웨이퍼
  8. 웨이퍼 외주부를 가공하는 공정의 가공능력을 평가하는 방법에 있어서, 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  9. 제 8항에 있어서, 상기 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물과 실질적으로 같은 형상과 크기를 가진 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  10. 제 8항에 있어서, 상기 웨이퍼 외주부를 가공하는 공정에서 가공되는 부위와 적어도 같은 범위의 부위에서 피가공물과 실질적으로 같은 형상과 크기를 갖는 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  11. 제 8항에 있어서, 상기 웨이퍼를 가공하는 공정에서 가공되는 피가공물의 가공속도와의 상대비가 밝혀져 있는 물질을 기판이 되는 웨이퍼의 표면에 피복된 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  12. 제 8항에 있어서, 단결정 실리콘 웨이퍼의 표면에 폴리실리콘층이 피복된 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  13. 제 12항에 있어서, 웨이퍼 외주부를 가공하는 공정에서 가공되는 피가공물의 가공량보다 두꺼운 폴리실리콘층이 형성된 가공능력 평가용 웨이퍼를 이용함을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  14. 웨이퍼 외주부를 가공하는 공정에 있어서,
    웨이퍼 외주부를 가공하는 공정에서 가공능력을 평가하는 평가용 웨이퍼로서, 웨이퍼 표층의 가공방향으로 경계가 되는 기준위치를 가지고 있는 가공능력 평가용 웨이퍼를 이용하여, 웨이퍼 표층의 가공방향으로 형성된 기준위치를 바탕으로가공전후 및 가공도중에 적어도 일시점에서의 표면까지 두께를 측정하여 가공능력을 평가하는 것을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  15. 제 14항에 있어서, 웨이퍼 외주부를 가공하는 공정이, 실리콘 웨이퍼 외주부를 지석(砥石) 또는 고정지입(固定砥粒)이 부착된 테이퍼를 이용하여 연삭하는 모서리 가공공정인 것을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  16. 제 14항에 있어서, 웨이퍼 외주부를 가공하는 공정이, 실리콘 외주부를 연마하는 경면모서리 가공공정인 것을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  17. 제 14항에 있어서, 웨이퍼 표층의 가공방향으로 형성된 기준위치로 부터 표면까지의 두께 측정을 주사형미경사진으로 행하는 것을 특징으로 하는 웨이퍼 외주부의 가공능력 평가방법.
  18. 청구항 1항 내지 7항중 어느 한 항에 기재된 웨이퍼 외주부의 가공능력 평가용 웨이퍼를 이용하여, 청구항 8항 내지 17항중 어느 한 항에 기재된 웨이퍼 외주부의 가공능력 평가방법에 따라 웨이퍼 외주부의 가공조건을 설정하여 제품을 제조하는 것을 특징으로 하는 웨이퍼의 제조방법.
KR1020017010978A 1999-12-27 2000-12-22 웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법 KR100750607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP37165599 1999-12-27
JPJP-P-1999-00371655 1999-12-27

Publications (2)

Publication Number Publication Date
KR20010106530A true KR20010106530A (ko) 2001-12-07
KR100750607B1 KR100750607B1 (ko) 2007-08-20

Family

ID=18499081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010978A KR100750607B1 (ko) 1999-12-27 2000-12-22 웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법

Country Status (6)

Country Link
US (1) US6722954B2 (ko)
EP (1) EP1178525A1 (ko)
JP (1) JP3968695B2 (ko)
KR (1) KR100750607B1 (ko)
TW (1) TW473898B (ko)
WO (1) WO2001048802A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887269B1 (ko) * 2006-08-09 2009-03-06 실트로닉 아게 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122042A1 (en) * 2006-11-27 2008-05-29 Michael Goldstein Applications of polycrystalline wafers
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
JP2013008769A (ja) * 2011-06-23 2013-01-10 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069000B2 (ja) * 1994-04-13 2000-07-24 不二越機械工業株式会社 研磨装置
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JPH10144580A (ja) * 1996-11-11 1998-05-29 Toshiba Ceramics Co Ltd 半導体熱処理用ダミーウエハ及びその再生方法
JP3454658B2 (ja) * 1997-02-03 2003-10-06 大日本スクリーン製造株式会社 研磨処理モニター装置
US6244946B1 (en) * 1997-04-08 2001-06-12 Lam Research Corporation Polishing head with removable subcarrier
JPH1148109A (ja) * 1997-06-04 1999-02-23 Speedfam Co Ltd ワークエッジの鏡面研磨方法及び装置
JPH11188590A (ja) * 1997-12-22 1999-07-13 Speedfam Co Ltd エッジポリッシング装置
US6171737B1 (en) * 1998-02-03 2001-01-09 Advanced Micro Devices, Inc. Low cost application of oxide test wafer for defect monitor in photolithography process
JP3502550B2 (ja) * 1998-10-07 2004-03-02 株式会社東芝 研磨装置
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6276997B1 (en) * 1998-12-23 2001-08-21 Shinhwa Li Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
JP3668033B2 (ja) * 1999-02-23 2005-07-06 濱田重工株式会社 シリコンウエハーの処理方法
US6135863A (en) * 1999-04-20 2000-10-24 Memc Electronic Materials, Inc. Method of conditioning wafer polishing pads
US6459945B1 (en) * 1999-05-13 2002-10-01 Advanced Micro Devices, Inc. System and method for facilitating determining suitable material layer thickness in a semiconductor device fabrication process
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887269B1 (ko) * 2006-08-09 2009-03-06 실트로닉 아게 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법

Also Published As

Publication number Publication date
JP3968695B2 (ja) 2007-08-29
EP1178525A1 (en) 2002-02-06
WO2001048802A1 (fr) 2001-07-05
US6722954B2 (en) 2004-04-20
KR100750607B1 (ko) 2007-08-20
TW473898B (en) 2002-01-21
US20020179244A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP5358531B2 (ja) 半導体ウェーハの製造方法
EP1501119B1 (en) Semiconductor wafer manufacturing method and wafer
US7956356B2 (en) Sapphire substrates and methods of making same
US9464365B2 (en) Sapphire substrate
TWI680507B (zh) 晶圓研磨方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
US20080166951A1 (en) Sapphire substrates and methods of making same
US20090053894A1 (en) Method for Manufacturing Epitaxial Wafer
KR20020001839A (ko) 웨이퍼 외주 챔퍼부의 연마방법 및 연마장치
SG173290A1 (en) Method for producing a semiconductor wafer
US6284658B1 (en) Manufacturing process for semiconductor wafer
KR20090125058A (ko) 실리콘 단결정 웨이퍼의 마무리 연마방법 및 실리콘 단결정 웨이퍼
KR100750607B1 (ko) 웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법
WO2021100393A1 (ja) ウェーハの研磨方法及びシリコンウェーハ
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
US20220115226A1 (en) Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
KR101453683B1 (ko) 웨이퍼 에지 연마 장치 및 웨이퍼 에지 연마 방법
US20090311808A1 (en) Method for producing semiconductor wafer
WO2022074297A1 (en) Manufacture method of a high-resistivity silicon handle wafer for enabling a formation of a hybrid substrate structure
JP2003179019A (ja) シリコン半導体ウエハの製造方法
JP2003347257A (ja) 半導体ウエーハのラッピング方法
JP2000005991A (ja) ウエーハの外周部を面取りする方法およびウエーハ外周部の面取り装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee