KR20010105491A

KR20010105491A - 망동기 보드의 출력 클럭 테스트 지그

Info

Publication number: KR20010105491A
Application number: KR1020000025018A
Authority: KR
Inventors: 천형준
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-05-10
Filing date: 2000-05-10
Publication date: 2001-11-29

Abstract

본 발명은 딥 스위치를 이용하여 WLL 시스템내 기지국에 위치한 RDU의 출력 클럭에 대한 성능을 간편하게 테스트할 수 있도록 한 RDU의 출력 클럭 테스트 지그에 관한 것으로, RDU에서 출력되는 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭중 임의의 클럭을 선택하여 적정 수준의 테스트 포인트에서 측정장치로 출력하는 딥 스위치부와, 상기 딥 스위치부에서 선택된 클럭에 대한 정상 출력 여부를 표시하는 상태 표시부와, 2.048MHz, 8KHz, 4KHz의 기준 클럭을 발생하여 상기 RDU로 출력하는 출력 클럭 발생부와, 상기 딥 스위치부를 이용한 RDU의 출력 클럭에 대한 테스트 동작과 상기 상태 표시부의 동작을 제어하는 EPLD와, RDU, E1RPC, OCXO에서 출력되는 기준 클럭을 발생하는 기준 클럭 발생부와, 상기 기준 클럭 발생부에서 발생된 기준 클럭을 이용하여 테스트 지그에 대한 자체 PLL 테스트를 수행하는 CPU로 구성되는 것을 특징으로 한다.

Description

망동기 보드의 출력 클럭 테스트 지그 {OUTPUT CLOCK TEST JIG OF REFERENCE CLOCK DISTRIBUTION UNIT}

본 발명은 망동기 보드(Reference clock Distribution Unit ; 이하, 'RDU'라칭함)의 출력 클럭 테스트 지그(Test JIG)에 관한 것으로, 특히 딥 스위치(Dip Switch)를 이용하여 WLL(Wireless Local Loop) 시스템내 기지국에 위치한 RDU의 출력 클럭에 대한 성능을 간편하게 테스트할 수 있도록 한 RDU의 출력 클럭 테스트 지그에 관한 것이다.

일반적으로 WLL 시스템내 기지국에 위치하는 RDU는 기지국에서 필요로 하는 각종 클럭을 발생하게 되는데, 이러한 RDU의 출력 클럭에 대한 정상 출력 여부 및 성능을 테스트하기 위해서는 도 1에 도시된 측정장치들이 필요하다.

즉, 스펙트럼 분석기(Spectrum Analyzer)(2)는 RDU(1)에서 출력되는 10MHz의 아날로그 클럭에 대한 출력 레벨을 측정하고, 주파수 카운터(Frequency Counter)(3)는 RDU(1)에서 출력되는 10MHz의 아날로그 클럭과 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 디지털 클럭에 대한 안정도와 정확도를 측정하며, 지터(Jitter) 측정기(4)는 RDU(1)에서 출력되는 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 디지털 클럭에 대한 잡음을 측정하고, 마지막으로 오실로스코프(Oscilloscope)(5)는 RDU(1)에서 출력되는 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 디지털 클럭에 대한 정상 출력 여부와 클럭 동기 여부를 측정한다.

한편, 도 2는 종래 RDU의 출력 클럭 테스트 지그를 보인 도면으로서, 종래에는 RDU(10)에서 출력되는 클럭을 테스트하기 위해 10MHz 드라이버 칩(Driver Chip)(20-1), 32.768MHz 드라이버 칩(20-2), 8KHz 드라이버 칩(20-3), 20MS 드라이버 칩(20-4), E_SEC 드라이버 칩(20-5), 16.384MHz 드라이버 칩(20-6)과 같은 출력클럭 드라이버 칩을 사용하여 각각의 측정장치별로 아날로그 클럭 및 디지털 클럭, 즉 총 98개의 클럭을 일일이 손으로 테스트 포인트(Test Point)를 찍어줌으로써 테스트를 수행하였다.

즉, 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 6개 클럭에 대해 측정장치를 하나 하나씩 연결하여 테스트를 수행하였다.

그러나, 상기와 같이 총 98개의 클럭을 일일이 손으로 테스트 포인트를 찍어주는 것, 즉 각각의 측정장치별로 따로 따로 드라이버 칩의 클럭 출력 핀을 일일이 찍어주는 것은 수동적인 테스트 방법으로 매우 불편할 뿐만 아니라 많은 시간이 소요되게 되는 문제점이 있었다.

또한, 테스트 포인트를 과다하게 찍어주거나 드라이버 칩에 측정장치를 직접 연결하여 드라이버 칩이 손상될 경우 테스트를 위한 추가 경비는 물론 테스트 시간이 더욱 소요되어 RDU의 출력 클럭에 대한 테스트가 비경제적인 단점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 딥 스위치를 이용하여 WLL 시스템내 기지국에 위치한 RDU의 출력 클럭에 대한 성능을 간편하게 테스트할 수 있고, LED를 이용하여 RDU의 출력 클럭에 대한 정상 출력 여부를 시각적으로 확인할 수 있도록 한 RDU의 출력 클럭 테스트 지그를 제공하는 데에 있다.

도 1은 망동기 보드의 출력 클럭을 테스트하기 위한 각종 측정장치를 보인 도면,

도 2는 종래 망동기 보드의 출력 클럭 테스트 지그를 보인 도면,

도 3은 본 발명에 의한 망동기 보드의 출력 클럭 테스트 지그를 보인 도면,

도 4의 (가)와 (나)는 본 발명의 테스트 지그에 망동기 보드가 실장될 위치와 실장된 모습을 보인 도면.

<도면의 주요부분에 대한 부호의 설명>

10 : RDU 20 : 테스트 지그

21 : 딥 스위치부 22 : 상태 표시부

23 : 출력 클럭 발생부 24 : EPLD

25 : 기준 클럭 발생부 26 : CPU

이러한 목적을 달성하기 위한 본 발명의 RDU의 출력 클럭 테스트 지그는,RDU에서 출력되는 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭중 임의의 클럭을 선택하여 적정 수준의 테스트 포인트에서 측정장치로 출력하는 딥 스위치부와, 상기 딥 스위치부에서 선택된 클럭에 대한 정상 출력 여부를 표시하는 상태 표시부와, 2.048MHz, 8KHz, 4KHz의 기준 클럭을 발생하여 상기 RDU로 출력하는 출력 클럭 발생부와, 상기 딥 스위치부를 이용한 RDU의 출력 클럭에 대한 테스트 동작과 상기 상태 표시부의 동작을 제어하는 EPLD와, RDU, E1RPC, OCXO에서 출력되는 기준 클럭을 발생하는 기준 클럭 발생부와, 상기 기준 클럭 발생부에서 발생된 기준 클럭을 이용하여 테스트 지그에 대한 자체 PLL 테스트를 수행하는 CPU로 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 RDU의 출력 클럭 테스트 지그의 구성 및 동작을 상세히 설명한다.

도 3은 본 발명에 의한 RDU의 출력 클럭 테스트 지그를 보인 도면으로서, 백보드 형식으로 개발된 테스트 지그(20)는 테스트 지그(20)에 실장된 RDU(10)에서 출력되는 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭중 임의의 클럭을 선택하여 적정 수준의 테스트 포인트에서 각종 측정장치로 출력하는 딥 스위치부(21)와, 상기 딥 스위치부(21)에서 선택된 클럭에 대한 정상 출력 여부를 표시하는 상태 표시부(22)와, 2.048MHz, 8KHz, 4KHz의 기준 클럭을 발생하여 상기 RDU(10)로 출력하는 출력 클럭 발생부(23)와, 상기 딥 스위치부(21)가 RDU(10)에서 출력되는 클럭중 임의의 클럭을 선택하여 각종 측정장치로 출력하도록 제어하고, 상기 상태 표시부(22)의 동작을 제어하며, 상기 출력 클럭 발생부(23)의 기준 클럭이 상기 RDU(10)에 입력되도록 제어하여 RDU(10)에 대한 PLL(Phase Locked Loop) 테스트를 수행하고, 후술될 CPU의 테스트 지그(20)에 대한 자체 PLL 테스트를 제어하는 EPLD(Electronical Programmable Logic Device)(24)와, RDU(10), E1RPC(Radio Port Controller), OCXO(Oven type Clock Crystal Oscillator)에서 출력되는 기준 클럭을 발생하는 기준 클럭 발생부(25)와, 상기 기준 클럭 발생부(25)에서 발생된 기준 클럭을 이용하여 테스트 지그(20)에 대한 자체 PLL 테스트를 수행하여 모니터로 결과를 출력하는 CPU(26)로 구성된다.

상기 상태 표시부(22)에서는 LED를 사용하여 온/오프 동작을 통해 클럭의 정상 출력 여부를 나타낸다.

도 4의 (가)는 백보드 형식의 본 발명의 테스트 지그(20)에 RDU(10)가 실장될 위치를 나타낸 도면이고, (나)는 테스트 지그(20)에 RDU(10)가 실장된 모습을 보인 도면이다.

상기와 같이 구성된 본 발명에 의한 RDU의 출력 클럭 테스트 지그의 동작을 설명하면 다음과 같다.

먼저, 테스트 지그(20)에 실장된 RDU(10)가 전원 공급에 따라 동작하여 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭을 출력하기 시작하면, 백보드 형식의 테스트 지그(20)에서는 EPLD(24)의 제어에 따라 딥 스위치부(21)를 통해 상기 RDU(10)에서 출력되는 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭중 테스트하기 위한 클럭을 임의로 선택한다.

이어, 적정 수준의 테스트 포인트가 되면 측정장치를 연결하여 상기 선택된클럭을 측정장치로 출력한다.

즉, 상기 선택된 클럭을 주파수 카운터로 출력할 경우에는 클럭에 대한 안정도와 정확도를 측정하고, 지터 측정기로 출력할 경우에는 클럭에 대한 잡음을 측정하며, 오실로스코프로 출력할 경우에는 디지털 클럭에 대한 파워 및 클럭 동기 여부를 측정한다.

여기서, 상태 표시부(22)는 상기 딥 스위치부(21)에서 선택된 클럭이 정상적으로 출력되는지 EPLD(24)의 동작 제어에 따라 정상 출력 여부를 LED를 이용하여 온/오프 동작으로써 표시한다.

한편, 본 발명에서는 상기와 같이 RDU(10)의 출력 클럭에 대한 테스트 기능 이외에도 PLL 테스트 기능과 기준 클럭 공급 기능, 지터 발생 기능 및 이중화 테스트 기능이 있다.

PLL 테스트 기능의 경우, EPLD(24)에서 출력 클럭 발생부(23)를 통해 2.048MHz, 8KHz, 4KHz의 기준 클럭을 발생하여 상기 RDU(10)로 출력하도록 제어하여 RDU(10)에 대한 PLL 테스트를 수행하고, CPU(26)의 테스트 지그(20)에 대한 자체 PLL 테스트를 제어한다.

즉, CPU(26)에서는 상기 기준 클럭 발생부(25)에서 발생되는 RDU(10), E1RPC, OCXO 등의 기준 클럭을 이용하여 테스트 지그(20)에 대한 자체 PLL 테스트를 수행하여 모니터로 그 결과를 출력한다.

이상, 상기 설명에서와 같이 본 발명은, WLL 시스템내 기지국에 위치한 RDU의 출력 클럭에 대한 성능을 드라이버 칩을 통해 일일이 테스트하지 않고 딥 스위치를 통해 간편하게 빠른 시간안에 RDU의 출력 클럭에 대한 성능을 테스트할 수 있고, LED를 이용하여 RDU의 출력 클럭에 대한 정상 출력 여부를 시각적으로 확인할 수 있게 되는 등, 테스트의 일정 단축과 인력의 감소로 전체 RDU의 출력 클럭 테스트시 소요되는 경비는 물론 시간에 있어서도 상당한 절감 효과가 있다.

Claims

RDU에서 출력되는 10MHz, 32.768MHz, 8KHz, 20MS, E_SEC, 16.384MHz의 클럭중 임의의 클럭을 선택하여 적정 수준의 테스트 포인트에서 측정장치로 출력하는 딥 스위치부와,

상기 딥 스위치부에서 선택된 클럭에 대한 정상 출력 여부를 표시하는 상태 표시부와,

2.048MHz, 8KHz, 4KHz의 기준 클럭을 발생하여 상기 RDU로 출력하는 출력 클럭 발생부와,

상기 딥 스위치부를 이용한 RDU의 출력 클럭에 대한 테스트 동작과 상기 상태 표시부의 동작을 제어하는 EPLD와,

RDU, E1RPC, OCXO에서 출력되는 기준 클럭을 발생하는 기준 클럭 발생부와,

상기 기준 클럭 발생부에서 발생된 기준 클럭을 이용하여 테스트 지그에 대한 자체 PLL 테스트를 수행하는 CPU로 구성되는 것을 특징으로 하는 망동기 보드의 출력 클럭 테스트 지그.
제1항에 있어서,

상기 EPLD가, 상기 딥 스위치부가 RDU에서 출력되는 클럭중 임의의 클럭을 선택하여 측정장치로 출력하도록 제어하고, 상기 출력 클럭 발생부의 기준 클럭이 상기 RDU에 입력되도록 제어하여 RDU에 대한 PLL 테스트를 수행하며, CPU의 테스트지그에 대한 자체 PLL 테스트를 제어하는 것을 특징으로 하는 망동기 보드의 출력 클럭 테스트 지그.
제1항에 있어서, 상기 상태 표시부가 LED를 사용하는 것을 특징으로 하는 망동기 보드의 출력 클럭 테스트 지그.
제1항에 있어서, 상기 테스트 지그가 백보드 형식으로 이루어져 RDU를 실장하는 것을 특징으로 하는 망동기 보드의 출력 클럭 테스트 지그.