KR20010090154A - 반도체 장치의 콘택 플러그 형성 방법 - Google Patents

반도체 장치의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20010090154A
KR20010090154A KR1020000014804A KR20000014804A KR20010090154A KR 20010090154 A KR20010090154 A KR 20010090154A KR 1020000014804 A KR1020000014804 A KR 1020000014804A KR 20000014804 A KR20000014804 A KR 20000014804A KR 20010090154 A KR20010090154 A KR 20010090154A
Authority
KR
South Korea
Prior art keywords
contact plug
forming
contact hole
semiconductor
interlayer insulating
Prior art date
Application number
KR1020000014804A
Other languages
English (en)
Inventor
이현철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000014804A priority Critical patent/KR20010090154A/ko
Publication of KR20010090154A publication Critical patent/KR20010090154A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 콘택 플러그 형성 방법에 관한 것으로, 고종횡비를 가지는 콘택 플러그(contact plug)를 형성하는 경우에 하부 콘택 플러그를 먼저 형성하고, 상기 하부 콘택 플러그상에 상기 하부 콘택 플러그와 연결되도록 상부 콘택 플러그를 형성하는 콘택 플러그 형성 방법을 개시한다. 이때 상기 상부 콘택 플러그 및 하부 콘택 플러그 사이에 금속 패드를 개재할 수 있다.
본 발명에 따르면, 콘택 플러그 형성 방법에서 콘택 플러그 각각의 종횡비를 낮출 수 있고, 이를 통하여 고종횡비를 가지는 콘택 플러그 형성 방법에서 콘택 홀의 입구가 막혀 콘택 홀이 완전히 채워지지 않고 콘택 내부에 기공이 형성되는 문제를 해소할 수 있게 된다. 또한 콘택 홀을 완전히 채워 콘택 플러그를 형성할 수 있으므로 콘택 플러그 내부의 기공으로 인하여 콘택 저항이 증가하는 것을 방지할 수 있다.

Description

반도체 장치의 콘택 플러그 형성 방법{THE METHOD OF FORMING A CONTACT PLUG FOR SEMICONDUCTOR DEVICES}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 고종횡비를 가지는 반도체 장치의 콘택 플러그 형성 방법에 관한 것이다.
반도체 장치 제조 공정은 소정의 반도체 기판상에 절연막, 도전막 등을 유기적, 반복적으로 형성함으로써 전기적으로 동작 가능한 반도체 장치를 제조하는 일련의 공정이다. 이때 형성되는 각각의 반도체 장치들은 상호간에 전기적으로 연결되어 동작하는데, 이를 위하여 반도체 장치들간에 배선을 형성한다.
한편, 반도체 장치가 고집적화, 초미세화되어감에 따라 일정한 셀 면적상에 고밀도의 반도체 장치들을 형성하게 되었다. 이를 위하여 반도체 장치들의 수직 높이는 점차 커지고, 반도체 장치의 구조는 다층화되어 제조된다. 이에 따라 상부 및 하부의 반도체 장치를 연결하기 위하여 상부 및 하부 반도체 장치간에 콘택 플러그를 형성하는데, 점차 증가하는 반도체 장치의 수직 높이로 인하여 콘택 플러그를 통한 콘택 구현에 많은 어려움이 발생한다.
도 1a 내지 도 1b는 종래의 반도체 콘택 플러그 형성 방법에서의 문제점을 보여주기 위한 단면도들이다.
도 1a를 참조하면, 반도체 공정 기판(100)상에 층간 절연막(102)을 형성한다. 상기 반도체 공정 기판(100)은 도전막, 절연막 등으로 이루어지는 반도체 장치를 포함하며, 상기 층간 절연막(102)은 POX(Plasma OXide) 등의 산화막으로 이루어진다. 상기 하부 층간 절연막(102)의 소정 위치를 상기 반도체 공정 기판(100)이 노출되도록 패터닝하여 콘택 홀(contact hole)을 형성한다. 이때, 도면에 표시된 a는 상기 콘택 홀의 폭을 나타내며, b는 상기 콘택 홀의 높이를 나타낸다. 콘택 플러그의 종횡비란, 콘택 플러그의 폭에 대한 높이의 비로 나타내며, b/a로 표시한다.
상기 콘택 홀을 포함하는 반도체 공정 기판(100) 전면에 베리어메탈(barrier metal, 104)을 콘포멀(conformal)하게 형성한다. 상기 베리어 메탈(104)은 티타늄/티타늄 나이트라이드(Ti/TiN) 막질로 이루어지며, 후속으로 형성되는 콘택 플러그(contact plug) 내부의 금속과 주변의 실리콘과의 상호 반응을 방지하는 기능을 한다.
상기 베리어 메탈(104)을 포함하는 반도체 공정 기판(100) 전면에 콘택 플러그 형성을 위한 도전막(106)을 형성한다. 상기 도전막(106)은 텅스텐(tungsten, W) 또는 폴리 실리콘(poly silicon)을 포함하는 도전성 물질로 이루어진다.
도 1b를 참조하면, 상기 하부 층간 절연막(102)상에 노출되는 도전막(106)을 화학기계적 연마(Chemical Mechanical Polishing) 방법을 사용하여 평탄화하고 콘택 플러그를 형성한다
그런데 반도체 장치의 콘택 플러그 형성 방법에서, 상술한 바와 같이 반도체 기판의 고집적화를 위하여 반도체 장치들의 수직 높이가 점차 증가하면서 콘택 홀의 종횡비가 증가한다. 이러한 경우에 콘택 플러그를 형성하기 위하여 상기 콘택 홀을 포함하는 반도체 기판 전면에 폴리 실리콘, 금속막 등의 도전막을 형성한다. 그런데, 고종횡비의 콘택 홀로 인하여 스텝 커버리지(step coverage) 특성이 우수한 것으로 알려진 화학기상 증착(Chemical Vapor Deposition, CVD) 방법으로 도전막을 형성하는 경우에도 완전한 콘택 홀 채움(filling)이 일어나지 않는 문제점이 발생한다. 이러한 현상으로 인하여 도 1b에서 볼 수 있는 바와 같이 콘택 홀 내부가 완전히 도전성 물질로 채워지지 않고 기공(void, 108)이 형성된다. 이와 같은 기공 형성은 콘택 홀의 각 부위에서의 도전막 증착율 및 베리어 메탈의 두께 차이에 기인하여 발생하는데, 예를 들어 텅스텐을 사용하여 금속막을 형성하는 경우, 콘택 홀의 오프닝(opening) 부위는 반응가스로 사용하는 WF6가스와의 접촉 단면적이 가장 크며 베리어 메탈의 두께가 가장 두껍게 형성되는 곳이다. 이에 따라 증착되는 텅스텐 막은 콘택 홀의 오프닝 부위에서 가장 큰 증착율을 가지고, 이로 인하여 콘택 홀의 오프닝 부위가, 콘택 홀이 완전히 채워지지 않은 상태에서 막히게 되며, 이로 인하여 콘택 홀 내부에 도전막으로 채워지지 않는 기공이 형성되는 것이다. 이와 같이 형성되는 기공은 콘택 저항(contact resistance)를 증가시키는 문제점을 야기한다.
본 발명은 고종횡비를 가지는 콘택 플러그 형성 방법에서 발생하는 상기 문제점들을 해소하기 위하여 콘택 플러그 형성 공정을 다단계로 나누어 진행하여 콘택 홀을 완전히 채울 수 있는 반도체 장치의 콘택 플러그 형성 방법을 제공하는 것을 목적으로 한다.
도 1a 내지 도 1b는 종래의 반도체 콘택 플러그 형성 방법에서의 문제점을 보여주기 위한 단면도들이다
도 2a 내지 도 2j는 본 발명에 따른 반도체 장치의 콘택 플러그 형성 공정을 순차적으로 나타내는 단면도들이다.
*도면의 주요 부분에 대한 간단한 설명
100, 300 : 반도체 공정 기판 102, 302, 316 : 층간 절연막
304, 318 : 콘택 홀 104, 306, 320 : 베리어 메탈
106, 308, 312, 322 : 도전막 108 : 기공(void)
314 : 도전 패드 310, 324 : 콘택 플러그
상기 목적을 이루기 위한 본 발명에 따른 반도체 장치의 콘택 플러그 형성 방법은, 반도체 공정 기판상에 하부 층간 절연막을 형성하는 단계; 상기 반도체 공정 기판이 노출되도록 상기 하부 층간 절연막을 패터닝하여 하부 콘택 홀을 형성하는 단계; 상기 하부 콘택 홀을 채우도록 상기 하부 콘택 홀을 포함하는 반도체 공정 기판 전면에 하부 도전막을 적층하여 하부 콘택 플러그를 형성하는 단계; 상기하부 콘택 플러그를 포함하는 반도체 기판 전면에 상부 층간 절연막을 형성하는 단계; 상기 하부 콘택 플러그가 노출되도록 상기 상부 층간 절연막을 패터닝하여 상부 콘택 홀을 형성하는 단계; 상기 상부 콘택 홀을 채우도록 상기 상부 콘택 홀을 포함하는 반도체 기판 전면에 상부 도전막을 적층하여 상부 콘택 플러그를 형성하는 단계를 포함한다.
본 발명에 따른 반도체 장치의 콘택 플러그 형성 방법에서 상기 상부 콘택 플러그 형성 단계 이전에, 상기 하부 콘택 플러그와 상기 상부 콘택 플러그의 겹침(overlap) 마진을 향상시키도록, 상기 하부 콘택 플러그와 전기적으로 연결되는 도전성 패드 형성 단계를 추가할 수도 있다.
본 발명의 바람직한 실시예에 따르면, 상기 상부 콘택 플러그, 상기 하부 콘택 플러그 및 도전성 패드는 텅스텐 및 폴리 실리콘을 포함하는 도전성 물질로 이루어진다.
(실시예)
이하 도면을 참조하면서 본 발명에 따른 반도체 장치의 콘택 플러그 형성 방법을 상세히 살펴보기로 한다.
도 2a 내지 도 2j는 본 발명에 따른 반도체 장치의 콘택 플러그 형성 공정을 순차적으로 나타내는 단면도들이다.
도 2a 및 도 2b를 참조하면, 반도체 공정 기판(300)상에 하부 층간 절연막(302)을 형성한다. 상기 반도체 공정 기판(300)은 도전막, 절연막 등으로 이루어지는 반도체 장치를 포함하며, 상기 하부 층간 절연막(302)은 POX(PlasmaOXide) 등의 산화막으로 이루어진다. 상기 하부 층간 절연막(302)의 소정 위치를 상기 반도체 공정 기판(300)이 노출되도록 패터닝하여 하부 콘택 홀(304)을 형성한다.
도 2c를 참조하면, 상기 하부 콘택 홀(304)를 포함하는 반도체 공정 기판(300) 전면에 베리어 메탈(306)을 콘포멀(conformal)하게 형성한다. 상기 베리어 메탈은 티타늄/티타늄 나이트라이드(Ti/TiN) 막질로 이루어지며, 후속으로 형성되는 하부 콘택 플러그 내부의 금속과 상기 하부 층간 절연막(302) 내부의 실리콘과의 상호 반응을 방지하는 기능을 한다. 상기 베리어 메탈(306)을 포함하는 반도체 공정 기판 전면에 하부 콘택 플러그 형성을 위한 도전막(308)을 형성한다. 상기 도전막(308)은 텅스텐 또는 폴리 실리콘을 포함하는 도전성 물질로 이루어질 수 있다.
도 2d를 참조하면, 상기 하부 층간 절연막(308)상에 노출되는 상기 도전막(308)을 화학기계적 연마(Chemical Mechanical Polishing, CMP) 방법을 사용하여 평탄화하고, 하부 콘택 플러그(310)를 형성한다.
도 2e 및 도 2f를 참조하면, 상기 하부 콘택 플러그(310)가 형성된 반도체 구조물상에 도전막(312)을 형성한다. 상기 도전막(312)은 상기 하부 콘택 플러그(310)와 동일한 재질의 금속 또는 폴리 실리콘을 포함하는 도전성 물질로 이루어진다. 상기 도전막(312)을 상기 하부 콘택 플러그(310)와 연결되도록 패터닝(patterning)하여 도전성 패드(conductive pad, 314)를 형성한다. 이때 상기 도전성 패드(314)는 상기 하부 콘택 플러그(310)와 후속으로 형성되는 상부 콘택플러그 사이를 전기적으로 연결하는 기능을 하며, 상기 하부 콘택 플러그(310)와 상기 상부 콘택 플러그 사이의 겹침(overlap) 마진을 고려하여 상기 하부 콘택 플러그(310)의 폭보다 넓게 형성하는 것이 바람직하다.
도 2g 및 도 2h를 참조하면, 상기 도전성 패드(314)를 포함하는 상기 반도체 구조물상에 상부 층간 절연막(316)을 형성한다. 상기 상부 층간 절연막(316)은 상기 하부 층간 절연막(302)과 같은 POX(Plasma OXide) 등의 산화막으로 이루어진다. 그 후에 상기 도전성 패드(314) 상면의 소정 영역이 노출되도록 상기 상부 층간 절연막(316)을 패터닝하여 상부 콘택 홀(318)을 형성한다.
도 2i를 참조하면, 상기 상부 콘택 홀(318)를 포함하는 반도체 구조물상에 베리어 메탈(320)을 콘포멀(conformal)하게 형성한다. 상기 베리어 메탈(320)은 티타늄/티타늄 나이트라이드(Ti/TiN) 막질로 이루어지며, 후속으로 형성되는 상부 콘택 플러그 내부의 금속과 상기 상부 층간 절연막(316) 내부의 실리콘과의 상호 반응을 방지하는 기능을 한다. 상기 베리어 메탈(320)을 포함하는 반도체 공정 기판 전면에 상부 콘택 플러그 형성을 위한 도전막(322)을 형성한다. 상기 도전막(322)은 텅스텐 또는 폴리 실리콘을 포함하는 도전성 물질로 이루어지며, 상기 도전성 패드(314)를 통하여 상기 하부 콘택 플러그(310) 및 반도체 공정 기판(300)과 전기적으로 연결된다.
도 2j를 참조하면, 상기 상부 층간 절연막(316)상에 노출되는 도전막(322)을 화학기계적 연마 방법(Chemical Mechanical Polishing, CMP)을 사용하여 평탄화하고 상부 콘택 플러그(324)를 형성한다.
이와 같이 이루어지는 본 발명에 따른 반도체 장치의 콘택 플러그 형성 방법에서는 고종횡비의 콘택 플러그를 저종횡비의 적어도 하나 이상의 콘택 플러그로 나누어 형성함으로써 고종횡비로 인하여 발생하는 콘택 홀의 불완전 채움(not-filling) 문제를 해소할 수 있게 된다. 이때 적어도 하나 이상의 콘택 플러그들 사이에 개재되어 형성되는 도전성 패드는 상부 콘택 플러그 및 하부 콘택 플러그의 겹침 마진(overlap margin)을 향상시키는 기능을 한다. 본 발명에 의한 반도체 장치의 콘택 플러그 형성 방법에서, 콘택 홀의 불완전 채움으로 인하여 콘택 홀 내부에 형성되는 기공의 형성을 방지할 수 있으며, 이로 인하여 콘택 저항의 증가를 효과적으로 방지할 수 있게 된다.
본 발명에 따르면, 고종횡비를 가지는 반도체 장치의 콘택 플러그 형성 방법에 있어서 콘택 플러그를 나누어 형성하거나, 중간에 도전성 패드를 개재하여 콘택 플러그를 형성함으로써 콘택 플러그 각각의 종횡비를 낮출 수 있게 된다. 이에 따라 고종횡비를 가지는 콘택 플러그 형성 방법에서 콘택 홀의 입구가 막혀 콘택 홀이 완전히 채워지지 않고 콘택 내부에 기공이 형성되는 문제를 해소할 수 있게 된다. 또한 콘택 홀을 완전히 채워 콘택 플러그를 형성할 수 있게 되므로 콘택 플러그 내부의 기공으로 인하여 콘택 저항이 증가하는 것을 방지할 수 있다.

Claims (3)

  1. 반도체 공정 기판상에 하부 층간 절연막을 형성하는 단계와,
    상기 반도체 공정 기판이 노출되도록 상기 하부 층간 절연막을 패터닝하여 하부 콘택 홀을 형성하는 단계와,
    상기 하부 콘택 홀을 채우도록 상기 하부 콘택 홀을 포함하는 반도체 공정 기판 전면에 하부 도전막을 적층하여 하부 콘택 플러그를 형성하는 단계와,
    상기 하부 콘택 플러그를 포함하는 반도체 기판 전면에 상부 층간 절연막을 형성하는 단계와,
    상기 하부 콘택 플러그가 노출되도록 상기 상부 층간 절연막을 패터닝하여 상부 콘택 홀을 형성하는 단계와,
    상기 상부 콘택 홀을 채우도록 상기 상부 콘택 홀을 포함하는 반도체 기판 전면에 상부 도전막을 적층하여 상부 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 상부 콘택 플러그 형성 단계 이전에, 상기 하부 콘택 플러그와 상기 상부 콘택 플러그의 겹침(overlap) 마진을 향상시키도록, 상기 하부 콘택 플러그와 전기적으로 연결되는 도전성 패드 형성 단계를 추가하는 것을 특징으로 하는 반도체 장치의 콘택 플러그 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 상부 콘택 플러그, 상기 하부 콘택 플러그 및 도전성 패드는 텅스텐 및 폴리 실리콘을 포함하는 도전성 물질인 것을 특징으로 하는 반도체 장치의 콘택 플러그 형성 방법.
KR1020000014804A 2000-03-23 2000-03-23 반도체 장치의 콘택 플러그 형성 방법 KR20010090154A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000014804A KR20010090154A (ko) 2000-03-23 2000-03-23 반도체 장치의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000014804A KR20010090154A (ko) 2000-03-23 2000-03-23 반도체 장치의 콘택 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20010090154A true KR20010090154A (ko) 2001-10-18

Family

ID=19657870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000014804A KR20010090154A (ko) 2000-03-23 2000-03-23 반도체 장치의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20010090154A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751663B1 (ko) * 2006-09-06 2007-08-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7595556B2 (en) 2005-12-28 2009-09-29 Dongbu Hitek Co., Ltd. Semiconductor device and method for manufacturing the same
KR100973275B1 (ko) * 2008-06-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595556B2 (en) 2005-12-28 2009-09-29 Dongbu Hitek Co., Ltd. Semiconductor device and method for manufacturing the same
KR100751663B1 (ko) * 2006-09-06 2007-08-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100973275B1 (ko) * 2008-06-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7897959B2 (en) 2008-06-05 2011-03-01 Hynix Semiconductor Inc. Phase change memory device having a word line contact

Similar Documents

Publication Publication Date Title
KR102606765B1 (ko) 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
KR100382729B1 (ko) 반도체 소자의 금속 컨택 구조체 및 그 형성방법
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US8390038B2 (en) MIM capacitor and method of making same
US20030139034A1 (en) Dual damascene structure and method of making same
US6787906B1 (en) Bit line pad and borderless contact on bit line stud with localized etch stop layer formed in an undermined region
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
US8431485B2 (en) Manufacturing method for a buried circuit structure
US6268661B1 (en) Semiconductor device and method of its fabrication
US6071812A (en) Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes
US20070212831A1 (en) Method for manufacturing semiconductor device having plural electroconductive plugs
CN215183937U (zh) 金属互连结构及半导体器件
KR20010090154A (ko) 반도체 장치의 콘택 플러그 형성 방법
CN111211095B (zh) 导电互连线的制造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
KR100947563B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성 방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
CN113471172A (zh) 金属互连结构及其制备方法、半导体器件
KR100770533B1 (ko) 반도체 소자 및 이를 제조하는 방법
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
KR20050011944A (ko) 반도체 소자의 제조방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination