KR20010072347A - 절연 고속 통신 버스 - Google Patents

절연 고속 통신 버스 Download PDF

Info

Publication number
KR20010072347A
KR20010072347A KR1020017001686A KR20017001686A KR20010072347A KR 20010072347 A KR20010072347 A KR 20010072347A KR 1020017001686 A KR1020017001686 A KR 1020017001686A KR 20017001686 A KR20017001686 A KR 20017001686A KR 20010072347 A KR20010072347 A KR 20010072347A
Authority
KR
South Korea
Prior art keywords
transmission line
state
isolation
connectors
insulation device
Prior art date
Application number
KR1020017001686A
Other languages
English (en)
Inventor
마크에스. 왈커
베리 알브라이트
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010072347A publication Critical patent/KR20010072347A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

절연 성분들(320, 420)이 통신 버스(180)와 플러그-인 모듈들(200)을 일반 버스에 접속시키는 커넥터(110a 내지 110z) 사이에 상기 통신 버스 상의 커패시턴스 부하를 최소화하기 위해, 직접적으로 접속된다. 본 발명의 일실시예에서, 다이오드(320)가 통신 버스(180)와 커넥터(110) 사이에 위치되며, 그 때문에 상기 다이오드가 오프(off) 상태에 있을 때 관련 배선 및 상기 커넥터의 커패시턴스로부터 상기 통신 버스를 절연시킨다. 본 발명의 바람직한 실시예에서, 절연 트랜지스터(420)가 통신 버스(180) 및 상기 커넥터(110) 사이에 위치되며, 온(on) 및 오프 상태 모두에서 상기 통신 버스에 작고 일관된 커넥터 커패시턴스를 나타내도록 구성된다. 상기 통신 버스를 형성하는 전송 라인 상의 공지된 지점들에 공지된 커패시턴스를 제공함으로써 종래의 보상 기술들이 이 커패시턴스들의 효과를 제거하거나 최소화하기 위해 사용될 수 있다. 상기 기술들은 단일 방향 및 양방향 버스 통신 모두에 적용될 수 있다.

Description

절연 고속 통신 버스{Isolated high-speed communication bus}
모듈 시스템들이 일반적으로 그 시스템을 포함하는 모듈들을 상호 접속시킬 수 있는 상호 접속 보드 또는 리본(ribon) 케이블을 사용한다. 버스 구조가 종종 모듈 시스템들을 위해 제공되기 때문에, 상호 접속 보드 또는 케이블에 플러그 인되는 각각의 모듈들이 다른 모듈들에 공통인 신호 경로에 요구되는 것과 같은 액세스로 제공된다.
본 발명은 전자 시스템들의 분야에 관한 것이며, 특히 일반적으로 플러그-인 모듈들에 접속하는 고속 통신 버스들에 관한 것이다.
도 1은 플러그-인 모듈들을 수용하기 위한 종래 기술의 상호 접속 보드/케이블의 예를 도시하는 도면.
도 2는 플러그-인 모듈들을 수용하기 위한 종래 기술의 상호 접속 보드/케이블과 관련된 예의 회로도.
도 3은 본 발명에 따른 절연 다이오드들을 갖는 상호 접속 보드/케이블의 예의 회로도.
도 4는 본 발명에 따른 절연 트랜지스터들을 갖는 상호 접속 보드/케이블의 예의 회로도.
도 5는 본 발명에 따른 양방향 절연 트랜지스터들을 갖는 상호 접속 보드/케이블의 예의 회로도.
도 1은 다수의 입력 커넥터들(110a 내지 110z) 및 출력 커넥터(120)를 포함하는 보드/케이블(100)을 상호 접속시키는 예를 도시한다. 용이한 참조를 위해, 용어 "상호 접속 보드"는 이후에 경성 회로 보드, 유연성 케이블 또는 플러그-인 모듈들을 상호 접속시키기 위한 임의의 다른 구성 중 하나를 언급하도록 사용될 것이다. 상호 접속 흔적들(180)로 도시된 것과 같이, 통상적인 모듈 시스템에서, 각각의 입력 커넥터(110a 내지 110z)의 각각의 핀이 각각의 다른 입력 커넥터(110a 내지 110z)의 대응하는 핀과 공통으로 접속된다. 일반적으로, 입력 및 출력 커넥터들사이에 다른 핀아웃(pinout)들이 사용될 수 있을지라도, 출력 커넥터(120)는 또한 도 1에 도시된 것과 같이 입력 커넥터들(110a 내지 110z)의 각각의 핀들에 대응 핀들을 갖는다. 도 2는 상호 접속 보드(100)의 통상적인 사용에 대응하는 회로도의 예를 도시한다. 도 2에 도시된 것은 플러그-인 모듈들(PIMs)(200a 내지 200z)이다. 고주파에서, 흔적(trace)(180)은 전송 라인으로 동작하고, 신호 파장 또는 다중 파장들의 중요한 부분에 해당할 수 있다. 용이한 참조를 위해, 고주파 신호들을 통신하는 흔적(180)이 여기서 통신 라인(180)으로 명명된다. 터미네이션 레지스터(termination resistor)들(231, 232)이 각각의 전송 라인(180)의 종단에 제공되며, 각각의 모듈(200a 내지 200z)는 신호 반사들을 감소시키고 신호 왜곡들을 최소화하기 위해, 정보를 통신할 때를 제외하고 전송 라인(180)으로부터 절연되도록 구성된다. 각각의 PIM(200)은 상호 접속 보드(100)로부터 각각의 모듈(200)을 절연시키는 절연 트랜지스터(210)을 포함한다. 도시되지는 않았지만, 각각의 모듈(200)은 신호(Vin)(201)를 생성하기 위한 회로를 포함하고, 그것은 전송 라인(180)을 통해 출력 모듈(250)에 통신되는 정보 신호 또는 전송 라인(180)으로부터 모듈(200)을 절연시키는 바이어스 신호(bias signal) 중 하나이다. 단지 하나의 전송 라인(180)이 도 2에 도시되며, 각각의 모듈(200)의 다른 핀에 대응하는 각각의 전송 라인(180)은 도 2에 도시된 것과 같이 구성될 수 있다. 고속 신호들을 통신하지 않는 전원 및 접지 흔적들과 같은 몇가지 흔적들은 각각의 모듈(200) 상에 대응 절연 트랜지스터들(210)을 갖지 못한다.
본 기술 분야에 공통인 것처럼, 단지 하나의 입력 모듈(200)이 통상적으로통신 전송 라인(180)을 통해서 동시에 통신하고, 각각의 모듈 상의 절연 트랜지스터(210)는 각각의 비통신 모듈들(200)을 분리시키는 반면에, 일반적으로 선택되는 모듈(200)은 그 모듈의 정보(Vin)(201)를 전송 라인(180)을 통해 커넥터(120)를 통해 접속된 출력 모듈(250)로 전송한다. 본 기술 분야의 보통의 숙련자에게 명백한 것처럼, 출력 모듈(250)이 입력 커넥터(110a 내지 110z)를 포함하는 "마더 보드(mother board)"와 같은 동일 회로 보드에 포함되면, 커넥터(120)는 사용되지 않는다. 비통신 모듈들(200)은 비통신 모듈(200)에 또는 그로부터 통신 라인(180)으로부터 흐르는 임의의 전류를 보호하기 위해 절연 트랜지스터(210)로 신호(201)를 바이어스한다. 몇가지 응용에서, 다중 모듈들(200)이 전송 라인(180)을 통해 동시에 통신할 수 있으며, 이러한 응용들에서, 통신 모듈(200)은 그들의 정보 신호들(201)을 통신하기 위해 전도 상태로 절연 트랜지스터(210)를 각각 바이어스한다.
도 2에 도시된 종래의 절연 구성이 전송 라인(180)으로부터 모듈들(200)의 대부분의 요소들을 절연시키기 위해 효과적이지만, 전송 라인(180)과 각각의 모듈(200a 내지 200z) 사이의 커넥터들(110a 내지 110z) 및 배선을 절연시키지는 못한다. 각각의 커넥터들(110a 내지 110z) 및 관련 배선은 각각의 접속 지점에 전송 라인(180)에 대해 병렬로 커패시턴스(capacitance)를 추가시킨다. 임피던스(impedance)의 이 갑작스런 변화 또는 불연속성은 불연속성의 일측으로부터 오는 신호들에 대해 반사들을 야기한다. 신호의 일부가 불연속성을 지나면서 전파할 것이지만, 신호의 일부가 그 소스, 일반적으로 통신 모듈(200)을 향해 뒤로반사될 것이다. 이어서, 최초 신호들 및 반사된 신호들은 다른 커넥터들에서의 불연속성들과 마주칠 것이며, 그 때문에 또 다른 반사들을 야기한다. 이 반사들은 전송 라인(180) 상에 최초의 소망 신호를 추가하고, 출력 모듈(250)로 수신될 때 소망 신호가 왜곡되도록 야기할 것이다. 이 문제는 적절하게 설계된 모듈들(200)이 상호 접속 보드로 플러그인될 때, 더 혼합될 수 있다. 만일, 절연 트랜지스터가 접속(110a 내지 110z)으로부터 상당한 거리에 위치되도록 모듈(200) 상에 위치된다면, 그 트랜지스터는 전송 라인(180) 상에 "스터브(stub)"를 형성할 것이고, 전송 라인(180) 상으로 나아가는 신호들에 추가 커패시턴스로서 나타날 것이다. 이 스터브의 추가 커패시턴스는 이 추가 커패시턴스를 포함하는 잘못 설계된 모듈(200)로부터 신호들의 전송에 영향을 미칠수도 있고, 미치지 않을 수도 있지만, 일반적으로는 다른 모듈들(200)의 각각으로부터 신호들을 왜곡시킬 것이다. 같은 방법으로, 전송 라인에서 이러한 스터브의 접속 지점은 전송 라인(180)을 두 부분으로 분할하며, 보다 짧은 부분은 잘못 설계된 모듈(200)로부터 오는 신호에 스터브로서 나타날 것이고, 이 때문에 그러한 신호에 대한 왜곡을 도입한다. 스터브의 도입과 스터브로부터 독립하는 다른 신호들의 다음 결과 사이의 특정한 원인과 결과 때문에, 이 왜곡들은 종종 특히 진단하고 제거하기가 어렵다.
본 발명의 목적은 공통 버스를 통해 플러그-인 모듈르로부터 출력 프로세서로 전송되는 신호들의 품질을 개선시키는 것이다. 본 발명의 다른 목적은 플러그-인 모듈들의 설계에 최소한의 의존도를 갖는 상호 접속 구조를 제공하는 것이다.
이 목적들 및 다른 목적들은 공통 버스에 플러그-인 모듈들을 받아들이는데사용되는 커넥터들에 앞서, 공통 버스에 직접적으로 접속된 절연 요소들을 제공함으로써 달성 될 수 있다. 본 발명의 일실시예에서, 다이오드가 오프 상태에 있을 때 커넥터의 커패시턴스와 관련 배선으로부터 전송 라인을 절연시키기 위해 다이오드가 전송 라인과 커넥터 사이에 위치된다. 본 발명의 바람직한 실시예에서, 절연 트랜지스터는 전송 라인 및 커넥터 사이에 위치되고, 커넥터에 의해 야기되는 스터브를 제거하도록 구성되며, 그 때문에 온 및 오프 상태 모두에서 전송 라인에 작고 일관된 콜렉터 커패시턴스를 나타내고, 오프 상태 및 불포화된 온 상태에서 전송 라인에 고임피던스를 나타낸다. 전송 라인 상의 공지된 지점들에 공지된 커패시턴스를 제공함으로써 종래의 보상 기술들이 이 커패시턴스들의 결과들을 제거하거나 최소화하기 위해 사용될 수 있다. 그 기술들은 단일 방향 및 양방향 버스 통신 모두에 적용될 수 있다.
본 발명은 첨부 도면들에 관련하여 예시의 방법으로, 더 자세히 설명될 것이다.
전체 도면들에서 동일한 참조 번호들은 유사하거나 대응하는 특징들 또는 기능들을 나타낸다.
도 3은 본 발명에 따른 절연 다이오드들(320a 내지 320z)을 갖는 상호 접속 보드/케이블의 예의 회로도를 도시한다. 각각의 절연 다이오드(320a 내지 320z)는 전송 라인(180)과 대응 커넥터(110a 내지 110z) 사이에 접속된다. 각각의 비통신 모듈(200)의 Vin(201) 신호가 트랜지스터(210)를 오프(off) 상태로 바이어스할 때, 다이오드(320) 또한 오프 상태로 바이어스되고, 커넥터(110)의 커패시턴스와 절연 트랜지스터(210)에 대한 임의의 관련 배선은 전송 라인(180)으로부터 절연된다. 이 절연은 각각의 비통신 모듈(200)과 관련 커패시턴스를 최소화함으로써 전송 라인(180)을 따른 불연속성들로 야기된 왜곡들을 최소화한다. 그러나, 통신 모듈 또는 통신 모듈들(200)과 관련 커패시턴스를 최소화하지는 않는다. 이 커패시턴스는 전송된 신호의 품질에 불리한 영향을 미칠 수 있고, 각 모듈(200)이 통신시 다른 커패시턴스를 나타낼 수 있기 때문에, 종래의 전송 라인 왜곡 최소화 기술들은 특정 모듈(200)의 커패시턴스에 의존하여 다른 효과들을 미칠 것이다.
도 4는 본 발명에 따른 통신 모듈들 및 비통신 모듈들(200') 모두를 절연시키는 절연 트랜지스터들(420)을 갖는 상호 접속 보드/케이블 회로도의 예를 도시한다. 도 4의 예에서, 절연 트랜지스터(420)는 전송 라인(180)과 커넥터(110) 사이에 위치되며, 실질적으로 커넥터(110)와 관련 배선의 커패시턴스 이하이며 실질적으로 트랜지스터(420)가 전도 중인지 또는 비전도 중인지의 여부에는 관계없는 전송-라인(180)에 대해 콜렉터 커패시턴스를 제공한다. 또한 상호 접속 보드(400) 상에 절연 트랜지스터(420)를 제공함으로써 커넥터(110) 및 그의 관련 배선은 전송 라인(180)에 스터브로서 나타나지 않는다. 즉, 전송 라인(180)의 특성은 실질적으로 커넥터(110) 및 각각의 모듈(200')의 배선을 포함하는 관련 배선의 커패시턴스와는 관계없다. 바람직한 실시예에서, 레지스터(440)가 트랜지스터(420)의 베이스와 안정성을 위한 접지 사이에 위치된다.
절연 트랜지스터(420)가 절연 트랜지스터(210)가 종래 시스템 구성에서 제공하는 절연을 제공하기 때문에, 본 실시예에서의 모듈들(200')은 절연 트랜지스터(210)을 포함할 필요가 없음을 주목하라. 상호 접속 보드(400) 상의 트랜지스터(420)에 의해 제공되는 절연은 또한 각각의 모듈들(200')의 설계시에 설계 제한들 및 전송 라인 고찰들을 감소시키며, 그 때문에 각각의 모듈(200')고 관련된 비용들을 테스팅하고 설계를 감소시킨다. 또한, 트랜지스터(420)의 콜렉터 출력이 오프 상태일 때 그리고 온 상태이지만 포화되지는 않았을 때 전송 라인(180)에 대해 고임피던스를 나타낸다. 이러한 고임피던스는 둘 이상의 트랜지스터들(420)이 동시에 턴온되도록 하며, 신호들이 전송 라인(180) 상에서 결합되도록 한다. 바람직한 실시예에서, 콜렉터 출력 임피던스는 전송 라인(180)의 출력 임피던스의 적어도 10배이며, 신호를 활발하게 통신하지 않는 모듈들은 오프 및 비전도 상태로 대응 트랜지스터(420)를 바이어스한다.
도 5는 본 발명에 따른 양방향 절연 트랜지스터들(420, 520)을 갖는 상호 접속 보드/케이블의 회로도의 예를 도시한다. 그 예의 모듈들(550)은 입력 신호들(Vin)(210)을 제공하고 출력 신호들(Vout)(505)을 수신하도록 구성된다. 절연 트랜지스터(420)는 앞서 논의된 입력 절연을 제공하고, 절연 트랜지스터(520)는 전송 라인(180)에 저커패시턴스 부하를 제공하는 수신기를 형성한다.
앞서 말한 것은 단지 본 발명의 원리들을 설명한 것이다. 그러므로, 본 기술 분야의 숙련자들은 여러가지 장치들을 고안할 수 있을 것이며, 비록 여기서 명백하게 기재되거나 도시되지 않았다 하더라도 본 발명의 정신 및 범위를 벗어나지 않고 본 발명의 원리들을 구체화할 수 있을을 이해할 것이다. 예를 들어, 커넥터들(110)은 그들의 틀 내에서 적절한 절연 장치들(320, 420, 520)을 포함하도록 구성될 수있다. 또한, 상호 접속 보드는 양방향 모듈들(550) 뿐만아니라 단일 입력 모듈들(200, 200') 모두의 예를 수신하는 커넥터들을 제공하도록 구성될 수 있을 것이다. 같은 방법으로, 본 발명이 신호당 신호 전송-라인을 사용하여 표현되었을 지라도, 다른 시그널링이 또한 사용될 수도 있으며, 두 전송 라인들이 개선된 잡음 면역성을 위해 서로 반대로 동작된다. 예의 실시예들이 바이폴라 트랜지스터(bipolar transistor)들 및 다이오드들로 도시되었을지라도, 전계 효과 트랜지스터들을 포함하는 다른 스위칭 장치들이 또한 사용될 수도 있으며, 비전도모드에 위치될 때 전송 라인에 대해 고 임피던스를 나타내도록 구성될 수 있음이 제공된다. 다른 시스템 구성 및 최적화 특징들이 본 기술 분야의 보통의 숙련자에게 명백할 것이며, 이하 청구항들의 범위 내에 포함된다.

Claims (13)

  1. 상호 접속 보드에 있어서,
    - 고주파 신호들을 통신하기 위한 하나 이상의 전송 라인들과,
    - 각각 플러그-인 모듈을 수신하도록 구성된 다수의 커넥터들로서, 상기 다수의 커넥터들 중 각각의 커넥터는 절연 장치를 통해 하나 이상의 전송 라인들에 동작 가능하게 결합된 하나 이상의 핀들을 갖는, 상기 다수의 커넥터들을 포함하고,
    각각의 절연 장치는 상기 절연 장치가 비전도 상태(non-conducting state)일 때, 하나 이상의 전송 라인들에 저커패시턴스 부하(low-capacitance load)를 제공하도록 구성되는, 상호 접속 보드.
  2. 제 1 항에 있어서,
    각각의 절연 장치는 또한 상기 절연 장치가 전도 상태(conducting state)일 때, 상기 하나 이상의 전송 라인들에 저커패시턴스 부하를 제공하도록 구성되는, 상호 접속 보드.
  3. 제 1 항에 있어서,
    상기 절연 장치는 상기 플러그-인 모듈로부터 수신된 입력 신호에 의해서 비전도 상태로 바이어스(bias)되는 반도체 장치를 포함하는, 상호 접속 보드.
  4. 제 1 항에 있어서,
    각각의 절연 장치는 또한 상기 절연 장치가 비전도 상태일 때, 상기 하나 이상의전송 라인들에 고임피던스 부하(high-impedance load)를 제공하도록 더 구성되는, 상호 접속 보드.
  5. 제 4 항에 있어서,
    각각의 절연 장치는 또한 상기 절연 장치가 불포화 전도 상태(non-saturated conducting state)일 때, 상기 하나 이상의 전송 라인들에 고임피던스 부하를 제공하도록 구성되는, 상호 접속 보드.
  6. 제 1 항에 있어서,
    각각의 절연 장치는,
    - 베이스, 콜렉터, 및 에미터를 갖는 바이폴라 트랜지스터와,
    - 기준 전위에 베이스를 결합시키는 레지스터를 구비하고,
    - 상기 콜렉터 및 에미터는 상기 하나 이상의 대응 전송 라인들 중 대응 전송 라인과 상기 하나 이상의 커넥터 핀들 중 대응 핀 간에 스위치 경로를 형성하는, 상호 접속 보드.
  7. 통신 시스템에 있어서,
    - 적어도 하나의 전송 라인과,
    다수의 커넥터들, 및
    제 1 상태에 있을 때 상기 다수의 커넥터들 중 각각의 커넥터에 상기 적어도 하나의 전송 라인을 동작 가능하게 결합하고,
    제 2 상태에 있을 때 상기 다수의 커넥터들 중 각각의 커넥터에 상기 적어도 하나의 전송 라인을 동작 가능하게 분리하도록 구성된, 다수의 절연 장치들을 구비하는, 상호 접속 보드, 및
    - 상기 다수의 커넥터들 중 대응 커넥터들에 접속되었을 때, 상기 적어도 하나의 전송 라인을 통해 정보를 통신하도록 구성된 다수의 플러그-인 모듈들을 포함하는, 통신 시스템.
  8. 제 7 항에 있어서,
    상기 다수의 절연 장치들 중 각각의 절연 장치는 상기 절연 장치가 상기 제 2 상태에 있을 때 상기 적어도 하나의 전송 라인에 저커패시턴스 부하를 제공하도록 구성되는, 통신 시스템.
  9. 제 8 항에 있어서,
    각각의 절연 장치는 또한 상기 절연 장치가 제 1 상태에 있을 때 상기 적어도 하나의 전송 라인에 저커패시턴스 부하를 제공하도록 구성되는, 통신 시스템.
  10. 제 7 항에 있어서,
    상기 다수의 절연 장치들 중 각각의 절연 장치는 상기 플러그-인 모듈로부터 수신된 입력 신호에 의해 상기 제 1 상태 및 상기 제 2 상태로 바이어스되는 반도체 장치를 포함하는, 통신 시스템.
  11. 제 7 항에 있어서,
    각각의 절연 장치는 또한 상기 절연 장치가 비전도 상태에 있을 때 상기 적어도 하나의 전송 라인에 고임피던스 부하를 제공하도록 구성되는, 통신 시스템.
  12. 제 11 항에 있어서,
    각 절연 장치는 또한 상기 절연 장치가 불포화 전도 상태에 있을 경우, 고임피던스 부하를 적어도 하나의 전송 라인에 제공하도록 구성되는, 통신 시스템.
  13. 제 11 항에 있어서,
    각각의 절연 장치는, 또한
    - 베이스, 콜렉터, 및 에미터를 갖는 바이폴라 트랜지스터와,
    - 기준 전위에 상기 베이스를 결합시키는 레지스터를 구비하고,
    상기 각각의 절연 장치의 콜렉터 및 에미터는,
    - 상기 트랜지스터가 상기 제 1 상태로 바이어스될 때 상기 적어도 하나의 전송 라인을 상기 다수의 커넥터들 중 대응 커넥터의 대응 핀에 동작 가능하게 결합시키고,
    - 상기 트랜지스터가 상기 제 2 상태로 바이어스될 때 상기 적어도 하나의 전송 라인을 상기 대응 핀으로부터 동작 가능하게 분리시키도록 구성되는, 통신 시스템.
KR1020017001686A 1999-06-08 2000-05-29 절연 고속 통신 버스 KR20010072347A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13817699P 1999-06-08 1999-06-08
US60/138,176 1999-06-08
US53168800A 2000-03-20 2000-03-20
US09/531,688 2000-03-20
PCT/EP2000/004927 WO2000075796A1 (en) 1999-06-08 2000-05-29 Isolated high-speed communication bus

Publications (1)

Publication Number Publication Date
KR20010072347A true KR20010072347A (ko) 2001-07-31

Family

ID=26835937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001686A KR20010072347A (ko) 1999-06-08 2000-05-29 절연 고속 통신 버스

Country Status (4)

Country Link
EP (1) EP1101169A1 (ko)
JP (1) JP2004500616A (ko)
KR (1) KR20010072347A (ko)
WO (1) WO2000075796A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162583B4 (de) * 2001-12-19 2004-05-13 Infineon Technologies Ag Verzweigte Befehls/Adressbus-Architektur für registrierte Speichereinheiten
DE60210170T2 (de) * 2002-07-15 2006-11-02 Infineon Technologies Ag Speichersystem
US7675325B2 (en) 2008-05-02 2010-03-09 Alcatel Lucent GTL backplane bus with improved reliability

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3402633A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum anschalten eines teilnehmers an eine busleitung
US4697858A (en) * 1986-02-07 1987-10-06 National Semiconductor Corporation Active bus backplane
US5408146A (en) * 1992-01-31 1995-04-18 Lsi Logic Corporation High performance backplane driver circuit

Also Published As

Publication number Publication date
EP1101169A1 (en) 2001-05-23
JP2004500616A (ja) 2004-01-08
WO2000075796A1 (en) 2000-12-14

Similar Documents

Publication Publication Date Title
JP4825390B2 (ja) 高速コネクタと回路基板との間の相互接続
KR970002781B1 (ko) 멀티 드롭형 버스라인 시스템
US4086534A (en) Circuit for wire transmission of high frequency data communication pulse signals
US4675551A (en) Digital logic bus termination using the input clamping Schottky diodes of a logic circuit
US7916497B2 (en) Printed circuit board and differential signaling structure
US20070004241A1 (en) High speed active flex cable link
US5570037A (en) Switchable differential terminator
WO2000028661A1 (en) Bus through termination circuit
US5823795A (en) Connector between a daughterboard and a motherboard for high-speed single-ended electrical signals
US6492881B2 (en) Single to differential logic level interface for computer systems
US4445048A (en) High speed ribbon cable bus
JPS6367845A (ja) 一定の電気特性を有するバス構造
US7573353B2 (en) Circuit topology for multiple loads
US4739194A (en) Supergate for high speed transmission of signals
US7843281B2 (en) Circuit topology for multiple loads
JPH1027049A (ja) 相互接続バス
KR930009168A (ko) 전기 커넥터
EP1497917A1 (en) Interconnecting of digital devices technical field
US20090108956A1 (en) Circuit topology for multiple loads
KR20010072347A (ko) 절연 고속 통신 버스
CA1167121A (en) High speed ribbon cable bus
US20200089643A1 (en) Bimodal Impedance Matching Terminators
US20060152275A1 (en) Signal transmitting circuit
JP7284541B1 (ja) 終端装置の製造方法及びノイズ低減方法
JPH11212672A (ja) 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid