KR20010070081A - A semiconductor device and a process for producing the same - Google Patents

A semiconductor device and a process for producing the same Download PDF

Info

Publication number
KR20010070081A
KR20010070081A KR1020000054568A KR20000054568A KR20010070081A KR 20010070081 A KR20010070081 A KR 20010070081A KR 1020000054568 A KR1020000054568 A KR 1020000054568A KR 20000054568 A KR20000054568 A KR 20000054568A KR 20010070081 A KR20010070081 A KR 20010070081A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tape substrate
tape
semiconductor device
main surface
Prior art date
Application number
KR1020000054568A
Other languages
Korean (ko)
Inventor
아끼야마유끼하루
시바모또마사노리
구다이시도모아끼
아리따준이찌
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
스즈키 진이치로
가부시기가이샤 히다치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼, 스즈키 진이치로, 가부시기가이샤 히다치초엘에스아이시스템즈 filed Critical 가나이 쓰토무
Publication of KR20010070081A publication Critical patent/KR20010070081A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: To surely support a bump electrode arranged outside a chip by enhancing reflow resistance in a fan-in/out type of semiconductor device. CONSTITUTION: This semiconductor device 11 comprises a porous elastomer 3, which is made on the main face 1a of a semiconductor chip 1 and in which an opening 3c for exposing an electrode pad 1b of the semiconductor chip 1 is made, a tape substrate 4 which extends outward the chip from on the main face 1a of the semiconductor chip 1 and whose one end is connected electrically with an electrode pad 1b and whose other end is connected electrically with a bump electrode 2 and in which an opening 4e to expose the electrode pad 1b is made, a frame-shaped reinforcing member 5 which reinforces the support of the bump electrode 2 arranged outside the semiconductor chip 1, and a sealing part 5 which seals the electrode pad 1b of the semiconductor chip 1 and a lead 4c, and the support by the tape substrate 4 of the bump electrode 2 arranged outside the semiconductor chip 1 is reinforced by the reinforcing member 6.

Description

반도체 장치 및 그 제조 방법{A SEMICONDUCTOR DEVICE AND A PROCESS FOR PRODUCING THE SAME}Semiconductor device and manufacturing method therefor {A SEMICONDUCTOR DEVICE AND A PROCESS FOR PRODUCING THE SAME}

본 발명은 반도체 제조 기술에 관한 것으로, 특히, Fan-in/out형의 CSP (Chip Size Package 또는 Chip Scale Package)에 있어서의 신뢰성 향상에 적용하는 유효한 기술에 관한 것이다.TECHNICAL FIELD This invention relates to a semiconductor manufacturing technique. Specifically, It is related with the effective technique applied to reliability improvement in a CSP (Chip Size Package or Chip Scale Package) of a fan-in / out type | mold.

이하에 설명하는 기술은 본 발명을 연구하고 완성할 때, 본 발명자에 의해서 검토된 것으로, 그 개요는 다음과 같다.The technique described below was examined by the present inventors when the present invention was studied and completed, and an outline thereof is as follows.

박형 및 소형화를 도모하는 반도체 장치의 일례로서, 칩 사이즈와 동등 혹은 약간 큰 반도체 장치인 CSP가 알려져 있고, 이 CSP는 휴대용 전자 기기 등에 삽입되는 프린트 배선 기판에 실장되는 경우가 많다.As an example of a semiconductor device for thinning and miniaturization, a CSP, which is a semiconductor device equivalent to or slightly larger than a chip size, is known, and this CSP is often mounted on a printed wiring board inserted in a portable electronic device or the like.

여기서, CSP의 일반적인 구조는 외부 단자인 범프 전극을 탑재하고 또한 반도체 칩의 접속 단자(전극 패드)와 전기적으로 접속하는 리드가 설치된 테이프 기판과, 반도체 칩과 테이프 기판 간에 배치되어 범프 실장시의 응력을 완화시키는 탄성 중합체(탄성 구조체)와, 반도체 칩의 접속 단자와 이에 전기적으로 접속한 테이프 기판의 리드를 밀봉용 수지에 의해 밀봉하는 밀봉부를 포함한다.Here, the general structure of the CSP is a tape substrate provided with a bump electrode serving as an external terminal and electrically connected to a connection terminal (electrode pad) of a semiconductor chip, and a stress at the time of bump mounting disposed between the semiconductor chip and the tape substrate. And a sealing portion for sealing the lead of the tape substrate electrically connected to the connection terminal of the semiconductor chip and the semiconductor chip (elastic structure) for alleviating the stress with a sealing resin.

최근에는 핀수의 증가 혹은 비용 저감을 목적으로 한 칩 수축화(반도체 칩의 소형화)에 대응하기 위해서, 외부 단자인 범프 전극이 반도체 칩 상으로부터 나와, 칩 외측 주위에 배치하는 구조가 제안되고 있고, 이러한 구조의 CSP를 Fan-in/out형으로 부른다.In recent years, in order to cope with chip shrinkage (miniaturization of semiconductor chips) for the purpose of increasing the number of pins or reducing the cost, a structure in which a bump electrode, which is an external terminal, emerges from the semiconductor chip and is arranged around the outside of the chip, The CSP of such a structure is called a fan-in / out type.

또, Fan-in/out형의 CSP에 대해서는 예를 들면, 특개평9-223759호 공보, 특개평10-79402호 공보, 특개평10-340968호 공보, 특개펑6-504408호 공보(USP 5, 148, 265 및 USP 5, 148, 266), 특개평9-260535호 공보(U.S.Serial No.08/822, 933) 및 특개평11-87414호 공보(U.S.Serial No.09/113, 500) 등에 다양하게 기재가 있다.Moreover, about the CSP of a fan-in / out type, for example, Unexamined-Japanese-Patent No. 9-223759, 10-79402, 10-340968, 6-504408 (USP 5). , 148, 265 and USP 5, 148, 266, JP-A 9-260535 (USSerial No. 08/822, 933) and JP-A 11-87414 (USSerial No. 09/113, 500). And the like are variously described.

우선, 특개평9-223759호 공보 기재의 CSP는 반도체 칩 상 및 칩 외측의 지지플레임 상에 폴리이미드막을 형성하고, 이 폴리이미드막 상에 복수의 땜납 범프를 형성한 것이다.First, the CSP disclosed in Japanese Patent Laid-Open No. 9-223759 forms a polyimide film on a semiconductor chip and a support frame on the outside of the chip, and a plurality of solder bumps are formed on the polyimide film.

또한, 특개평10-79402호 공보 기재의 CSP는 칩 주위에 구리로 이루어지는 외형 링을 설치하여, 이 외형 링과 칩 간을 리드 패턴으로 연결하고, 이 리드 패턴 상 및 칩 상에 복수의 외부 접속 단자를 형성한 구조이다.Moreover, CSP of Unexamined-Japanese-Patent No. 10-79402 arrange | positions the outer ring which consists of copper around a chip | tip, connects this outer ring and a chip | tip between a lead pattern, and connects a some external connection on this lead pattern and a chip | tip. The terminal is formed.

또한, 특개평10-340968호 공보 기재의 CSP는 3차원적 메쉬 구조체로 이루어지는 완충층을 칩 상 및 칩 주위에 연장되는 칩 지지 기판 상에 설치하고 이 완충층 상에 복수의 땜납 범프를 형성한 구조이다.Moreover, CSP of Unexamined-Japanese-Patent No. 10-340968 has a structure which provided the buffer layer which consists of a three-dimensional mesh structure on the chip | tip support board extended on a chip and around a chip | tip, and formed the some solder bump on this buffer layer. .

또한, 특개평6-504408호 공보 기재의 CSP는 탄성 중합체층을 이용한 구조이다.In addition, CSP of Unexamined-Japanese-Patent No. 6-504408 has a structure using an elastomer layer.

또한, 특개평9-260535호 공보 기재의 CSP는 반도체 칩 상 및 칩 주위의 서포트 링 상에 탄성 중합체를 통해 복수의 땜납 범프를 형성한 구조이다.Further, the CSP disclosed in Japanese Patent Laid-Open No. 9-260535 has a structure in which a plurality of solder bumps are formed through an elastomer on a semiconductor chip and a support ring around the chip.

또한, 특개평11-87414호 공보 기재의 CSP는 칩 상 및 칩 주위에 연장되는 테이프 기판을 갖고, 다공질의 탄성 중합체를 통해 반도체 칩을 테이프 기판에 부착하고, 또한 외부 단자가 되는 범프가 테이프 기판에 설치된 구조이다.Further, the CSP disclosed in Japanese Patent Application Laid-Open No. 11-87414 has a tape substrate extending on and around the chip, and attaches the semiconductor chip to the tape substrate via a porous elastomer, and bumps serving as external terminals are tape substrates. It is installed on the structure.

그런데, 상기한 기술의 CSP 즉, Fan-in/out형의 CSP에 있어서, 그 구조 상 반도체 칩의 외측 주위에 배치된 범프(외부 단자)의 지지가 약해져서, 범프 지지가 불충분하게 되는 것이 문제가 되지만, 상기 6개의 공보에 기재된 Fan-in/out형의 CSP에 있어서는 반도체 칩의 외측 주위에 배치되는 범프의 지지에 관한 기재가 불충분하거나, 제조 방법이 복잡해지기도 한다.By the way, in the CSP of the above-described technique, that is, the fan-in / out type CSP, the support of the bumps (external terminals) disposed around the outside of the semiconductor chip is weakened due to its structure, so that the bump support becomes insufficient. However, in the Fan-in / out type CSP described in the six publications, the description regarding the support of the bumps disposed around the outside of the semiconductor chip is insufficient, or the manufacturing method is complicated.

또한, 리플로우성 향상을 위해 다공질의 탄성 중합체를 이용한 경우에도, 다공질의 탄성 중합체는 그 강도가 약하기 때문에, 칩 외측에 범프를 배치한 구조의 CSP의 조립은 곤란하다는 것이 문제가 된다.In addition, even when a porous elastomer is used to improve reflowability, the porous elastomer has a weak strength, and thus, it is difficult to assemble CSP having a structure in which bumps are arranged outside the chip.

본 발명의 목적은 내리플로우성이 우수하고, 또한 칩 외측에 배치되는 범프 전극을 확실하게 지지하는 Fan-in/out형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.An object of the present invention is to provide a fan-in / out type semiconductor device which is excellent in reflow property and reliably supports a bump electrode disposed outside the chip, and a manufacturing method thereof.

또한, 본 발명의 그 밖의 목적은 제조를 용이하게 하는 Fan-in/out형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.Another object of the present invention is to provide a fan-in / out type semiconductor device which facilitates manufacturing and a method of manufacturing the same.

본 발명의 상기 및 그 밖의 목적과 신규 특징은 본 명세서의 기술 및 첨부 도면으로부터 분명하게 될 것이다.The above and other objects and novel features of the present invention will become apparent from the description and the accompanying drawings.

본원에 있어서 개시되는 발명 중, 대표적인 개요를 간단하게 설명하면 이하와 같다.Among the inventions disclosed in the present application, a typical outline will be briefly described as follows.

즉, 본 발명의 반도체 장치는 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 것으로, 상기 반도체 칩의 주요면 상에 배치되고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하여, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하는 것이다.That is, in the semiconductor device of the present invention, the bump electrode, which is an external terminal, is disposed corresponding to the main surface of the semiconductor chip and the outside of the chip, and is disposed on the main surface of the semiconductor chip to expose the connection terminal of the semiconductor chip. And a porous elastic structure having a surface and a lead extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to the bump electrode. A tape substrate having an opening for exposing the terminal, a reinforcing member for reinforcing the support of the bump electrode disposed outside the semiconductor chip, and a sealing portion for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate. It is to include.

이에 따라, 반도체 칩의 외측에 배치되는 보강 부재가 설치됨으로써, 칩 외측의 범프 전극의 지지가 보강 부재에 의해서 보강되기 때문에, 칩 외측의 복수의 범프 전극의 지지를 확실하게 행할 수 있다. 또한, 반도체 칩의 주요면 상에 다공질의 탄성 구조체가 배치됨으로써, 반도체 장치 실장시의 리플로우에 있어서 탄성 구조체 중에 보이드가 형성되지 않기 때문에, 내리플로우성이 우수한 반도체 장치로 할 수 있다.Thereby, since the reinforcement member arrange | positioned at the outer side of a semiconductor chip is provided, since support of the bump electrode of a chip outer side is reinforced by the reinforcement member, support of the some bump electrode of a chip outer side can be reliably performed. Moreover, since a porous elastic structure is arrange | positioned on the main surface of a semiconductor chip, since a void is not formed in an elastic structure at the time of reflow at the time of semiconductor device mounting, it can be set as the semiconductor device excellent in reflow property.

그 결과, 반도체 장치의 신뢰성을 향상시킬 수 있다.As a result, the reliability of the semiconductor device can be improved.

또한, 본 발명의 반도체 장치는 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하는 탄성 구조체 보강부로 이루어지고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드와 테이프 기재로 이루어짐과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 이에 접속되는 상기 리드를 밀봉하는 밀봉부와, 상기 반도체 칩의 주요면과 상기 반도체 칩 외측에 대응하여 배치되는 상기 외부 단자가 되는 범프 전극을 포함하고, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극은 상기 테이프 기판과 상기 탄성 구조체의 상기 탄성 구조체 보강부에 따라서 지지되며, 또한 보강된다.In addition, the semiconductor device of the present invention comprises an elastic structure body portion disposed on the main surface of the semiconductor chip and an elastic structure reinforcement portion extending outward of the main surface of the semiconductor chip, and formed on the main surface of the semiconductor chip. An elastic structure including an opening that exposes a connection terminal, and extends from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to a bump electrode which is an external terminal; A tape substrate including an opening for exposing the connection terminal, the sealing part sealing the connection terminal of the semiconductor chip and the lead connected thereto, the main surface of the semiconductor chip; A bump electrode serving as the external terminal disposed corresponding to an outer side of the semiconductor chip; The bump electrodes disposed outside the semiconductor chip are supported and reinforced along the tape substrate and the elastic structure reinforcement portions of the elastic structure.

또한, 본 발명의 반도체 장치는 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 것으로, 상기 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하여 배치되는 탄성 구조체 보강부로 이루어지고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 두꺼운 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고, 상기 탄성 구조체의 두께가 상기 테이프 기판과 동등 또는 그 이상의 두께가 되도록 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 탄성 구조체 보강부에 의해서 보강된다.In addition, in the semiconductor device of the present invention, a bump electrode, which is an external terminal, is disposed corresponding to the main surface of the semiconductor chip and the outside of the chip, and the elastic structure body portion disposed on the main surface of the semiconductor chip and the main portion of the semiconductor chip An elastic structure reinforcement portion extending outwardly of the surface, the thick elastic structure having an opening for exposing the connecting terminal of the semiconductor chip, and an outer side extending from the main surface of the semiconductor chip to the outside of the chip; A tape substrate including a lead electrically connected to the terminal and electrically connected to the bump electrode at the other end thereof, the tape substrate having an opening exposing the connection terminal, the connection terminal of the semiconductor chip and the lead of the tape substrate. A seal for sealing, the thickness of the elastic structure being equal to that of the tape substrate Or it is configured so as to have a thickness more, the support by the said tape substrate of the bump electrodes disposed outside the semiconductor chip are reinforced by the resilient structure reinforcement thick.

또한, 본 발명의 반도체 장치는 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 다공질의 탄성 구조체와, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부와, 상기 반도체 칩의 주요면과 상기반도체 칩 외측에 대응하여 배치되는 외부 단자인 복수의 범프 전극을 포함하고, 상기 테이프 기판의 테이프 기재가 상기 다공질의 탄성 구조체의 골격층보다 두껍게 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가, 두꺼운 상기 테이프 기재에 의해서 보강된다.In addition, the semiconductor device of the present invention includes a porous elastic structure including an opening extending from the main surface of the semiconductor chip to the outside of the chip and exposing connection terminals formed on the main surface of the semiconductor chip, and the main portion of the semiconductor chip. A tape including an opening extending from the surface to the outside of the chip, the lead including one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to a bump electrode which is an external terminal; A substrate, a sealing portion for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate, and a plurality of bump electrodes serving as external terminals disposed corresponding to the main surface of the semiconductor chip and the outside of the semiconductor chip; And the tape base material of the tape substrate is thicker than the skeleton layer of the porous elastic structure, Support by the tape substrate of the bump electrode disposed outside the semiconductor chip is reinforced by the thick tape substrate.

또한, 본 발명의 반도체 장치의 제조 방법은 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 반도체 장치로, 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와, 상기 테이프 기판과 동등 또는 그 이상의 두께로 형성되어, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 탄성 구조체 본체부를 포함하고, 상기 탄성 구조체 본체부와 그 외측에 형성된 탄성 구조체 보강부로 이루어지는 탄성 구조체를 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 탄성 구조체 본체부를 상기 반도체 칩의 주요면 상에 배치함과 함께, 상기 탄성 구조체 보강부를 상기 반도체 칩의 상기 주요면의 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와, 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와, 상기 테이프 기판을 개별화하는 단계를포함하고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 두꺼운 상기 탄성 구조체 보강부에 의해 보강할 수 있다.In addition, the semiconductor device manufacturing method of the present invention is a semiconductor device in which the bump electrode, which is an external terminal, is disposed corresponding to the main surface of the semiconductor chip and the outside of the chip. And a step of preparing the formed tape substrate, and an elastic structure body portion formed with a thickness equal to or greater than that of the tape substrate, the opening having an opening having substantially the same shape as the opening portion of the tape substrate. Preparing an elastic structure including an elastic structure reinforcing portion formed on an outer side, bonding the tape substrate and the elastic structure to a position of the opening of the tape substrate and the opening of the elastic structure, and the semiconductor chip The connection terminal of the body is exposed to the two openings, Disposing the elastic structure reinforcement on the outside of the main surface of the semiconductor chip and bonding the main surface and the elastic structure to the semiconductor surface; Connecting the connection terminal of the chip and the lead disposed in the opening of the tape substrate corresponding thereto, resin sealing the connection terminal of the semiconductor chip and the lead connected thereto, and forming a sealing portion; Forming the bump electrodes to connect with the leads on one surface of the tape substrate, and individualizing the tape substrate, wherein the bump electrodes disposed on the outer side of the semiconductor chip are supported by the tape substrate. It can be reinforced by the said elastic structure reinforcement part.

또한, 본 발명의 반도체 장치의 제조 방법은 외부 단자인 범프 전극이 반도체 칩의 주요면과 칩 외측에 대응하여 배치되는 반도체 장치로, 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와, 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와, 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와, 상기 테이프 기판과 상기 보강 부재를 접합하는 단계와, 상기 반도체 칩의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와, 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와, 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와, 상기 테이프 기판을 개별화하는 단계를 포함하고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해 보강할 수 있는 것이다.In addition, the semiconductor device manufacturing method of the present invention is a semiconductor device in which the bump electrode, which is an external terminal, is disposed corresponding to the main surface of the semiconductor chip and the outside of the chip. Preparing a formed tape substrate, preparing a porous elastic structure having an opening having substantially the same shape as the opening of the tape substrate, and forming the tape substrate by the tape substrate of the bump electrode disposed outside the semiconductor chip. Preparing a reinforcing member for reinforcing the support, bonding the tape substrate and the elastic structure in a position where the opening of the tape substrate is aligned with the opening of the elastic structure, and the tape substrate and the reinforcing member And bonding the connection terminals of the semiconductor chip to the two openings. Arranging the reinforcing member around the semiconductor chip to bond the main surface of the semiconductor chip with the elastic structure, and the lead disposed in the connection terminal of the semiconductor chip and the opening of the tape substrate corresponding thereto. Forming a sealing part by sealing the connecting terminal of the semiconductor chip and the lead connected to the semiconductor chip; forming the bump electrode connecting to the lead on one surface of the tape substrate; And individualizing the tape substrate, wherein the support by the tape substrate of the bump electrode disposed on the outside of the semiconductor chip can be reinforced by the reinforcing member.

도 1은 본 발명의 실시예 1에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.BRIEF DESCRIPTION OF THE DRAWINGS The top view which shows an example of the structure of the semiconductor device (Fan-in / out type CSP) which concerns on Example 1 of this invention through the sealing part.

도 2는 도 1에 도시한 반도체 장치의 A-A선에 따르는 단면도.2 is a cross-sectional view taken along line A-A of the semiconductor device shown in FIG.

도 3은 도 1에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도.3 is a process flowchart showing an example of a manufacturing procedure of the semiconductor device shown in FIG. 1.

도 4는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 4의 (a)는 테이프 기판을 나타내는 사시도, 도 4의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 4의 (c)는 보강 부재 부착 상태를 나타내는 사시도, 도 4의 (d)는 칩 접착 상태를 나타내는 사시도.FIG. 4 is a view showing the structure of each step in the method of manufacturing the semiconductor device shown in FIG. 1, FIG. 4A is a perspective view showing a tape substrate, and FIG. 4B is an elastic structure attachment state. 4 (c) is a perspective view showing a reinforcing member attachment state, and FIG. 4 (d) is a perspective view showing a chip bonding state.

도 5는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 조를 나타내는 도면으로, 도 5의 (a)는 접합 상태를 나타내는 사시도, 도 5의 (b)는 밀봉 상태를 나타내는 사시도, 도 5의 (c)는 범프 전극 탑재 상태를 나타내는 사시도.FIG. 5 is a diagram showing a pair for each step in the method of manufacturing the semiconductor device shown in FIG. 1, FIG. 5A is a perspective view showing a bonding state, and FIG. 5B is a sealing state. 5: (c) is a perspective view which shows bump electrode mounting state.

도 6은 도 1에 도시한 반도체 장치의 카드 기판(실장 기판)에의 실장 상태의 일례를 나타내는 평면도.6 is a plan view illustrating an example of a mounting state of a semiconductor device illustrated in FIG. 1 on a card substrate (mounting substrate).

도 7은 도 6에 도시한 카드 기판(실장 기판)에의 실장 상태를 나타내는 단면도.FIG. 7 is a cross-sectional view illustrating a mounting state on a card substrate (mounting substrate) shown in FIG. 6.

도 8은 도 1에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.FIG. 8 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 1 through a sealing portion. FIG.

도 9는 도 8에 도시한 반도체 장치의 B-B선에 따르는 단면도.9 is a cross-sectional view taken along line B-B of the semiconductor device shown in FIG. 8.

도 10은 본 발명의 실시예 2에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.Fig. 10 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a second embodiment of the present invention through the sealing portion.

도 11은 도 10에 도시한 반도체 장치의 C-C선에 따르는 단면도.11 is a cross-sectional view taken along the line C-C of the semiconductor device shown in FIG. 10.

도 12는 도 10에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도.FIG. 12 is a process flowchart showing an example of a manufacturing procedure of the semiconductor device shown in FIG. 10;

도 13은 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 13의 (a)는 테이프 기판을 나타내는 사시도, 도 13의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 13의 (c)는 칩 접착 상태를 나타내는 사시도.FIG. 13 is a view showing the structure for each step in the method of manufacturing the semiconductor device shown in FIG. 10. FIG. 13A is a perspective view showing a tape substrate, and FIG. 13B is an elastic structure attachment state. Fig. 13 (c) is a perspective view showing a chip bonding state.

도 14는 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 14의 (a)는 리드 접합 상태를 나타내는 사시도, 도 14의 (b)는 밀봉 상태를 나타내는 사시도, 도 14의 (c)는 범프 전극 탑재 상태를 나타내는 사시도.FIG. 14 is a view showing the structure of each step in the method of manufacturing the semiconductor device shown in FIG. 10, FIG. 14A is a perspective view showing a lead bonding state, and FIG. 14B is a sealed state. Fig. 14 (c) is a perspective view showing a bump electrode mounting state.

도 15는 도 10에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.FIG. 15 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 10 through a sealing portion; FIG.

도 16은 도 15에 도시한 반도체 장치의 D-D선에 따르는 단면도.16 is a cross-sectional view taken along a line D-D of the semiconductor device shown in FIG. 15.

도 17은 본 발명의 실시예 3에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.Fig. 17 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a third embodiment of the present invention through the sealing portion.

도 18은 도 17에 도시한 반도체 장치의 E-E선에 따르는 단면도.18 is a cross-sectional view taken along line E-E of the semiconductor device shown in FIG. 17.

도 19는 도 17에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 도시한 평면도.FIG. 19 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 17 through a sealing portion; FIG.

도 20은 도 19에 도시한 반도체 장치의 F-F선에 따르는 단면도.20 is a cross-sectional view along the F-F line of the semiconductor device shown in FIG. 19;

도 21은 본 발명의 실시예 4에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.Fig. 21 is a plan view showing an example of a structure of a semiconductor device (Fan-in / out type CSP) according to a fourth embodiment of the present invention through the sealing portion.

도 22는 도 21에 도시한 반도체 장치의 G-G선에 따르는 단면도.FIG. 22 is a cross-sectional view taken along line G-G of the semiconductor device shown in FIG. 21;

도 23은 도 21에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.FIG. 23 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 21 through a sealing portion; FIG.

도 24는 도 23에 도시한 반도체 장치의 H-H선에 따르는 단면도.24 is a cross-sectional view taken along line H-H of the semiconductor device shown in FIG.

도 25는 본 발명의 실시예 5에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.Fig. 25 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a fifth embodiment of the present invention through the sealing portion.

도 26은 도 25에 도시한 반도체 장치의 I-I선에 따르는 단면도.FIG. 26 is a cross-sectional view taken along line I-I of the semiconductor device shown in FIG. 25;

도 27은 도 25에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도.FIG. 27 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 25 through a sealing portion; FIG.

도 28은 도 27에 도시한 반도체 장치의 J-J선에 따르는 단면도.28 is a cross-sectional view taken along the line J-J of the semiconductor device shown in FIG. 27;

도 29는 본 발명의 실시예 6에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도.Fig. 29 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a sixth embodiment of the present invention through a sealing portion.

도 30은 도 29에 도시한 반도체 장치의 K-K선에 따르는 단면도.30 is a cross-sectional view taken along the line K-K of the semiconductor device shown in FIG. 29;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 반도체 칩1: semiconductor chip

1b : 접속 단자1b: connection terminal

2 : 범프 전극2: bump electrode

3 : 탄성 중합체3: elastomer

4 : 테이프 기판4: tape substrate

6 : 보강 부재6: reinforcement member

7 : 본딩 툴7: bonding tool

9 : 밀봉용 수지9: resin for sealing

11 : CSP11: CSP

22 : 실장 기판22: mounting board

23 : 땜납 볼23: solder ball

이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다. 또, 실시예를 설명하기 위한 전도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 붙여, 그 반복의 설명은 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described in detail based on drawing. Moreover, in the conductive surface for demonstrating an Example, the same code | symbol is attached | subjected to the member which has the same function, and the description of the repetition is abbreviate | omitted.

(실시예 1)(Example 1)

도 1은 본 발명의 실시예 1에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 2는 도 1에 도시한 반도체 장치의 A-A선에 따르는 단면도, 도 3은 도 1에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도이며, 도 4는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 4의 (a)는 테이프 기판을 나타내는 사시도, 도 4의 (b)는 탄성 구조체 부착 상태를 나타내는 사시도, 도 4의 (c)는 보강 부재 부착 상태를 나타내는 사시도, 도 4의 (d)는 칩 접착 상태를 나타내는 사시도이다. 도 5는 도 1에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면이고, 도 5의 (a)는 리드 접합 상태를 나타내는 사시도, 도 5의 (b)는 밀봉 상태를 나타내는 사시도, 도 5의 (c)는 범프 전극 탑재 상태를 나타내는 사시도이다. 도 6은 도 1에 도시한 반도체 장치의 카드 기판(실장 기판)에의 실장 상태의 일례를 나타내는 평면도, 도 7은 도 6에 도시한 카드 기판(실장 기판)에의 실장 상태를 나타내는 단면도, 도 8은 도 1에 도시한 반도체 장치의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 9는 도 8에 도시한 반도체 장치의 B-B선에 따르는 단면도이다.1 is a plan view showing an example of a structure of a semiconductor device (Fan-in / out type CSP) according to a first embodiment of the present invention through a sealing portion, and FIG. 2 is along the AA line of the semiconductor device shown in FIG. 3 is a process flowchart showing an example of a manufacturing procedure of the semiconductor device shown in FIG. 1, and FIG. 4 is a diagram showing a structure for each step in the manufacturing method of the semiconductor device shown in FIG. 1. 4A is a perspective view showing a tape substrate, FIG. 4B is a perspective view showing an elastic structure attachment state, FIG. 4C is a perspective view showing a reinforcing member attachment state, and FIG. 4D is a chip It is a perspective view which shows the adhesion state. FIG. 5 is a view showing a structure for each step in the method of manufacturing the semiconductor device shown in FIG. 1, FIG. 5A is a perspective view showing a lead bonding state, and FIG. 5B is a sealed state. Fig. 5C is a perspective view showing a bump electrode mounting state. FIG. 6 is a plan view showing an example of a mounting state on a card substrate (mounting substrate) of the semiconductor device shown in FIG. 1, FIG. 7 is a sectional view showing a mounting state on a card substrate (mounting substrate) shown in FIG. 1 is a plan view showing a structure of a modified example of the semiconductor device shown in FIG. 1 through a sealing portion, and FIG. 9 is a cross-sectional view taken along line BB of the semiconductor device shown in FIG. 8.

도 1 및 도 2에 도시한 본 실시예 1의 반도체 장치[CSP(11)]는 패키지 사이즈가 칩 사이즈보다 약간 큰 정도의 소형이고, 외부 단자인 복수의 범프 전극(2)이 반도체 칩(1)의 주요면(1a) 상과 그 외측과 대응하여 배치된 Fan-in/out형이다.1 and 2, the semiconductor device (CSP 11) of the first embodiment shown in Figs. 1 and 2 has a small package size slightly larger than the chip size, and a plurality of bump electrodes 2 serving as external terminals are provided with a semiconductor chip 1 Fan-in / out type is arranged on the main surface 1a of the c) and corresponding to the outside thereof.

또, 이러한 CSP(11)의 적용예로는 램버스형 DRAM(Dynamic Random Access Memory), 다이렉트램버스 DRAM 등이지만, 상기 DRAM에 한정되는 것은 아니다.Application examples of the CSP 11 include, but are not limited to, Rambus type Dynamic Random Access Memory (DRAM), Direct Rambus DRAM, and the like.

상기 CSP(11)의 구조는 반도체 칩(1)의 주요면(1a) 상에 배치되며, 또한 반도체 칩(1)의 전극 패드(1b : 접속 단자)를 노출시키는 개구부(3c)가 형성된 다공질의 탄성 중합체(3 : 탄성 구조체)와, 반도체 칩(1)의 주요면(1a) 상으로부터 칩 외측에 연장하고, 일단이 전극 패드(1b)와 전기적으로 접속되며 또한 타단이 범프 전극(2)과 전기적으로 접속되는 리드(4c)를 구비함과 함께, 전극 패드(1b)를 노출시키는 개구부(4e)가 형성된 테이프 기판(4)과 반도체 칩(1)의 외측에 배치되는 범프 전극(2)의 지지를 보강하는 보강 부재(6)와, 반도체 칩(1)의 전극 패드(1b) 및 테이프 기판(4)의 리드(4c)를 밀봉하는 밀봉부(5)를 포함하며, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해 보강한다.The structure of the CSP 11 is formed on the main surface 1a of the semiconductor chip 1, and has a porous shape having an opening 3c exposing the electrode pad 1b (connection terminal) of the semiconductor chip 1. It extends on the outer side of the chip from the elastomer (3: elastic structure) and the main surface 1a of the semiconductor chip 1, one end of which is electrically connected to the electrode pad 1b, and the other end of the bump electrode 2 While the lead 4c is electrically connected to each other, the tape substrate 4 having the opening 4e exposing the electrode pad 1b and the bump electrode 2 disposed outside the semiconductor chip 1 are provided. A reinforcing member 6 for reinforcing support, a sealing portion 5 for sealing the electrode pad 1b of the semiconductor chip 1 and the lid 4c of the tape substrate 4, and the semiconductor chip 1 The support by the tape board | substrate 4 of the bump electrode 2 arrange | positioned at the outer side of the reinforcement is reinforced by the reinforcing member 6.

즉, Fan-in/out형의 CSP(11)에 있어서, Fan-out 영역(칩 외측 영역)에 탑재되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해서 보강하여, 이에 따라, 테이프 기판(4)의 평탄성을 향상시키고, 그 결과, CSP(11) 실장에 있어서의 신뢰성을 향상시키는 것이다.That is, in the fan-in / out type CSP 11, the support of the tape substrate 4 of the bump electrode 2 mounted in the fan-out area (chip outer region) is supported by the reinforcing member 6. By reinforcement, the flatness of the tape board | substrate 4 is improved by this and, as a result, the reliability in CSP11 mounting is improved.

또한, 도 1에 도시한 CSP(11)의 평면도는 반도체 칩(1)상의 전극 패드(1b)나 테이프 기판(4)의 리드(4c)를 나타내기 위해서, 도 2에 도시한 밀봉부(5)는 도시되지 않았다.In addition, the top view of the CSP 11 shown in FIG. 1 shows the sealing part 5 shown in FIG. 2, in order to show the electrode pad 1b on the semiconductor chip 1, and the lead 4c of the tape board | substrate 4. As shown in FIG. ) Is not shown.

따라서, 도 1에 도시한 CSP(11)의 평면도에서는 상기 밀ㄱ봉부(5)의 기재가 생략되어 있지만, 도 1에 도시한 CSP(11)의 테이프 기판(4)의 개구부(4e) 내에는 본래 도 2에 도시한 바와 같은 밀봉부(5)가 형성되어 있다(이후, 실시예 2∼실시예 5에 관해서도 마찬가지임).Therefore, although the description of the said sealing part 5 is abbreviate | omitted in the top view of the CSP 11 shown in FIG. 1, in the opening part 4e of the tape substrate 4 of the CSP 11 shown in FIG. Originally, the sealing part 5 as shown in FIG. 2 is formed (it is the same also about Example 2-Example 5 after this).

또한, 본 실시예 1의 CSP(11)에서, 반도체 칩(1)의 전극 패드(1b)는 반도체 칩(1)의 주요면(1a)의 대향하는 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하여 배치되어 있다.In addition, in the CSP 11 of the first embodiment, the electrode pad 1b of the semiconductor chip 1 is substantially parallel to the side near the middle of the pair of opposite sides of the main surface 1a of the semiconductor chip 1. Arranged so as to arrange.

즉, CSP(11)에 삽입된 반도체 칩(1)은 센터 패드 배열인 것이다.In other words, the semiconductor chip 1 inserted in the CSP 11 is a center pad array.

또한, CSP(11)의 외부 단자인 범프 전극(2)는 밀봉부(5)의 양측에 복수개(여기서는, 편측 12개, 합계 24개)씩 격자형 배열로 부착되어 있고, Fan-in/out형이기 때문에, 반도체 칩(1)의 주요면(1a) 상에 대응하여 배치된 범프 전극(2)과, 주요면(1a)의 외측의 반도체 칩(1)으로부터 비어져 나온 개소에 대응하여 배치된 범프 전극(2)이 설치된다.Further, the bump electrodes 2, which are external terminals of the CSP 11, are attached to each side of the sealing portion 5 in a lattice arrangement in plural (in this case, 12 on one side and 24 in total), and are fan-in / out. Since it is a type | mold, it arrange | positions corresponding to the bump electrode 2 arrange | positioned correspondingly on the main surface 1a of the semiconductor chip 1, and the location protruded from the semiconductor chip 1 of the outer side of the main surface 1a. Bump electrode 2 is provided.

또한, 본 실시예 1의 CSP(11)에 있어서의 보강 부재(6)는 도 2에 도시한 바와 같이, 반도체 칩(1)의 외측의 영역에서 테이프 기판(4)에 접착층(8)을 통해 고정됨과 함께, 도 1에 도시한 바와 같이, 프레임형의 일체 부재로 이루어지는 보강 프레임이고, 따라서, 도 2에 도시한 바와 같이, 이것의 프레임 내에 반도체 칩(1) 및 탄성 중합체(3)가 배치되어 있다.In addition, the reinforcing member 6 in the CSP 11 of the first embodiment, as shown in FIG. 2, is attached to the tape substrate 4 via the adhesive layer 8 in the region outside the semiconductor chip 1. While being fixed, it is a reinforcing frame made of a frame-like integral member as shown in FIG. 1, and therefore, as shown in FIG. 2, the semiconductor chip 1 and the elastomer 3 are disposed in the frame thereof. It is.

다만, 보강 부재(6)는 반드시 일체 부재가 아니여도 좋고, 2개 이상의 복수개로 분할된 부재를 이용하여, 이들을 칩 외측 주위의 테이프 기판(4)에 거의 균등하게 분산 배치시켜 부착하고, 이에 의해, 칩 외측 영역에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하여도 좋다.However, the reinforcing member 6 may not necessarily be an integral member, and by using two or more divided members, the reinforcing members 6 are distributed and attached almost equally to the tape substrate 4 around the outside of the chip, whereby The support by the tape substrate 4 of the bump electrode 2 disposed in the chip outer region may be reinforced.

또, 보강 부재(6)는, 예를 들면 폴리이미드 수지로 이루어지고, 그 때, 보강용으로서 두껍게 형성된 것을 이용한다. 그래서, 보강 부재(6)의 두께에 관해서는, 테이프 기판(4)의 테이프 기재((4g))가 폴리이미드 수지에 의해서 형성되어 있는 경우, 폴리이미드 수지로 이루어지는 보강프레임인 보강 부재(6)과, 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100∼175㎛ 정도가 되는 것이 바람직하게, 이것에 의해서, 칩 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강할 수 있다.Moreover, the reinforcement member 6 consists of polyimide resin, for example, At that time, what was thickly used for reinforcement is used. So, as for the thickness of the reinforcing member 6, when the tape base material ((4g)) of the tape substrate 4 is formed of polyimide resin, the reinforcing member 6 which is a reinforcing frame made of polyimide resin And it is preferable that the sum total of thickness with the polyimide resin of the tape base material 4g of the tape base material 4 will be about 100-175 micrometers, By this, the tape of the bump electrode 2 arrange | positioned outside a chip | tip Support by the board | substrate 4 can be reinforced.

다만, 보강 부재(6)는 알루미늄이나 구리 등의 금속재에 의해서 형성되어 있어도 좋고, 이에 따라 보강 부재(6)를 비교적 얇게 형성하는 것도 가능하다.However, the reinforcement member 6 may be formed of metal materials, such as aluminum and copper, and it is also possible to form the reinforcement member 6 relatively thin by this.

또한, 본 실시예 1의 CSP(11)이 갖는 테이프 기판(4)에는 대향하는 한쌍의 외주 변의 중간 부근에 상기 변에 거의 평행하게 따라서 가늘고 긴 장방형의 개구부(4e)가 형성되어 있고, 이에 따라 반도체 칩(1)의 주요면(1a)을 탄성 중합체(3)에 부착한 때에는 반도체 칩(1)의 주요면(1a)에 센터 패드 배열로 1열로 배열하여 설치된 복수의 전극 패드(1b)가 도 1에 도시한 바와 같이, 이 개구부(4e)로부터 노출한다.In addition, in the tape substrate 4 of the CSP 11 of the first embodiment, an elongated rectangular opening 4e is formed near the middle of a pair of opposing outer peripheral edges substantially parallel to the edges. When the main surface 1a of the semiconductor chip 1 is attached to the elastomer 3, a plurality of electrode pads 1b are arranged on the main surface 1a of the semiconductor chip 1 in a row arranged in a center pad array. As shown in FIG. 1, it exposes from this opening part 4e.

본 실시예 1의 CSP(11)에 있어서의 테이프 기판(4)은 도 2에 도시한 바와 같이, 반도체 칩(1)의 주요면(1a)에 대응한 영역의 기판 본체부(4a)와, 반도체 칩(1)의 주요면(1a)으로부터 외측 주위에 연장하는 영역에 대응한 기판 돌출부(4b)를 갖고 있고, 반도체 칩(1)을 탄성 중합체(3)에 접착한 때에는 기판 본체부(4a)와 탄성 중합체(3)와 반도체 칩(1)이 적층 배치되어, 테이프 기판(4)의 기판 돌출부(4b)가 반도체 칩(1)의 외측 주위에 돌출하여 돌출한 구조가 되고, 이 기판 돌출부(4b)의 범프 전극 탑재측과 반대측의 면에 접착층(8)을 통해 프레임형의 보강 부재(6)가 부착되어 있다.As shown in FIG. 2, the tape substrate 4 in the CSP 11 of the first embodiment includes a substrate main body 4a in a region corresponding to the main surface 1a of the semiconductor chip 1; It has the board | substrate protrusion part 4b corresponding to the area | region which extends around the outer side from the main surface 1a of the semiconductor chip 1, When the semiconductor chip 1 is adhere | attached to the elastomer 3, the board | substrate main-body part 4a ), The elastomer 3 and the semiconductor chip 1 are stacked and the substrate protrusion 4b of the tape substrate 4 protrudes around the outside of the semiconductor chip 1 to protrude. The frame-shaped reinforcement member 6 is attached to the surface on the opposite side to the bump electrode mounting side of 4b via the adhesive layer 8.

또한, 탄성 중합체(3)는 보강 부재(6)의 프레임 내로 되는 정도의 크기로 형성되어, 반도체 칩(1)을 지지하는 절연성의 탄성 부재임과 함께, 테이프 기판(4)과 반도체 칩(1) 간에 배치되고, 이에 따라 반도체 칩(1)의 주요면(1a)과 밀착하고 있다.In addition, the elastomer 3 is formed to a size that is within the frame of the reinforcing member 6, and is an insulating elastic member that supports the semiconductor chip 1, and also the tape substrate 4 and the semiconductor chip 1 ), And in close contact with the main surface 1a of the semiconductor chip 1.

여기서, 각 부재 각각의 상세 구조 및 재질에 관해서 설명한다.Here, the detailed structure and material of each member are demonstrated.

우선, 테이프 기판(4)에는 그 기재인 테이프 기재(4g)의 범프 전극 탑재측(이후, 이것을 표면측으로 하고, 또한 그 반대측의 칩 탑재측을 이면측이라 함)에 리드(4c)와 전기적으로 접속되며, 또한 범프 전극(2)을 탑재하는 복수의 범프 랜드(4f)가 설치되어 있다.First, the tape substrate 4 is electrically connected to the lead 4c on the bump electrode mounting side (hereinafter referred to as the front side and the chip mounting side on the opposite side is referred to as the back side) of the tape base material 4g as the base material. A plurality of bump lands 4f which are connected to and mount the bump electrodes 2 are provided.

또한, 테이프 기판(4)은 그 기재가 되는 테이프 기재(4g)가 폴리이미드 수지에 의해 형성되고, 도 2에 도시한 바와 같이, 이 테이프 기재(4g)의 표면측에 동박 등의 금속박으로 이루어지는 리드(4c)[범프 랜드(4f)를 포함함]가 형성되며, 또한 이 리드(4c)가 박막의 Au 도금층, Au/Ni 도금층 또는 Pd 도금층에 의해서 피복되어 있음과 함께, 상기 도금층을 포함하는 테이프 기재(4g)의 표면측이 솔더레지스트(4h) 등의 절연막에 의해서 피복되어 있다. 리드(4c)를 피복하는 상기 도금층은, 예를 들면, 두께 1.5㎛의 Au 양면 도금, 혹은 반도체 칩측과 범프 전극측에서 그 두께를 변화시킨 상기 도금층 등이다[일례로서, Au/Ni=3.0/0.5㎛(반도체 칩측), 0.3/0.5㎛ (범프 전극측)].In the tape substrate 4, the tape base material 4g serving as the base material is formed of a polyimide resin, and as shown in FIG. 2, the surface of the tape base material 4g is made of metal foil such as copper foil. A lead 4c (including a bump land 4f) is formed, and the lead 4c is covered with a thin Au plating layer, Au / Ni plating layer, or Pd plating layer, and includes the plating layer. The surface side of the tape base material 4g is covered with insulating films, such as soldering resist 4h. The plating layer covering the lead 4c is, for example, Au double-sided plating having a thickness of 1.5 µm or the plating layer whose thickness is changed on the semiconductor chip side and the bump electrode side [for example, Au / Ni = 3.0 / 0.5 µm (semiconductor chip side), 0.3 / 0.5 µm (bump electrode side)].

또, 이러한 테이프 기재(4g)의 표면측에 리드(4c)가 형성된 테이프 기판(4)의 배선 구조를 표면 배선 구조로 부른다. 도 2에 도시한 CSP(11)은 테이프 기판(4)이 표면 배선 구조이지만, 본 실시예 1의 CSP(11)에 있어서의 테이프 기판(4)은, 테이프 기재(4g)의 이면측에 리드(4c)가 형성되는 이면 배선 구조여도 좋다.Moreover, the wiring structure of the tape board | substrate 4 in which the lead 4c was formed in the surface side of such a tape base material 4g is called surface wiring structure. In the CSP 11 shown in Fig. 2, the tape substrate 4 has a surface wiring structure, but the tape substrate 4 in the CSP 11 of the first embodiment leads to the back side of the tape substrate 4g. The back wiring structure in which (4c) is formed may be sufficient.

이에 따라, 솔더 레지스트(4h)의 범프 랜드(4f)에 대응한 개소에 범프용 개구부(4d)가 형성되고, 이 범프용 개구부(4d)에 범프 전극(2)을 배치함으로써, 범프 랜드(4f)를 통해 범프 전극(2)과 리드(4c)가 전기적으로 접속된다.Thereby, bump opening part 4d is formed in the part corresponding to bump land 4f of soldering resist 4h, and bump land 4f is arrange | positioned at this bump opening part 4d, and bump land 4f is provided. The bump electrode 2 and the lead 4c are electrically connected to each other through.

또한, 탄성 중합체(3)는 다공질 부재이고, 골격층(3d)(코어층 혹은 기층 등이라고도 함)과 그 표리 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이다 (도 11 참조). 그 때, 골격층(3d)은, 예를 들면, 다공질 불소 수지 등에 의해서 형성되고, 또한 접착층(3e)은 에폭시 함침 다공질 불소 수지 등에 의해 형성되어 있다.In addition, the elastomer 3 is a porous member, and has a three-layer structure composed of a skeleton layer 3d (also referred to as a core layer or a base layer) and an adhesive layer 3e formed on both front and back sides thereof (see FIG. 11). At that time, the skeleton layer 3d is formed of, for example, a porous fluorine resin or the like, and the adhesive layer 3e is formed of an epoxy-impregnated porous fluorine resin or the like.

또, 탄성 중합체(3)의 골격층(3d)이 다공질 불소 수지에 의해서 형성됨으로써, 그 통기성이나 발수성을 향상할 수 있다.Moreover, when the skeleton layer 3d of the elastic polymer 3 is formed of a porous fluororesin, its air permeability and water repellency can be improved.

여기서, 다공질 불소 수지에 의해 형성되는 탄성 중합체(3)는 3차원적메쉬(mesh) 구조체에 의해 구성되고, 상기 3차원적 메쉬 구조체는 섬유형 화합물이 3차원적으로 얽혀서 형성된 부직포로 이루어진다.Here, the elastic polymer (3) formed by the porous fluororesin is composed of a three-dimensional mesh (mesh) structure, the three-dimensional mesh structure is made of a nonwoven fabric formed by three-dimensional entangled fibrous compound.

또한, 밀봉부(5)는 반도체 칩(1)의 전극 패드(1b) 및 이에 접속된 리드(4c)를 밀봉용 수지(9)(도 5 참조)에 의해서 수지 밀봉하고 형성한다.In addition, the sealing part 5 seals and forms the electrode pad 1b of the semiconductor chip 1 and the lead 4c connected to it with the resin 9 (refer FIG. 5) for sealing.

또한, 밀봉부(5)를 형성하는 밀봉재인 밀봉용 수지(9)는 비교적 점도가 높은 것이지만, 도포시의 포팅 노즐(10)(도 5 참조)의 이동 시간을 길게 하여 도포에 시간을 걸리게 하거나 밀봉용 수지(9)를 가열하는 등으로, 점도가 높은 밀봉용 수지(9)를 이용하는 것을 가능하게 한다.Moreover, although the sealing resin 9 which is the sealing material which forms the sealing part 5 is comparatively high in viscosity, it takes a long time to apply | coat by lengthening the movement time of the potting nozzle 10 (refer FIG. 5) at the time of application | coating, By heating the resin 9 for sealing etc., it becomes possible to use the resin 9 for sealing with high viscosity.

그 때, 밀봉용 수지(9)로서는 밀봉 경화시의 수축에 의한 잔류 응력을 작게 하기 위해서, 실리카를 함유한 수지를 이용하는 것이 바람직하다.In that case, it is preferable to use resin containing silica in order to reduce the residual stress by shrinkage at the time of sealing hardening as sealing resin 9.

또한, 범프 전극(2)의 재료는 예를 들면, Sn/Pb의 단계의 땜납이나 그 밖의 Sn/Ag, Sn/Ag/Cu, Sn/Ag/Bi/Cu, Sn/Ag/Bi, Sn/Bi/Cu 등의 땜납, 또는 Au 도금한 Ni 등이고, 그 직경은 0.3∼0.6㎜ 정도이다.In addition, the material of the bump electrode 2 is, for example, the solder of Sn / Pb step or other Sn / Ag, Sn / Ag / Cu, Sn / Ag / Bi / Cu, Sn / Ag / Bi, Sn / Solder, such as Bi / Cu or Ni plated Au, The diameter is about 0.3-0.6 mm.

다음에, 본 실시예 1의 CSP(11)의 실장 형태를 도 6, 도 7을 이용하여 설명한다.Next, the mounting form of the CSP 11 of the first embodiment will be described with reference to FIGS. 6 and 7.

도 6 및 도 7은 예를 들면, 메모리 카드 등의 카드 제품에 CSP(11)를 실장한 예를 나타내는 것이고, QFP(Quad Flat Package : 21) 등의 면 실장형 패키지와 함께 동일한 실장 기판(22)에 복수의 CSP(11)를 리플로우 실장한 것이다. 또, 실장 기판(22)은 예를 들면, 카드 기판 등이고, 그 편측 단부에는 외부 기기와 전기적으로 접속하는 복수의 외부 컨택트 리드(22a)가 설치되어 있다.6 and 7 show an example in which the CSP 11 is mounted on a card product such as a memory card, for example. The same mounting substrate 22 is used together with a surface mount type package such as a quad flat package (QFP) 21. In this example, a plurality of CSPs 11 are reflow mounted. The mounting substrate 22 is, for example, a card substrate or the like, and at one end thereof, a plurality of external contact leads 22a for electrically connecting with an external device are provided.

다음에, 도 1∼도 5를 이용하여 본 실시예 1에 의한 Fan-in/out형의 CSP(11 : 반도체 장치)의 제조 방법을 도 3에 도시한 프로세스 순서도에 따라서 설명한다.Next, a method of manufacturing a fan-in / out CSP (semiconductor device) according to the first embodiment will be described with reference to the process flow chart shown in FIG.

우선, 일면(본 실시예 1에서는 표면 배선 구조 위한 표면)에 리드(4c)를 갖고, 또한 리드(4c)의 일부를 배치하는 개구부(4e)가 형성된 도 4의 (a)에 도시한 표면 배선 구조의 테이프 기판(4)(유연한(flexible) 배선 기판이라고도 한다)을 준비한다.First, the surface wiring shown in Fig. 4A which has a lead 4c on one surface (a surface for surface wiring structure in the first embodiment) and an opening 4e for arranging a part of the lead 4c is formed. A tape substrate 4 (also called a flexible wiring board) having a structure is prepared.

여기서, 테이프 기판(4)에 형성된 복수의 리드(4c)는 장방형의 개구부(4e)의 폭 방향에 대해 각각 개구부(4e)를 걸쳐 형성되어 있다.Here, the some lead 4c formed in the tape board | substrate 4 is formed over the opening part 4e with respect to the width direction of the rectangular opening part 4e, respectively.

또한, 테이프 기판(4)은 그 기재가 되는 테이프 기재(4g)의 표면측에 동박 등의 금속박으로 이루어지는 리드(4c)가 형성됨과 함께, 이 리드(4c)가 박막의 Au 도금층, Au/Ni 도금층 또는 Pd 도금층에 의해서 피복되며, 또한 상기 도금층을 포함하는 테이프 기재(4g)의 표면측이 솔더 레지스트(4h) 등의 절연막에 의해 피복되어 있는 것이다.Moreover, the lead 4c which consists of metal foil, such as copper foil, is formed in the tape substrate 4 on the surface side of the tape base material 4g used as the base material, and this lead 4c is a thin Au plating layer and Au / Ni. It is coat | covered with a plating layer or a Pd plating layer, and the surface side of the tape base material 4g containing the said plating layer is coat | covered with insulating films, such as soldering resist 4h.

또한, CSP(11)에 이용되는 테이프 기판(4)은 그 테이프 기재(4g)가, 예를 들면, 폴리이미드 수지에 의해서 형성된 것이다.In the tape substrate 4 used for the CSP 11, the tape base material 4g is formed of, for example, a polyimide resin.

한편, 테이프 기판(4)의 개구부(4e)와 거의 동일 형상의 개구부(3c)가 형성된 다공질의 탄성 중합체(3)를 준비한다.On the other hand, the porous elastic polymer 3 in which the opening part 3c of substantially the same shape as the opening part 4e of the tape board | substrate 4 is formed is prepared.

또한, 반도체 칩(1)의 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하는 프레임형의 보강 부재(6)를 준비한다.In addition, a frame-shaped reinforcing member 6 for reinforcing the support by the tape substrate 4 of the bump electrode 2 disposed outside the semiconductor chip 1 is prepared.

또, 본 실시예의 CSP(11)에 이용되는 보강 부재(6)는 예를 들면, 폴리이미드수지에 의해서 형성된 것이지만, 폴리이미드 수지 이외의 알루미늄(Al) 또는 구리(Cu) 등의 금속재, 혹은 이것에 Ni, Sn 등으로 부식 방지 도금 처리를 실시한 부재에 의해 형성되어 있어도 좋다.The reinforcing member 6 used for the CSP 11 of the present embodiment is formed of, for example, a polyimide resin, but may be formed of a metal material such as aluminum (Al) or copper (Cu) other than the polyimide resin, or the like. It may be formed by the member which performed the anti-corrosion plating process by Ni, Sn, etc. in the

또한, 보강 부재(6)가 폴리이미드 수지에 의해 형성되어 있는 경우, 보강 부재(6)의 폴리이미드 수지와 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100㎛ 이상이며, 바람직하게는 100∼175㎛로 형성된 테이프 기판(4)과 보강 부재(6)를 이용하여도 좋다.In addition, when the reinforcement member 6 is formed of polyimide resin, the sum total of the thickness of the polyimide resin of the reinforcement member 6 and the polyimide resin of the tape base material 4g is 100 micrometers or more, Preferably it is The tape substrate 4 and the reinforcing member 6 formed at 100-175 micrometers may be used.

그 후, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합한다.Thereafter, the tape substrate 4 and the elastomer 3 are bonded to each other by aligning the position of the opening 4e of the tape substrate 4 with the opening 4e of the elastomer 3.

여기서는 도 3의 단계 S1에 도시한 탄성 중합체 접합을 행한다.Here, the elastomer bonding shown in step S1 of FIG. 3 is performed.

즉, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)에 접착층(8)을 통해 탄성 중합체(3)를 접착하여, 도 4의 (b)에 도시한 상태로 한다.That is, the elastomer 3 is adhered to the tape substrate 4 through the adhesive layer 8 by matching the position of the opening 4e of the tape substrate 4 with the opening 4e of the elastomer 3, and FIG. 4. The state shown in (b) of FIG.

그 후, 탄성 중합체(3)의 외측 주위에 프레임형의 보강 부재(6)를 배치하여 테이프 기판(4)과 보강 부재(6)를 접착층(8)을 통해 접합한다.Thereafter, a frame-shaped reinforcing member 6 is disposed around the outer side of the elastomer 3 to bond the tape substrate 4 and the reinforcing member 6 through the adhesive layer 8.

즉, 단계 S2에 도시한 보강 부재 접합을 행하여 테이프 기판(4)의 기판 돌출부(4b)에 프레임형의 보강 부재(6)를 접착한다.That is, the reinforcement member bonding shown in step S2 is performed, and the frame-shaped reinforcement member 6 is adhere | attached to the board | substrate protrusion part 4b of the tape substrate 4.

이에 따라, 도 4의 (c)에 도시한 바와 같이, 프레임형의 보강 부재(6)의 프레임 내에 탄성 중합체(3)가 배치된 상태가 된다.As a result, as shown in FIG. 4C, the elastomer 3 is arranged in the frame of the frame-shaped reinforcing member 6.

또, 보강 부재(6)의 테이프 기판(4)에의 접합은 탄성 중합체(3)의 접합과 거의 동시에 행하여도 좋고, 또는 탄성 중합체(3)의 접착 전에 행하여도 좋다.In addition, the bonding of the reinforcing member 6 to the tape substrate 4 may be performed at substantially the same time as the bonding of the elastomer 3, or may be performed before the bonding of the elastomer 3.

즉, 도 3에 도시한 단계 S1과 단계 S2의 순서를 반대로 하여, 탄성 중합체(3)을 접착하기 전에 우선, 테이프 기판(4)과 보강 부재(6)를 접착층(8)을 통해 접합하고, 그 후 프레임형의 보강 부재(6)의 내측에 탄성 중합체(3)를 배치하여 각각의 개구부(4e, 3c)의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합하여도 좋다.That is, in reverse order of step S1 and step S2 shown in Fig. 3, before adhering the elastomer 3, the tape substrate 4 and the reinforcing member 6 are first bonded through the adhesive layer 8, Thereafter, the elastomer 3 may be disposed inside the frame-shaped reinforcing member 6 to bond the tape substrate 4 and the elastomer 3 to each other at the positions of the openings 4e and 3c.

그 후, 단계 S3에 도시한 칩 접합을 행한다.Thereafter, the chip bonding shown in step S3 is performed.

즉, 프레임형의 보강 부재(6)의 프레임 내에 반도체 칩(1)을 배치하여 반도체 칩(1)의 주요면(1a)의 복수의 전극 패드(1b)를 2개의 개구부(3c, 4e)에 노출시킨 상태로 반도체 칩(1)의 주요면(1a)과 탄성 중합체(3)를 접착층(3e)(도 11 참조)을 통해 접합한다.That is, the semiconductor chip 1 is arrange | positioned in the frame of the frame-shaped reinforcement member 6, and the several electrode pad 1b of the main surface 1a of the semiconductor chip 1 is connected to the two opening parts 3c and 4e. In the exposed state, the main surface 1a of the semiconductor chip 1 and the elastomer 3 are bonded through the adhesive layer 3e (see FIG. 11).

이에 따라, 도 4의 (d)에 도시한 바와 같이, 반도체 칩(1)의 외측 주위에 프레임형의 보강 부재(6)가 배치되어 반도체 칩(1)이 탄성 중합체(3)에 접착된 상태가 된다.Accordingly, as shown in FIG. 4D, a frame-shaped reinforcing member 6 is disposed around the outer side of the semiconductor chip 1 so that the semiconductor chip 1 is bonded to the elastomer 3. Becomes

그 후, 단계 S4에 도시한 리드 접합을 행한다.Thereafter, the lead bonding shown in step S4 is performed.

즉, 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 개구부(4e)에 배치된 리드(4c)를 접속한다.That is, the electrode pad 1b of the semiconductor chip 1 and the lead 4c disposed in the opening 4e of the tape substrate 4 corresponding thereto are connected.

여기서는 도 5의 (a)에 도시한 바와 같이, 테이프 기판(4)의 개구부(4e)를 상측을 향하여 배치하고, 본딩 툴(7)을 이용한 싱글 포인트의 내측 리드 본딩에 의해 리드(4c)를 전극 패드(1b)에 접속한다.In this case, as shown in FIG. 5A, the opening 4e of the tape substrate 4 is disposed upward, and the lead 4c is formed by single point inner lead bonding using the bonding tool 7. It is connected to the electrode pad 1b.

그 때, 우선 본딩 툴(7)을 개구부(4e)의 소정의 리드(4c) 상에 배치하고, 거기로부터 본딩 툴(7)을 하강시켜 리드(4c)에 본딩 툴(7)을 꽉 눌러 하중을 인가하고, 이 하중에 의해 리드(4c)를 절단한다.At that time, first, the bonding tool 7 is disposed on the predetermined lead 4c of the opening 4e, the bonding tool 7 is lowered therefrom, and the bonding tool 7 is pressed against the lid 4c to load it. Is applied, and the lead 4c is cut by this load.

또한, 본딩 툴(7)의 연속 동작에 의해, 절단 후의 리드(4c)를 반도체 칩(1)의 전극 패드(1b)에 꽉 눌러, 열 압착(초음파 병용이어도 좋다) 등에 의해서 리드(4c)와 전극 패드(1b)를 접속한다.In addition, by the continuous operation of the bonding tool 7, the cut lead 4c is pressed firmly against the electrode pad 1b of the semiconductor chip 1, and the lead 4c and the like are formed by thermocompression bonding (may be combined with an ultrasonic wave). The electrode pad 1b is connected.

이 본딩 툴(7)의 동작을 각 리드(4c)에 대해 반복하여 행하고, 각각의 전극 패드(1b)와 이에 대응하는 리드(4c)를 접속한다.The operation of the bonding tool 7 is repeated for each lead 4c, and the respective electrode pads 1b and the corresponding leads 4c are connected.

그 후, 단계 S5에 도시한 밀봉을 행한다.After that, the sealing shown in step S5 is performed.

즉, 반도체 칩(1)의 전극 패드(1b)와 이에 접속되거나 리드(4c)를 수지 밀봉하여 도 2에 도시한 밀봉부(5)를 형성한다.That is, the sealing pad 5 shown in Fig. 2 is formed by resin sealing the electrode pad 1b of the semiconductor chip 1 and the lead 4c connected thereto.

여기서는 도 5의 (b)에 도시한 바와 같이, 포팅 방법에 의해 테이프 기판(4)의 개구부(4e)에 대해 포팅 노즐(10)로부터 밀봉재인 밀봉용 수지(9)를 적하하고, 이것에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 테이프 기판(4)의 리드(4c)를 수지 밀봉한다.Here, as shown in FIG.5 (b), the sealing resin 9 which is a sealing material is dripped from the potting nozzle 10 with respect to the opening part 4e of the tape substrate 4 by a potting method, and thereby The electrode pad 1b of the semiconductor chip 1 and the lead 4c of the tape substrate 4 connected thereto are resin-sealed.

계속해서, 소정 시간 경과시켜, 이것에 의해서 밀봉용 수지(9)를 경화시켜 밀봉부(5)를 형성한다.Subsequently, a predetermined time is elapsed, the sealing resin 9 is cured thereby to form the sealing portion 5.

그 후, 단계 S6에 도시한 범프 탑재를 행한다.Thereafter, bump mounting shown in step S6 is performed.

즉, 테이프 기판(4)의 일면(표면)의 리드(4c)와 접속하는 범프 랜드(4f) 상에 외부 단자인 범프 전극(2)을 형성한다.That is, the bump electrode 2 which is an external terminal is formed on the bump land 4f connected to the lead 4c of one surface (surface) of the tape substrate 4.

그 때, 우선 테이프 기판(4)의 솔더 레지스트(4h)의 범프용 개구부(4d)에, 도 5의 (c)에 도시한 바와 같이, 땜납 볼(23)을 공급하고, 그 후 리플로우를 행하여, 도 2에 도시한 바와 같이, 각 범프 랜드(4f) 상에 범프 전극(2)을 형성한다.At that time, first, as shown in FIG. 5C, the solder balls 23 are supplied to the bump openings 4d of the solder resist 4h of the tape substrate 4, and then the reflow is performed. 2, bump electrodes 2 are formed on each bump land 4f.

계속해서, 단계 S7에 도시한 마킹을 행한다.Subsequently, the marking shown in step S7 is performed.

예를 들면, 보강 부재(6)등에 제품의 모델 번호 등의 마크를 붙인다.For example, a mark such as a model number of a product is attached to the reinforcing member 6 or the like.

그 후, 단계 S8에 도시한 개별 절단을 행한다.After that, the individual cutting shown in step S8 is performed.

즉, 절단형 등을 이용하여 테이프 기판(4)을 소정 개소에서 절단하고, 이에 따라 개별화를 행하여 원하는 사이즈의 CSP(11)를 취득한다.That is, the tape substrate 4 is cut | disconnected in a predetermined location using a cutting type | mold, etc., and it individualizes by this and acquires the CSP 11 of a desired size.

그 후, 단계 S9에 도시한 검사를 행하여 CSP(11)가 완성된다.Thereafter, the inspection shown in step S9 is performed to complete the CSP 11.

이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강 부재(6)에 의해 보강한 Fan-in/out형의 CSP(11)를 취득할 수 있다.Thereby, the fan-in / out CSP 11 which acquired the support by the tape board 4 of the bump electrode 2 arrange | positioned outside the semiconductor chip 1 by the reinforcement member 6 is acquired. can do.

본 실시예 1의 Fan-in/out형의 CSP(11) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.According to the fan-in / out CSP 11 of the first embodiment and the method of manufacturing the same, the following effects are obtained.

즉, 반도체 칩(1)의 외측에 배치되는 보강 부재(6)가 설치됨으로써, 칩 외측의 범프 전극(2)의 테이프 기판에 의한 지지가 보강 부재(6)에 의해서 보강되기 때문에, 칩 외측의 복수의 범프 전극(2)의 지지를 확실하게 행할 수 있다.That is, since the reinforcement member 6 arrange | positioned at the outer side of the semiconductor chip 1 is provided, since the support by the tape board | substrate of the bump electrode 2 of a chip outer side is reinforced by the reinforcement member 6, A plurality of bump electrodes 2 can be supported reliably.

또한, 반도체 칩(1)의 주요면(1a) 상에 다공질의 탄성 중합체(3)가 배치됨으로써, 범프 전극 형성시의 리플로우 혹은 CSP(11) 실장시의 리플로우에 있어서 탄성 중합체(3) 중에 보이드가 형성되지 않은 것과, 밀봉부(5)에서 발생하는 증기를효율적으로 외부에 방출 가능하게 됨으로써, 리플로우 크랙(crack) 즉, CSP 실장 문제점의 발생을 막는 것이 가능하게 된다.In addition, the porous elastomer 3 is disposed on the main surface 1a of the semiconductor chip 1, so that the elastomer 3 can be subjected to reflow at the time of forming the bump electrode or reflow at the time of mounting the CSP 11. Since voids are not formed in the air and vapor generated in the sealing portion 5 can be efficiently discharged to the outside, it is possible to prevent the occurrence of a reflow crack, that is, a CSP mounting problem.

따라서, 내리플로우성이 우수한 Fan-in/out형의 CSP(11)로 할 수 있다.Therefore, it can be set as the fan-in / out CSP 11 excellent in reflow property.

또한, 탄성 중합체(3)의 다공질 불소 수지의 불소가 갖는 발수성에 의해 CSP(11) 내에의 수분의 진입을 막는 수 있고, 이에 따라, Fan-in/out형의 CSP(11)의 전기적 특성의 열화를 저감할 수 있다.In addition, the water repellency of the porous fluorine resin of the elastomer 3 can prevent water from entering the CSP 11, thereby reducing the electrical properties of the fan-in / out type CSP 11. Deterioration can be reduced.

그 결과, 내리플로우성이 우수하여 신뢰성을 향상시킴과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(11)를 실현할 수 있다.As a result, it is possible to realize a fan-in / out type CSP 11 capable of reliably supporting a plurality of bump electrodes 2 on the outside of the chip while improving reliability by excellent reflow property.

또한, 본 실시예 1의 Fan-in/out형의 CSP(11)에 있어서, 폴리이미드 수지로 이루어지는 보강 부재(6)의 두께와, 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 보강 부재(6)에 의한 테이프 기판(4)의 보강과 맞춰 테이프 기판(4) 자신의 강성도 높일 수 있다.In addition, in the fan-in / out CSP 11 of the first embodiment, the thickness of the reinforcing member 6 made of polyimide resin and the polyimide resin of the tape base material 4g of the tape substrate 4 By setting the total thickness to be 100 to 175 µm, the rigidity of the tape substrate 4 itself can also be increased in accordance with the reinforcement of the tape substrate 4 by the reinforcing member 6.

그 결과, 테이프 기판(4)에 의한 칩 외측의 범프 전극(2)의 지지를 또한 확실하게 행할 수 있다.As a result, support of the bump electrode 2 outside the chip | tip by the tape substrate 4 can be reliably performed further.

또한, 본 실시예 1의 Fan-in/out형의 CSP(11)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있기 때문에, 테이프 기재(4g)에 범프용 개구부(4d)를 형성하지 않고서 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있다.In the fan-in / out CSP 11 of the first embodiment, since the tape substrate 4 having the surface wiring structure is used, the bump opening 4d is not formed in the tape base material 4g. A bump opening 4d can be formed in the solder resist 4h.

따라서, 테이프 기재(4g)를 두껍게 형성할 수 있기 때문에, 테이프 기판(4)에 있어서의 반도체 칩(1)의 외측에 돌출한 개소 즉 기판 돌출부(4b)의 강도를 높일 수 있다.Therefore, since the tape base material 4g can be formed thick, the intensity | strength of the part which protruded outside the semiconductor chip 1 in the tape substrate 4, ie, the board | substrate protrusion part 4b, can be raised.

이에 따라, 보강 부재(6)를 이용하는 것과 맞춰 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있어, 그 결과 Fan-in/out형의 CSP(11)의 신뢰성을 높일 수 있다.Thereby, support of the bump electrode 2 arrange | positioned outside a chip | tip can be reinforced with the use of the reinforcement member 6, As a result, the reliability of the fan-in / out type CSP 11 can be improved.

또한, Fan-in/out형의 CSP(11)에 있어서 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있기 때문에, 소형 또는 박형화를 도모한 CSP(11)를 휴대용 소형·박형 전자 기기, 예를 들면 휴대 전화 등에도 실장할 수 있다.In addition, in the fan-in / out type CSP 11, since the support of the bump electrode 2 disposed outside the chip can be reinforced, the portable small sized and thin type electronic CSP 11 can be miniaturized. It can also be mounted on a device such as a mobile phone.

다음에, 본 실시예 1의 CSP(11)에 대한 변형예인 CSP(12)(도 8및 도 9 참조)의 구조에 관해서 설명한다.Next, the structure of the CSP 12 (see Figs. 8 and 9), which is a modification of the CSP 11 of the first embodiment, will be described.

즉, CSP(11)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 8 및 도 9에 도시한 CSP(12)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 배트 배열인 것이다.That is, while the CSP 11 is the center pad array of the electrode pads 1b of the semiconductor chip 1, the CSP 12 illustrated in FIGS. 8 and 9 is the electrode pad (of the semiconductor chip 1). The arrangement of 1b) is an outer periphery bat arrangement.

본 실시예 1의 변형예인 CSP(12)에서는 도 8에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열되어 주요면(1a)의 외주부에 대향하여 배치되어 있다.In the CSP 12 which is a modification of the first embodiment, as shown in FIG. 8, the electrode pad 1b of the semiconductor chip 1 is disposed on a pair of sides facing the main surface 1a of the semiconductor chip 1. Therefore, it is arrange | positioned substantially parallel to this side, and is arrange | positioned facing the outer peripheral part of the main surface 1a.

도 9는 도 8의 CSP(12)의 B-B선에 따르는 단면을 나타낸 도면이다.9 is a cross-sectional view taken along line B-B of the CSP 12 of FIG.

따라서, 도 8, 도 9에 도시한 변형예인 CSP(12)는 도 1, 도 2에 도시한 CSP(11)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.Therefore, in the CSP 12, which is the modification shown in Figs. 8 and 9, the arrangement of the electrode pads 1b of the semiconductor chip 1 in the CSP 11 shown in Figs. It is replaced by the outer bat array.

또, CSP(12)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되며, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.In addition, in the CSP 12, the electrode pads 1b are arranged to face the outer peripheral portion of the main surface 1a along a pair of sides facing the main surface 1a of the semiconductor chip 1, so that the tape The board | substrate 4 is provided with two elongate opening part 4e which exposes the electrode pad 1b of each row, and the area | region between two opening parts 4e becomes the board | substrate main-body part 4a, and each The area outside the opening 4e becomes the substrate protrusion 4b.

또한, 다공질의 탄성 중합체(3)는 도 9에 도시한 바와 같이, 대향하는 전극 패드(1b)군 간에 배치되기 때문에, 그 양 외측에 전극 패드(1b)군을 배치할 수 있고, 따라서 CSP(12)의 탄성 중합체(3)에는 CSP(11)에 도시한 바와 같은 개구부(3c)는 형성되어 있지 않다.In addition, since the porous elastomer 3 is arranged between the opposing electrode pad 1b groups as shown in Fig. 9, the electrode pad 1b groups can be arranged on both outer sides thereof, and thus CSP ( The opening 3c as shown in the CSP 11 is not formed in the elastomer 3 of 12).

또, CSP(12)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 대해서는 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since it is the same as that of the CSP 11 about the structure other than the arrangement of the electrode pad 1b in the CSP 12, the duplication description is abbreviate | omitted.

또한, CSP(12)의 제조 방법과, CSP(12)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the operation effect obtained by the manufacturing method of the CSP 12 and the manufacturing method of the CSP 12 is also the same as that of the CSP 11, the duplication description is abbreviate | omitted.

(실시예 2)(Example 2)

도 10은 본 발명의 실시예 2에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 11은 도 10에 도시한 반도체 장치의 C-C선에 따르는 단면도, 도 12는 도 10에 도시한 반도체 장치의 제조 순서의 일례를 나타내는 프로세스 순서도이다. 도 13은 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 13의 (a)는 테이프 기판을 나타내는 사시도, 도 13의 (b)는 탄성 구조체 부착 상태를 나타내는사시도, 도 13의 (c)는 칩 접착 상태를 나타내는 사시도이다. 도 14는 도 10에 도시한 반도체 장치의 제조 방법에 있어서의 각 단계마다의 구조를 나타내는 도면으로, 도 14의 (a)는 리드 접합 상태를 나타내는 사시도, 도 14의 (b)는 밀봉 상태를 나타내는 사시도, 도 14의 (c)는 범프 전극 탑재 상태를 나타내는 사시도이다. 도 15는 도 10에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도이고, 도 16은 도 15에 도시한 반도체 장치의 D-D선에 따르는 단면도이다.Fig. 10 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a second embodiment of the invention through a sealing portion, and Fig. 11 is along the CC line of the semiconductor device shown in Fig. 10. 12 is a process flowchart showing an example of a manufacturing procedure of the semiconductor device shown in FIG. 10. FIG. 13 is a view showing the structure for each step in the method of manufacturing the semiconductor device shown in FIG. 10. FIG. 13A is a perspective view showing a tape substrate, and FIG. 13B is an elastic structure attachment state. (C) is a perspective view which shows the chip bonding state. FIG. 14 is a view showing the structure of each step in the method of manufacturing the semiconductor device shown in FIG. 10, FIG. 14A is a perspective view showing a lead bonding state, and FIG. 14B is a sealed state. Fig. 14C is a perspective view showing a bump electrode mounting state. FIG. 15 is a plan view showing a structure of a modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 10 through a sealing portion, and FIG. 16 is a cross-sectional view along the DD line of the semiconductor device shown in FIG. .

본 실시예 2의 CSP(13 : 반도체 장치)는 도 1에 도시한 실시예 1의 CSP(11)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 2의 CSP(13)에 있어서의 실시예 1의 CSP(11)에 대해서의 변경 개소는 보강 부재(6)를 설치하지 않고서 탄성 중합체(3)가 갖는 골격층(3d)을 폴리이미드 수지에 의해 형성하고, 이와 함께 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 폴리이미드 수지의 합계의 두께를 규정하여 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강한다.The CSP 13 (semiconductor device) of the second embodiment is a fan-in / out type of center pad array similarly to the CSP 11 of the first embodiment shown in FIG. Therefore, the change point with respect to the CSP 11 of Example 1 in the CSP 13 of this Example 2 is provided with the skeleton layer 3d which the elastomer 3 has, without providing the reinforcing member 6. Tape substrate of bump electrode 2 which is formed of polyimide resin and is arranged outside the chip by defining the thickness of the total of polyimide resin with polyimide resin of tape substrate 4g of tape substrate 4 together with this Reinforce the support according to (4).

따라서, 탄성 중합체(3)는 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(탄성 구조체 본체부 : 3a)와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(탄성 구조체 보강부 : 3b)를 포함한다.Therefore, the elastomer 3 is composed of an elastomer main body portion (elastic structure main body portion 3a) disposed on the main surface 1a of the semiconductor chip 1 and an outer side of the main surface 1a of the semiconductor chip 1. An elastomeric reinforcement (elastic structure reinforcement: 3b) extending to the reinforcement.

이에 따라, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강한다.Thereby, the elastomer main body part 3a corresponds to the board | substrate main body part 4a arrange | positioned on the main surface 1a of the semiconductor chip 1 of the tape board | substrate 4, and the semiconductor chip 1 of the semiconductor chip 1 An elastomeric reinforcement 3b is correspondingly disposed on the substrate protrusion 4b extending from the main surface 1a, and as a result, the tape substrate 4 of the bump electrode 2 arranged outside the semiconductor chip 1 is provided. ) Is reinforced according to the tape base material 4g of the tape substrate 4 and the elastomer reinforcement part 3b of the elastomer 3.

또, CSP(13)에서는 탄성 중합체(3)의 골격층(3d) 및 테이프 기판(4)의 테이프 기재(4g)가 폴리이미드 수지에 의해서 형성되어 있고, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께를 50∼125㎛(일례로서, 50㎛, 75㎛ 또는 125㎛)로 형성하고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께를 약 50㎛로 형성하고, 이에 따라, 탄성 중합체(3)의 골격층(3d)의 폴리이미드 수지와 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계를 100∼175㎛로 한다.Moreover, in the CSP 13, the skeleton layer 3d of the elastomer 3 and the tape base material 4g of the tape substrate 4 are formed of polyimide resin, for example, the skeleton of the elastomer 3 The thickness of the layer 3d is formed to be 50 to 125 µm (for example, 50 µm, 75 µm or 125 µm), while the thickness of the tape base material 4g of the tape substrate 4 is formed to about 50 µm, Thereby, the sum total of the thickness of the polyimide resin of the skeleton layer 3d of the elastic polymer 3, and the polyimide resin of the tape base material 4g of the tape board | substrate 4 shall be 100-175 micrometers.

이 양자의 폴리이미드 수지 두께에 의해, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지의 강도를 높일 수 있다.As a result of these polyimide resin thicknesses, the strength of the support by the tape substrate 4 of the bump electrodes 2 arranged outside the semiconductor chip 1 can be increased as a result.

또, CSP(13)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.Moreover, since the wiring structure of the tape substrate 4 in the CSP 13 needs to form the thickness of the polyimide resin of the tape base material 4g thick, it is a surface wiring structure.

즉, 테이프 기재(4g)의 표면[탄성 중합체(3)와의 접합측과 반대측 면]측에 동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있기 때문에, 테이프 기재(4g)를 두껍게 형성할 수 있다.That is, the bump opening part 4d is formed in the soldering resist 4h by having the surface wiring structure in which the lead 4c which consists of copper foil was formed in the surface (surface opposite to the bonding side with the elastic polymer 3) side of the tape base material 4g. ), The tape base material 4g can be formed thick.

따라서, CSP(13)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있다.Therefore, in the CSP 13, the tape substrate 4 of the surface wiring structure is used.

또, 본 실시예 2의 CSP(13)에 있어서의 그 밖의 구조에 관해서는 실시예 1에서 설명한 CSP(11)와 마찬가지이기 때문에 그 중복 설명은 생략한다.The rest of the structure of the CSP 13 of the second embodiment is the same as that of the CSP 11 described in the first embodiment, and the description thereof will be omitted.

다음에, 도 10∼도 14를 이용하여 본 실시예 2에 의한 Fan-in/out형의 CSP(13 : 반도체 장치)의 제조 방법을 도 12에 도시한 프로세스 순서도에 따라서 설명한다.Next, the manufacturing method of the fan-in / out CSP (semiconductor device) 13 of this Embodiment 2 is demonstrated using FIG. 12 according to the process flowchart shown in FIG.

우선, 실시예 1시와 마찬가지로 일면(표면)에 리드(4c)를 지니고, 또한 리드 4c의 일부를 배치하는 개구부(4e)가 형성된 도 13의 (a)에 도시한 표면 배선 구조의 테이프 기판(4)(유연한 배선 기판이라고도 한다)을 준비한다.First, as in the first embodiment, the tape substrate having the surface wiring structure shown in Fig. 13A having a lead 4c on one surface (surface) and having an opening 4e for arranging a part of the lead 4c ( 4) (also called a flexible wiring board) is prepared.

여기서, 테이프 기판(4)에 형성된 복수의 리드(4c)는 장방형의 개구부(4e)의 폭 방향에 대하여 각각 개구부(4e)를 걸쳐 형성되어 있다.Here, the some lead 4c formed in the tape board | substrate 4 is formed over the opening part 4e with respect to the width direction of the rectangular opening part 4e, respectively.

또한, CSP(13)에 이용되는 테이프 기판(4)은 그 테이프 기재(4g)가, 예를 들면, 폴리이미드 수지에 의해서 형성된 것이고, 또한 그 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조이다.In the tape substrate 4 used for the CSP 13, the tape base material 4g is formed of, for example, a polyimide resin, and the wiring structure is formed of the polyimide resin of the tape base material 4g. Since it is necessary to form thickness thickly, it is a surface wiring structure.

한편, 테이프 기판(4)의 개구부(4e)와 거의 동일 형상의 개구부(3c)가 형성됨과 함께, 탄성 중합체 본체부(3a)와 탄성 중합체 보강부(3b)로 이루어지고, 또한 그 골격층(3d)이 폴리이미드 수지에 의해서 형성된 탄성 중합체(3)를 준비한다.On the other hand, while the opening part 3c of substantially the same shape as the opening part 4e of the tape board | substrate 4 is formed, it consists of the elastomer main-body part 3a and the elastomeric reinforcement part 3b, and its skeleton layer ( 3d) prepares the elastomer 3 formed of this polyimide resin.

그 때, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께는 50∼125㎛로 형성되고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께는 약 50㎛로 형성되어, 이에 따라, 탄성 중합체(3)의 골격층(3d)의 폴리이미드 수지와 테이프 기판(4)의 테이프 기재(4g)의 폴리이미드 수지와의 두께의 합계가 100∼175㎛로 된 테이프 기판(4)및 탄성 중합체(3)를 이용한다.At that time, for example, the thickness of the skeleton layer 3d of the elastomer 3 is 50 to 125 µm, while the thickness of the tape base material 4g of the tape substrate 4 is formed to about 50 µm, Thereby, the tape substrate 4 whose sum total of the thickness of the polyimide resin of the skeleton layer 3d of the elastic polymer 3, and the polyimide resin of the tape base material 4g of the tape substrate 4 was 100-175 micrometers. ) And an elastomer (3).

그 후, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)과 탄성 중합체(3)를 접합한다.Thereafter, the tape substrate 4 and the elastomer 3 are bonded to each other by aligning the position of the opening 4e of the tape substrate 4 with the opening 4e of the elastomer 3.

여기서는, 도 12의 단계 S1에 도시한 탄성 중합체 접합을 행한다.Here, the elastomer bonding shown in step S1 of FIG. 12 is performed.

즉, 테이프 기판(4)의 개구부(4e)와 탄성 중합체(3)의 개구부(4e)와의 위치를 맞춰 테이프 기판(4)에 접착층(3e)을 통해 탄성 중합체(3)를 접착하여, 도 13의 (b)에 도시한 상태로 한다.That is, the elastomer 3 is adhered to the tape substrate 4 via the adhesive layer 3e by matching the position of the opening 4e of the tape substrate 4 with the opening 4e of the elastomer 3, and FIG. 13. The state shown in (b) of FIG.

그 후, 단계 S2에 도시한 칩 접합을 행한다.After that, the chip bonding shown in step S2 is performed.

즉, 반도체 칩(1)의 주요면(1a)의 복수의 전극 패드(1b)를 2개의 개구부(3c, 4e)에 노출시킨 상태에서 반도체 칩(1)의 주요면(1a)과 탄성 중합체(3)를 접착층(3e)을 통해 접합한다.That is, the main surface 1a of the semiconductor chip 1 and the elastic polymer (with the plurality of electrode pads 1b of the main surface 1a of the semiconductor chip 1 exposed to the two openings 3c and 4e). 3) is bonded through the adhesive layer 3e.

이에 따라, 도 11, 도 13의 (c)에 도시한 바와 같이, 반도체 칩(1)의 외측에 기판 돌출부(4b)와 탄성 중합체 보강부(3b)를 연장시켜 반도체 칩(1)을 탄성 중합체(3)에 접착한 상태로 한다.Accordingly, as shown in FIGS. 11 and 13C, the substrate protrusion 4b and the elastomeric reinforcement 3b are extended outside the semiconductor chip 1 so that the semiconductor chip 1 is made of an elastomer. It is made to adhere to (3).

그 후, 단계 S3에 도시한 리드 접합을 행한다.Thereafter, the lead bonding shown in step S3 is performed.

즉, 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 개구부(4e)에 배치된 리드(4c)를 접속한다.That is, the electrode pad 1b of the semiconductor chip 1 and the lead 4c disposed in the opening 4e of the tape substrate 4 corresponding thereto are connected.

여기서는, 도 14의 (a)에 도시한 바와 같이, 테이프 기판(4)의 개구부(4e)를 상측을 향하여 배치하고, 본딩 툴(7)을 이용한 싱글 포인트의 내측 리드 본딩에 의해 리드(4c)를 전극 패드(1b)에 접속한다.Here, as shown in FIG. 14A, the opening 4e of the tape substrate 4 is disposed upward, and the lead 4c is formed by the single point inner lead bonding using the bonding tool 7. Is connected to the electrode pad 1b.

그 때, 실시예 1과 마찬가지로, 본딩 툴(7)을 개구부(4e)의 소정의 리드(4c) 상에 배치하고, 거기로부터 본딩 툴(7)을 하강시켜 리드(4c)에 본딩 툴(7)을 꽉 눌러 하중을 인가하고, 이 하중에 의해서 리드(4c)를 절단한다.At that time, similarly to the first embodiment, the bonding tool 7 is disposed on the predetermined lead 4c of the opening 4e, the bonding tool 7 is lowered therefrom, and the bonding tool 7 is attached to the lead 4c. ) Is pressed to apply a load, and the lead 4c is cut by this load.

또한, 본딩 툴(7)의 연속 동작에 의해, 절단 후의 리드(4c)를 반도체 칩(1)의 전극 패드(1b)에 꽉 눌러 부쳐, 열 압착(초음파 병용이어도 좋다) 등에 의해서 리드(4c)와 전극 패드(1b)를 접속한다.In addition, the lead 4c after cutting is pressed against the electrode pad 1b of the semiconductor chip 1 by the continuous operation of the bonding tool 7, and the lead 4c is formed by thermocompression bonding (may be combined with an ultrasonic wave). And the electrode pad 1b are connected.

이 본딩 툴(7)의 동작을 각 리드(4c)에 대해 반복하여 행하고, 각각의 전극 패드(1b)와 이에 대응하는 리드(4c)를 접속한다.The operation of the bonding tool 7 is repeated for each lead 4c, and the respective electrode pads 1b and the corresponding leads 4c are connected.

그 후, 단계 S4에 도시한 밀봉을 행한다.Thereafter, sealing shown in step S4 is performed.

즉, 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 리드(4c)를 수지 밀봉하여 도 11에 도시한 밀봉부(5)를 형성한다.That is, the sealing pad 5 shown in FIG. 11 is formed by resin-sealing the electrode pad 1b of the semiconductor chip 1 and the lead 4c connected thereto.

여기서는, 도 14의 (b)에 도시한 바와 같이, 포팅 방법에 의해서 테이프 기판(4)의 개구부(4e)에 대해 포팅 노즐(10)로부터 밀봉재인 밀봉용 수지(9)를 적하하고, 이에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 테이프 기판(4)의 리드(4c)를 수지 밀봉한다.Here, as shown in FIG.14 (b), the sealing resin 9 which is a sealing material is dripped from the potting nozzle 10 with respect to the opening part 4e of the tape board | substrate 4 by a potting method, and thereby The electrode pad 1b of the semiconductor chip 1 and the lead 4c of the tape substrate 4 connected thereto are resin-sealed.

계속해서, 소정 시간 경과시켜, 이에 의해서 밀봉용 수지(9)를 경화시켜 밀봉부(5)를 형성한다.Subsequently, a predetermined time is elapsed, and thereby the sealing resin 9 is cured to form the sealing portion 5.

그 후, 단계 S5에 도시한 범프 탑재를 행한다.Thereafter, bump mounting shown in step S5 is performed.

즉, 테이프 기판(4)의 일면(표면)의 리드(4c)와 접속하는 범프 랜드(4f) 상에 외부 단자인 범프 전극(2)을 형성한다.That is, the bump electrode 2 which is an external terminal is formed on the bump land 4f connected to the lead 4c of one surface (surface) of the tape substrate 4.

그 때, 우선, 테이프 기판(4)의 솔더 레지스트(4h)의 범프용 개구부(4d)에, 도 14의 (c)에 도시한 바와 같이, 땜납 볼(23)을 공급하고, 그 후 리플로우를 행하여, 도 11에 도시한 바와 같이 각 범프 랜드(4f) 상에 범프 전극(2)을 형성한다.In that case, first, as shown in FIG.14 (c), the solder ball 23 is supplied to the bump opening part 4d of the soldering resist 4h of the tape board | substrate 4, and then reflows. 11, bump electrodes 2 are formed on each bump land 4f.

계속해서, 단계 S6에 도시한 마킹을 행한다.Subsequently, the marking shown in step S6 is performed.

예를 들면, 탄성 중합체(3) 등에 제품의 모델 번호 등의 마크를 붙인다.For example, a mark such as a model number of a product is attached to the elastomer 3 or the like.

그 후, 단계 S7에 도시한 개별 절단을 행한다.After that, the individual cutting shown in step S7 is performed.

즉, 절단형 등을 이용하여 테이프 기판(4)을 소정 개소에서 절단하고, 이에 따라, 개별화를 행하여 원하는 사이즈의 CSP(13)를 취득한다.That is, the tape substrate 4 is cut | disconnected in predetermined location using a cutting type etc., and, thereby, individualizing is performed and the CSP 13 of a desired size is acquired.

그 후, 단계 S8에 도시한 검사를 행하여 CSP(13)가 완성된다.Thereafter, the inspection shown in step S8 is performed to complete the CSP 13.

이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 골격층(3d)에 따라서 보강한 Fan-in/out형의 CSP(13)를 취득할 수 있다.Accordingly, the tape substrate 4 of the tape substrate 4 and the skeleton layer 3d of the elastomer 3 are supported by the tape substrate 4 of the bump electrode 2 disposed outside the semiconductor chip 1. Can be obtained by reinforcing the fan-in / out type CSP (13).

본 실시예 2의 Fan-in/out형의 CSP(13) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.According to the fan-in / out type CSP 13 of the second embodiment and the manufacturing method thereof, the following effects are obtained.

즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과와 탄성 중합체(3)를 깆고, 이 테이프 기판(4) 중의 테이프 기재(4g)의 폴리이미드 수지 두께와, 탄성 중합체(3) 중의 골격층(3d)의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 도 1에 도시한 CSP(11)에 이용한 보강 부재(6)를 설치하지 않고, 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 확실하게 행할 수 있다.That is, the tape substrate 4 extending from the semiconductor chip 1 to the outside of the chip and the elastomer 3 are separated, and the polyimide resin thickness of the tape base material 4g in the tape substrate 4, and the elastomer By setting the sum with the thickness of the polyimide resin of the frame | skeleton layer 3d in (3) to 100-175 micrometers, the reinforcement member 6 used for the CSP 11 shown in FIG. Supporting the bump electrode 2 arrange | positioned correspondingly can be reliably performed.

또, CSP(13)에서는 표면 배선 구조의 테이프 기판(4)을 이용하고 있기 때문에, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있고, 그 결과 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강할 수 있다.Moreover, since the CSP 13 uses the tape substrate 4 of a surface wiring structure, the thickness of the tape base material 4g which consists of polyimide resin in the tape substrate 4 can be formed thick, As a result, a chip Support by the tape substrate 4 of the bump electrode 2 arrange | positioned at the outer side can be reinforced.

또한, CSP(13)의 조립에 있어서 상기 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(13)의 제조(조립)을 용이하게 할 수 있다.In addition, since the reinforcing member 6 can be assembled in the assembly of the CSP 13, the production (assembly) of the fan-in / out type CSP 13 can be facilitated.

따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(13)를 실현할 수 있다.Therefore, the fan-in / out type CSP 13 can be realized which can easily manufacture and can reliably support the plurality of bump electrodes 2 on the outside of the chip.

또한, CSP(13)에서는 상기 보강 부재(6)를 이용하고 있지 않기 때문에, 도 1에 도시한 CSP(11)와 비교하여 비용을 저감할 수 있다.In addition, since the reinforcing member 6 is not used in the CSP 13, the cost can be reduced as compared with the CSP 11 shown in FIG.

또한, 폴리이미드 수지로 이루어지는 골격층(3d)의 탄성 중합체(3)이기 때문에, 다공질의 탄성 중합체(3)와 비교하여 비용을 저감할 수 있고, 그 결과 CSP(13)의 비용을 저감할 수 있다.Moreover, since it is the elastomer 3 of the skeleton layer 3d which consists of polyimide resin, compared with the porous elastomer 3, cost can be reduced and as a result, the cost of the CSP 13 can be reduced. have.

다음에, 본 실시예 2의 CSP(13)에 대한 변형예인 CSP(14)(도 15 및 도 16 참조)의 구조에 관해서 설명한다.Next, the structure of the CSP 14 (see Figs. 15 and 16), which is a modification of the CSP 13 of the second embodiment, will be described.

즉, CSP(13)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 15 및 도 16에 도시한 CSP(14)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.That is, while the CSP 13 is the center pad array of the electrode pads 1b of the semiconductor chip 1, the CSP 14 shown in FIGS. 15 and 16 is the electrode pads of the semiconductor chip 1. The arrangement of 1b) is an outer pad arrangement.

본 실시예 2의 변형예인 CSP(14)에서는 도 15에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열되어 주요면(1a)의 외주부에 대향하여 배치되어 있다.In the CSP 14, which is a modification of the second embodiment, as shown in FIG. 15, the electrode pad 1b of the semiconductor chip 1 is disposed on a pair of sides opposite to the main surface 1a of the semiconductor chip 1. Therefore, it is arrange | positioned substantially parallel to this side, and is arrange | positioned facing the outer peripheral part of the main surface 1a.

도 16은 도 15의 CSP(14)의 D-D선에 따르는 단면을 나타낸 도면이다.FIG. 16 is a cross-sectional view taken along line D-D of the CSP 14 of FIG. 15.

따라서, 도 15, 도 16에 도시한 변형예인 CSP(14)는 도 10, 도 11에 도시한 CSP(13)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.Therefore, in the CSP 14, which is the modification shown in Figs. 15 and 16, the arrangement of the electrode pads 1b of the semiconductor chip 1 in the CSP 13 shown in Figs. It is replaced by the outer bat array.

또, CSP(14)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한싸의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되며, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.In addition, in the CSP 14, the electrode pads 1b are arranged to face the outer circumference of the main surface 1a along the side of Hansa facing the main surface 1a of the semiconductor chip 1, so that the tape The board | substrate 4 is provided with two elongate opening part 4e which exposes the electrode pad 1b of each row, and the area | region between two opening parts 4e becomes the board | substrate main-body part 4a, and each The area outside the opening 4e becomes the substrate protrusion 4b.

또한, 탄성 중합체(3)는 도 16에 도시한 바와 같이, 테이프 기판(4)에 대응하여, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(3a)[2개의 개구부(3c) 간의 영역]와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(3b)[각각의 개구부(3c)의 외측의 영역]를 포함한다.In addition, as shown in FIG. 16, the elastomer 3 corresponds to the tape substrate 4 and is disposed on the main body 1a of the semiconductor chip 1 [two elastomers 3a]. An area between the openings 3c] and an elastomeric reinforcing portion 3b (an area outside the respective openings 3c) that extends outside the main surface 1a of the semiconductor chip 1.

즉, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 이에 따라 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강하고 있다.That is, the elastomer main body portion 3a corresponds to the substrate main body portion 4a disposed on the main surface 1a of the semiconductor chip 1 of the tape substrate 4, and the main portion of the semiconductor chip 1 An elastomeric reinforcement 3b is correspondingly disposed on the substrate protrusion 4b extending from the surface 1a, whereby the tape substrate 4 of the bump electrode 2 disposed outside the semiconductor chip 1. Is supported by the tape base material 4g of the tape substrate 4 and the elastomer reinforcement part 3b of the elastomer 3.

또, CSP(14)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the structure other than the arrangement of the electrode pad 1b in the CSP 14 is the same as that of the CSP 13, the overlapping description is omitted.

또한, CSP(14)의 제조 방법, 또한 CSP(14) 및 그 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the manufacturing method of the CSP 14, and also the effect and the effect obtained by the CSP 14 and its manufacturing method are the same as the CSP 13, the duplication description is abbreviate | omitted.

(실시예 3)(Example 3)

도 17은 본 발명의 실시예 3에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 18은 도 17에 도시한 반도체 장치의 E-E선에 따르는 단면도, 도 19는 도 17에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 20은 도 19에 도시한 반도체 장치의 F-F선에 따르는 단면도이다.17 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a third embodiment of the present invention through a sealing portion, and FIG. 18 is along the EE line of the semiconductor device shown in FIG. Sectional drawing, FIG. 19 is a top view which shows the structure of the modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 17 through the sealing part, FIG. 20 is sectional drawing which follows the FF line of the semiconductor device shown in FIG. to be.

본 실시예 3의 CSP(15 : 반도체 장치)는 도 11에 도시한 실시예 2의 CSP(13)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 3의 CSP(15)에 있어서의 실시예 2의 CSP(13)에 대해서의 변경 개소는 두껍게 형성된 탄성 중합체(3)를 이용하여 칩 외측에 배치되는 범프 전극(2)의 테이프 기판(4)에 의한 지지를 보강하는 것이다.The CSP 15 (semiconductor device) of the third embodiment is a fan-in / out type of center pad array similarly to the CSP 13 of the second embodiment shown in FIG. Therefore, the change point with respect to the CSP 13 of Example 2 in the CSP 15 of this Example 3 is the tape of the bump electrode 2 arrange | positioned outside a chip | tip using the thickened elastomer 3 The support by the board | substrate 4 is reinforced.

또, 탄성 중합체(3)는 CSP(13)와 마찬가지로, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(탄성 구조체 본체부 : 3a)와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(탄성 구조체 보강부 : 3b)를 포함한다.In addition, the elastomer 3 is composed of an elastomer main body portion (elastic structure main body portion: 3a) disposed on the main surface 1a of the semiconductor chip 1, similarly to the CSP 13. It includes an elastomeric reinforcement portion (elastic structure reinforcement portion: 3b) that extends outside the main surface 1a.

이에 따라, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한, 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 그 결과 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 두껍게 형성된 탄성 중합체 보강부(3b)에 의해서 보강하고 있다.Accordingly, the elastomer main body portion 3a corresponds to the substrate main body portion 4a disposed on the main surface 1a of the semiconductor chip 1 of the tape substrate 4, and the semiconductor chip 1 An elastomeric reinforcement 3b is correspondingly arranged on the substrate protrusion 4b extending from the main surface 1a of the tape substrate, and as a result, the tape substrate of the bump electrode 2 disposed outside the semiconductor chip 1 ( The support by 4) is reinforced by the elastic reinforcement part 3b formed thick.

또, CSP(15)에 있어서의 탄성 중합체(3)는 골격층(3d)과 그 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이지만, 각층의 두께는 예를 들면, 골격층(3d)이 50㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계175㎛), 골격층(3d)이 75㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계 200㎛), 또는 골격층(3d)이 125㎛+칩측의 접착층(3e)이 50㎛+테이프측의 접착층(3e)이 75㎛ (합계 250㎛) 등이다.The elastomer 3 in the CSP 15 has a three-layer structure consisting of the skeleton layer 3d and the adhesive layer 3e formed on both surfaces thereof, but the thickness of each layer is, for example, the skeleton layer 3d. 50 μm + chip side adhesive layer 3e is 50 μm + tape side adhesive layer 3e is 75 μm (total 175 μm), and skeleton layer 3d is 75 μm + chip side adhesive layer 3e is 50 μm + tape side The adhesive layer 3e is 75 mu m (200 mu m in total), or the skeleton layer 3d is 125 mu m + the adhesive layer 3e on the chip side is 50 mu m + the adhesive layer 3e on the tape side is 75 mu m (250 mu m total), and the like. to be.

또한, CSP(15)에서, 탄성 중합체(3)의 골격층(3d)은 폴리이미드 수지에 의해서 형성되어 있지만, 이와 함께 테이프 기판(4)의 테이프 기재(4g)도 폴리이미드 수지에 의해서 형성되어 있고, 예를 들면 탄성 중합체(3)의 골격층(3d)의 두께를 상기 50∼125㎛로 형성하고, 한편 테이프 기판(4)의 테이프 기재(4g)의 두께를 약 50㎛로 형성한다. 테이프 기재(4g)는 비교적 얇게 형성한다.In the CSP 15, the skeleton layer 3d of the elastomer 3 is formed of a polyimide resin, but at the same time, the tape base material 4g of the tape substrate 4 is also formed of a polyimide resin. For example, the thickness of the skeleton layer 3d of the elastomer 3 is set to 50 to 125 µm, and the thickness of the tape base material 4g of the tape substrate 4 is formed to about 50 µm. The tape base material 4g is formed relatively thin.

또, 본 실시예 3의 CSP(15)에 있어서, 탄성 중합체(3)와 테이프 기판(4)과의 두께의 관계는 탄성 중합체(3)의 두께가 테이프 기판(4)의 두께와 동일하거나 그 이상이면 좋다.In the CSP 15 of the third embodiment, the relationship between the thickness of the elastomer 3 and the tape substrate 4 is equal to or greater than the thickness of the tape substrate 4. The above should be sufficient.

따라서, 두껍게 형성된 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 의해, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지의 강도를 높일 수 있다.Therefore, the strength of the support by the tape substrate 4 of the bump electrode 2 arrange | positioned at the outer side of the semiconductor chip 1 by the elastomer reinforcement part 3b of the elastic polymer 3 formed thick can be raised. .

또, CSP(15)에 있어서의 테이프 기판(4)의 배선 구조는 이면 배선 구조로 되어있다.In addition, the wiring structure of the tape substrate 4 in the CSP 15 is a back wiring structure.

즉, 테이프 기판(4)의 테이프 기재(4g)의 이면[탄성 중합체(3)와의 접합측 면]측에 동박으로 이루어지는 리드(4c)가 형성되어 있다.That is, the lead 4c which consists of copper foil is formed in the back surface (bonding side surface with the elastic polymer 3) side of the tape base material 4g of the tape substrate 4.

또, 본 실시예 3의 CSP(15)에 있어서의 그 밖의 구조에 대해서는 실시예 2에서 설명한 CSP(13)와 마찬가지이기 때문에 그 중복 설명은 생략한다.The rest of the structure of the CSP 15 of the third embodiment is the same as that of the CSP 13 described in the second embodiment, and the overlapping description thereof is omitted.

또한, 본 실시예 3의 CSP(15)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 거의 동일하지만, 그 상위점은 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4)에 외부 단자인 범프 전극(2)을 형성할 때에, 테이프 기재(4g)의 범프 탑재 개소에 설치된 범프용 개구부(4d)를 통해 범프 전극(2)을 리드(4c)와 전기적으로 접속하는 것이다.In addition, although the manufacturing method of the CSP15 of Example 3 is substantially the same as the manufacturing method of the CSP 13 of Example 2, the difference is a tape substrate by using the tape substrate 4 of a back wiring structure. When forming the bump electrode 2 which is an external terminal in (4), the bump electrode 2 is electrically connected with the lead 4c via the bump opening part 4d provided in the bump mounting location of the tape base material 4g. It is.

또, 두껍게 형성된 탄성 중합체(3)를 통해 테이프 기판(4)과 반도체 칩(1)을 접합했을 때에는 테이프 기판(4)의 기판 돌출부(4b)와 탄성 중합체(3)의 탄성 중합체 보강부(3b)가 반도체 칩(1)의 전 주위로부터 칩 외측에 돌출한다.Moreover, when the tape substrate 4 and the semiconductor chip 1 are bonded together through the thickly formed elastomer 3, the substrate protrusion 4b of the tape substrate 4 and the elastomer reinforcement portion 3b of the elastomer 3 ) Projects from the perimeter of the semiconductor chip 1 to the outside of the chip.

본 실시예 3의 CSP(15)의 그 밖의 제조 방법에 관해서는 실시예 2의 CSP(13)의 제조 방법과 마찬가지이기 때문에, 그 중복 설명은 생략한다.Other manufacturing methods of the CSP 15 of the third embodiment are the same as those of the manufacturing method of the CSP 13 of the second embodiment.

본 실시예 3의 Fan-in/out형의 CSP(15) 및 그 제조 방법에 따르면, 이하와같은 작용 효과가 얻어진다.According to the Fan-in / out type CSP 15 of the third embodiment and its manufacturing method, the following effects are obtained.

즉, 반도체 칩(1) 상에서 칩 외측에 연장하는 테이프 기판(4)과 탄성 중합체(3)응 갖고, 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 탄성 중합체(3)를 두껍게 형성할 수 있어, 그 결과 테이프 기판(4)이 얇게 형성되어 있더라도, 도 1에 도시한 CSP(11)에 이용한 보강 부재(6)를 설치하지 않고, 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 확실하게 행할 수 있다.That is, the elastic polymer 3 can be formed thick by using the tape substrate 4 and the elastic polymer 3 which extend outside the chip | tip on the semiconductor chip 1, and the tape substrate 4 of a back wiring structure. As a result, even if the tape substrate 4 is thinly formed, support of the bump electrode 2 disposed corresponding to the outside of the chip is provided without providing the reinforcing member 6 used for the CSP 11 shown in FIG. Can be surely performed.

또한, 이면 배선 구조의 테이프 기판(4)을 이용함으로써, 탄성 중합체(3)를 두껍게 형성할 수 있음과 함께, 표면 배선 구조의 경우와 같은 솔더 레지스트(4h)를 필요로 하지 않고, 직접 테이프 기재(4g)에 범프용 개구부(4d)를 형성하기 때문에, CSP(15)의 제조 단계에 있어서 테이프 기판(4)의 제조 프로세스를 간략화 할 수 있다.In addition, by using the tape substrate 4 of the back wiring structure, the elastomer 3 can be formed thick, and the tape substrate 4 is not required as in the case of the surface wiring structure. Since the bump opening part 4d is formed in 4g, the manufacturing process of the tape substrate 4 can be simplified at the manufacturing stage of the CSP15.

그 결과, CSP(15)의 제조 비용을 저감할 수 있다.As a result, the manufacturing cost of the CSP 15 can be reduced.

또한, 테이프 기판(4)에 있어서, 솔더 레지스트(4h)가 불필요해지기 때문에, 테이프 기판(4) 그 자체의 비용을 저감할 수 있고, 그 결과 CSP(15)의 비용도 감할 수 있다.In addition, since the solder resist 4h is unnecessary in the tape substrate 4, the cost of the tape substrate 4 itself can be reduced, and as a result, the cost of the CSP 15 can be reduced.

또한, 테이프 기판(4)의 테이프 기재(4g)를 두껍게 하여도 좋고, 그 때에는 탄성 중합체(3)가 두껍게 형성되어 있는 것과 맞춰, 테이프 기판(4)의 기판 돌출부(4b) 및 탄성 중합체 보강부(3b)의 강성을 높이는 수 있어, 그 결과 칩 외측에 대응하여 배치되는 범프 전극(2)의 지지를 보다 확실하게 행할 수 있다.Moreover, you may thicken the tape base material 4g of the tape substrate 4, and the board | substrate protrusion part 4b of the tape substrate 4 and the elastomeric reinforcement part of the tape substrate 4 are matched with the thickening of the elastomer 3 at that time. The rigidity of (3b) can be increased, and as a result, the bump electrode 2 disposed corresponding to the outside of the chip can be supported more reliably.

또, 폴리이미드 수지로 이루어지는 골격층(3d)의 탄성 중합체(3)이기 때문에, 다공질의 탄성 중합체(3)와 비교하여 비용을 저감할 수 있고, 그 결과 CSP(15)의 비용을 저감할 수 있다.Moreover, since it is the elastic polymer 3 of the skeleton layer 3d which consists of polyimide resin, compared with the porous elastomer 3, cost can be reduced and as a result, the cost of CSP15 can be reduced. have.

다음에, 본 실시예 3의 CSP(15)에 대한 변형예인 CSP(16)(도 19 및 도 20 참조)의 구조에 관해서 설명한다.Next, the structure of the CSP 16 (see Figs. 19 and 20), which is a modification of the CSP 15 of the third embodiment, will be described.

즉, CSP(15)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 19 및 도 20에 도시한 CSP(16)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 배트 배열인 것이다.That is, while the CSP 15 is the center pad array of the electrode pads 1b of the semiconductor chip 1, the CSP 16 shown in FIGS. 19 and 20 is the electrode pads of the semiconductor chip 1. The arrangement of 1b) is an outer periphery bat arrangement.

본 실시예 3의 변형예인 CSP(16)에서는 도 19에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가, 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열하여 주요면(1a)의 외주부에 대향하여 배치되어 있다.In the CSP 16 which is a modification of the third embodiment, as shown in FIG. 19, the pair of sides of the electrode pad 1b of the semiconductor chip 1 facing the main surface 1a of the semiconductor chip 1 is opposite. In accordance with this, the substrates are arranged substantially parallel to the sides and are arranged to face the outer peripheral portion of the main surface 1a.

도 20은 도 19의 CSP(16)의 F-F선에 따르는 단면을 나타낸 도면이다.20 is a cross-sectional view taken along line F-F of the CSP 16 in FIG.

따라서, 도 19, 도 20에 도시한 변형예인 CSP(16)는 도 17, 도 18에 도시한 CSP(15)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 배트 배열로 치환한 것이다.Therefore, in the CSP 16, which is a modification shown in Figs. 19 and 20, the arrangement of the electrode pads 1b of the semiconductor chip 1 in the CSP 15 shown in Figs. It is replaced by the outer bat array.

또, CSP(16)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.Moreover, in the CSP 16, since the electrode pad 1b is arrange | positioned so that the outer peripheral part of the main surface 1a may be arrange | positioned in opposition along the pair of sides which oppose the main surface 1a of the semiconductor chip 1, The board | substrate 4 is provided with two elongate opening part 4e which exposes the electrode pad 1b of each row, and the area | region between two opening parts 4e becomes the board | substrate main-body part 4a, and each The area outside the opening 4e becomes the substrate protrusion 4b.

또한, 탄성 중합체(3)는 도 20에 도시한 바와 같이, 테이프 기판(4)에 대응하여, 반도체 칩(1)의 주요면(1a) 상에 배치되는 탄성 중합체 본체부(3a)[(2개의 개구(3c) 간의 영역]와, 반도체 칩(1)의 주요면(1a)의 외측에 연장하는 탄성 중합체 보강부(3b)[각각의 개구부(3c)의 외측 영역]를 포함한다.In addition, as shown in FIG. 20, the elastomer 3 corresponds to the tape substrate 4 and is disposed on the main body 1a of the semiconductor chip 1. Region between two openings 3c] and an elastomeric reinforcement portion 3b (outer region of each opening 3c) extending outside the main surface 1a of the semiconductor chip 1.

즉, 테이프 기판(4)의 반도체 칩(1)의 주요면(1a) 상에 배치되는 기판 본체부(4a)에는 탄성 중합체 본체부(3a)가 대응하고 있고, 또한 반도체 칩(1)의 주요면(1a)으로부터 연장하는 기판 돌출부(4b)에는 탄성 중합체 보강부(3b)가 대응하여 배치되어 있어, 이에 따라 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 테이프 기판(4)의 테이프 기재(4g)와 두껍게 형성된 탄성 중합체(3)의 탄성 중합체 보강부(3b)에 따라서 보강한다.That is, the elastomer main body portion 3a corresponds to the substrate main body portion 4a disposed on the main surface 1a of the semiconductor chip 1 of the tape substrate 4, and the main portion of the semiconductor chip 1 An elastomeric reinforcement 3b is correspondingly disposed on the substrate protrusion 4b extending from the surface 1a, whereby the tape substrate 4 of the bump electrode 2 disposed outside the semiconductor chip 1. Is supported by the tape base member 4g of the tape substrate 4 and the elastomer reinforcement portion 3b of the elastomer 3 formed thickly.

또, CSP(16)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(15)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the structure other than the arrangement of the electrode pad 1b in the CSP 16 is the same as that of the CSP 15, the overlapping description is omitted.

또한, CSP(16)의 제조 방법과, CSP(16)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(15)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the operation effect obtained by the manufacturing method of CSP16 and the manufacturing method of CSP16 is the same as that of CSP15, the duplication description is abbreviate | omitted.

(실시예 4)(Example 4)

도 21은 본 발명의 실시예 4에의 한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 22는 도 21에 도시한 반도체 장치의 G-G선에 따르는 단면도, 도 23은 도 21에 도시한 반도체 장치의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 24는 도 23에 도시한 반도체 장치의 H-H선에 따르는 단면도이다.21 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a fourth embodiment of the present invention through a sealing portion, and FIG. 22 is along the GG line of the semiconductor device shown in FIG. FIG. 23 is a plan view showing the structure of the modified example of the semiconductor device shown in FIG. 21 through the sealing portion, and FIG. 24 is a cross-sectional view along the HH line of the semiconductor device shown in FIG.

본 실시예 4의 CSP(17 ; 반도체 장치)는 도 10에 도시한 실시예 2의 CSP(13)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 4의 CSP(17)에 있어서의 실시예 2의 CSP(13)에 대해서의 변경 개소는 다공질의 탄성 중합체(3)을 이용한 것이고, 따라서, 칩 외측에 배치되는 범프 전극(2)의 지지의 보강은, 테이프 기판(4)을 두껍게 형성함으로써 행한다.The CSP 17 (semiconductor device) of the fourth embodiment is a fan-in / out type of center pad array similarly to the CSP 13 of the second embodiment shown in FIG. Therefore, the change point with respect to the CSP 13 of Example 2 in the CSP 17 of this Example 4 uses the porous elastomer 3, and therefore the bump electrode 2 arrange | positioned outside a chip | tip ) Is reinforced by forming the tape substrate 4 thickly.

CSP(17)의 탄성 중합체(3)는 골격층(3d)과 그 양면에 형성된 접착층(3e)으로 이루어지는 3층 구조이고, 그 중 골격층(3d)이 다공질 불소 수지로 이루어지며, 접착층(3e)은 에폭시 함침 다공질 불소 수지(epoxy-impregrated porous fluorine plastic)로 이루어진다.The elastomer 3 of the CSP 17 has a three-layer structure consisting of the skeleton layer 3d and the adhesive layer 3e formed on both sides thereof, of which the skeleton layer 3d is made of a porous fluororesin, and the adhesive layer 3e is formed. ) Is made of epoxy-impregrated porous fluorine plastic.

또한, CSP(17)에 있어서의 탄성 중합체(3)는 테이프 기판(4)과 거의 동일한 크기이고, 반도체 칩(1)의 주요면(1a) 상에 배치됨과 함께, 그 외측의 테이프 기판(4)의 기판 돌출부(4b)에도 대응하여 배치된다.In addition, the elastomer 3 in the CSP 17 is substantially the same size as the tape substrate 4, is disposed on the main surface 1a of the semiconductor chip 1, and the tape substrate 4 on the outside thereof. The board | substrate protrusion part 4b of (circle) is correspondingly arrange | positioned.

따라서, 범프 전극 형성시의 리플로우 혹은 CSP(17) 실장시의 리플로우에 있어서 탄성 중합체(3) 중에 보이드가 형성되는 것을 막을 수 있다.Therefore, it is possible to prevent voids from forming in the elastomer 3 during reflow at the time of forming the bump electrode or reflow at the time of mounting the CSP 17.

또한, 탄성 중합체(3)의 불소 수지의 불소가 갖는 발수성에 의해서 CSP(17) 내에의 수분의 진입을 막을 수 있다.In addition, the water repellency of the fluorine resin of the fluororesin of the elastomer 3 can prevent water from entering the CSP 17.

또한, CSP(17)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.In addition, since the wiring structure of the tape substrate 4 in the CSP 17 needs to form the thickness of the polyimide resin of the tape base material 4g thick, it is a surface wiring structure.

즉, 테이프 기재(4g)의 표면[탄성 중합체(3)와의 접합측과 반대측 면]측에동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있기 때문에, 테이프 기재(4g)를 두껍게 형성할 수 있다.That is, the bump opening part 4d is formed in the soldering resist 4h by setting it as the surface wiring structure in which the lead 4c which consists of copper foil was formed in the surface (surface opposite to the joining side with the elastic polymer 3) side of the tape base material 4g. ), The tape base material 4g can be formed thick.

그 때, CSP(17)로 이용하는 테이프 기판(4)의 폴리이미드 수지의 테이프 기재(4g)의 두께는 예를 들면, 100㎛ 이상이다.In that case, the thickness of the tape base material 4g of the polyimide resin of the tape substrate 4 used for the CSP 17 is 100 micrometers or more, for example.

이에 따라, 테이프 기재(4g)의 두께를 두껍게 하여 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.Thereby, the thickness of the tape base material 4g can be thickened and the support of the bump electrode 2 arrange | positioned outside a chip | tip can be reinforced.

또, 본 실시예 4의 CSP(17)에 있어서의 그 밖의 구조에 관해서는 실시예 2에서 설명한 CSP(13)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.The rest of the structure of the CSP 17 of the fourth embodiment is the same as that of the CSP 13 described in the second embodiment, and thus the description thereof will be omitted.

또한, 본 실시예 4의 CSP(17)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 동일하기 때문에, 그 중복 설명은 생략한다.In addition, since the manufacturing method of the CSP 17 of Example 4 is the same as that of the CSP 13 of Example 2, the duplication description is abbreviate | omitted.

본 실시예 4의 Fan-in/out형의 CSP(17) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.According to the fan-in / out type CSP 17 of the fourth embodiment and its manufacturing method, the following effects are obtained.

즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과 탄성 중합체(3)를 갖고, 또한 표면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있다. 예를 들면, 테이프 기판(4)의 테이프 기재(4g)가 100㎛ 이상의 두께에 의해서 형성된 것을 이용함으로써, 테이프 기판(4)의 강성을 높게 할 수 있다.That is, the polyimide in the tape substrate 4 by using the tape substrate 4 and the elastomer 3 which extend from the semiconductor chip 1 to the outside of the chip and using the tape substrate 4 of the surface wiring structure. The thickness of the tape base material 4g which consists of resin can be formed thick. For example, the rigidity of the tape substrate 4 can be made high by using what formed the tape base material 4g of the tape substrate 4 by thickness of 100 micrometers or more.

그 결과, 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.As a result, it is possible to reinforce the support of the bump electrode 2 disposed outside the chip.

또한, 탄성 중합체(3)의 골격층(3d)이 다공질 불소 수지로 이루어지고, 한편, 접착층(3e)이 에폭시 함침 다공질 불소 수지로 이루어짐으로써, 반도체 칩(1)의 주요면(1a) 상에 다공질의 탄성 중합체(3)가 배치되기 때문에, 따라서 범프 전극 형성시의 리플로우 혹은 CSP(17) 실장시의 리플로우에 있어서 탄성 중합체(3)중에 보이드가 형성되지 않은 것과, 밀봉부(5)에서 발생하는 증기를 효율적으로 외부에 방출 가능하게 됨으로써, 리플로우 클랙 즉 CSP 실장 문제점의 발생을 막는 것이 가능하게 된다.In addition, the skeleton layer 3d of the elastomer 3 is made of a porous fluororesin, while the adhesive layer 3e is made of an epoxy-impregnated porous fluororesin, and thus, on the main surface 1a of the semiconductor chip 1. Since the porous elastomer 3 is disposed, no void is formed in the elastomer 3 in the reflow at the time of forming the bump electrode or the reflow at the time of mounting the CSP 17, and the sealing portion 5 By being able to efficiently discharge the steam generated in the outside, it is possible to prevent the occurrence of reflow cracks, namely CSP mounting problems.

그 결과, 내리플로우성이 우수한 Fan-in/out형의 CSP(17)로 할 수 있다.As a result, it can be set as the fan-in / out CSP 17 excellent in reflow property.

또한, 탄성 중합체(3)의 다공질 불소 수지의 불소가 갖는 발수성에 의해서 CSP(17) 내에의 수분의 진입을 막을 수 있고, 이에 따라, Fan-in/out형의 CSP(17)의 전기적 특성의 열화를 저감할 수 있다.In addition, the water repellency of the fluorine of the porous fluororesin of the elastomer 3 can prevent water from entering the CSP 17, thereby reducing the electrical properties of the fan-in / out type CSP 17. Deterioration can be reduced.

그 결과, 내리플로우성이 우수하여 신뢰성을 향상시킴과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(17)를 실현할 수 있다.As a result, it is possible to realize a fan-in / out type CSP 17 capable of reliably supporting a plurality of bump electrodes 2 on the outside of the chip while improving reliability by excellent reflow property.

또한, CSP(17)의 조립에 있어서, 도 1에 도시한 CSP(11)와 같은 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(17)의 제조(조립)를 용이하게 할 수 있다.In addition, since the assembly of the CSP 17 can be performed without using the reinforcing member 6 such as the CSP 11 shown in Fig. 1, the production of the fan-in / out type CSP 17 ( Assembly) can be easily performed.

따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(17)를 실현할 수 있다.Therefore, the fan-in / out type CSP 17 can be realized while facilitating manufacture and reliably supporting the plurality of bump electrodes 2 on the outside of the chip.

또한, CSP(17)에서는 상기 보강 부재(6)를 이용하고 있지 않기 때문에,CSP(11)와 비교하여 비용을 저감할 수 있다.In addition, since the reinforcing member 6 is not used in the CSP 17, the cost can be reduced as compared with the CSP 11.

다음에, 본 실시예 4의 CSP(17)에 대한 변형예의 CSP(18)(도 23 및 도 24 참조)의 구조에 관해서 설명한다.Next, the structure of the CSP 18 (see Figs. 23 and 24) of the modification to the CSP 17 of the fourth embodiment will be described.

즉, CSP(17)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 23 및 도 24에 도시한 CSP(18)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.That is, while the CSP 17 is the center pad array of the electrode pads 1b of the semiconductor chip 1, the CSP 18 shown in FIGS. 23 and 24 is the electrode pads of the semiconductor chip 1. The arrangement of 1b) is an outer pad arrangement.

본 실시예 4의 변형예인 CSP(18)에서는 도 23에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 주요면(1a)의 외주부에 대향하여 배치되어 있다.In the CSP 18, which is a modification of the fourth embodiment, as shown in FIG. 23, the electrode pads 1b of the semiconductor chip 1 are disposed on a pair of sides facing the main surface 1a of the semiconductor chip 1. Therefore, it is arrange | positioned facing the outer peripheral part of the main surface 1a substantially parallel to this side.

도 24는 도 23의 CSP(18)의 H-H선에 따르는 단면을 나타낸 도면이다.24 is a cross-sectional view taken along line H-H of the CSP 18 in FIG.

따라서, 도 23, 도 24에 도시한 변형예인 CSP(18)는 도 21, 도 22에 도시한 CSP(17)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 패드 배열로 치환한 것이다.Therefore, in the CSP 18, which is a modified example shown in Figs. 23 and 24, the arrangement of the electrode pads 1b of the semiconductor chip 1 in the CSP 17 shown in Figs. It is replaced by the peripheral pad arrangement.

또, CSP(18)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.In the CSP 18, the electrode pads 1b are arranged so as to face the outer peripheral portion of the main surface 1a along a pair of sides opposite to the main surface 1a of the semiconductor chip 1, so that the tape The board | substrate 4 is provided with two elongate opening part 4e which exposes the electrode pad 1b of each row, and the area | region between two opening parts 4e becomes the board | substrate main-body part 4a, and each The area outside the opening 4e becomes the substrate protrusion 4b.

또한, 탄성 중합체(3)도 테이프 기판(4)과 거의 마찬가지의 크기이고, 이것의 2개의 개구부(4e)에 대응한 2개의 개구부(3c)가 형성되며, 또한 각각 기판 본체부(4a) 및 기판 돌출부(4b)에 대응한 개소, 즉 반도체 칩(1)의 주요면(1a) 상에 배치되는 개소[탄성 중합체 본체부(3a)]와, 이 주요면(1a)으로부터 칩 외측에 연장하는 개소[탄성 중합체 보강부(3b)]를 포함한다.In addition, the elastomer 3 is also almost the same size as the tape substrate 4, and two opening portions 3c corresponding to the two opening portions 4e are formed, and the substrate main body portions 4a and The part corresponding to the board | substrate protrusion part 4b, ie, the part (elastic polymer main-body part 3a) arrange | positioned on the main surface 1a of the semiconductor chip 1, and extends outside this chip from this main surface 1a. Location (elastic polymer reinforcement 3b).

이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 100㎛ 이상으로 두껍게 형성된 테이프 기재(4g)에 의해서 보강하고 있다.Thereby, the support by the tape board | substrate 4 of the bump electrode 2 arrange | positioned outside the semiconductor chip 1 is reinforced by the tape base material 4g formed thick at 100 micrometers or more.

또, CSP(18)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(17)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the structure other than the arrangement of the electrode pad 1b in CSP 18 is the same as that of CSP 17, the duplication description is abbreviate | omitted.

또한, CSP(18)의 제조 방법과, CSP(18)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도, CSP(17)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the operation effect obtained by the manufacturing method of the CSP 18 and the manufacturing method of the CSP 18 is the same as that of the CSP 17, the duplication description is abbreviate | omitted.

(실시예 5)(Example 5)

도 25는 본 발명의 실시예 5에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 26은 도 25에 도시한 반도체 장치의 I-I선에 따르는 단면도, 도 27은 도 25에 도시한 반도체 장치(Fan-in/out형의 CSP)의 변형예의 구조를 밀봉부를 투과하여 나타내는 평면도, 도 28은 도 27에 도시한 반도체 장치의 J-J선에 따르는 단면도이다.FIG. 25 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a fifth embodiment of the present invention through a sealing portion, and FIG. 26 is along the line II of the semiconductor device shown in FIG. Sectional drawing, FIG. 27 is a top view which shows the structure of the modification of the semiconductor device (Fan-in / out type CSP) shown in FIG. 25 through the sealing part, FIG. 28 is sectional drawing which follows the JJ line of the semiconductor device shown in FIG. to be.

본 실시예 5의 CSP(19 ; 반도체 장치)는 도 21에 도시한 실시예 4의 CSP(17)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 5의 CSP(19)에 있어서의 실시예 4의 CSP(17)에 대한 변경 개소는 다공질의 탄성 중합체(3)가 아니라, 골격층 없는 탄성 중합체(3f) ; 골격층 없는 탄성 구조체)를이용하고 있다.The CSP 19 (semiconductor device) of the fifth embodiment is a fan-in / out type of center pad array similarly to the CSP 17 of the fourth embodiment shown in FIG. Therefore, the change point with respect to CSP17 of Example 4 in CSP19 of Example 5 is not porous elastomer 3 but elastomer 3f without a skeleton layer; Elastic structure without a skeleton layer).

따라서, 칩 외측에 배치되는 범프 전극(2)의 지지의 보강은 실시예 4의 CSP(17)와 마찬가지로 테이프 기판(4)을 두껍게 형성함으로써 행한다.Therefore, reinforcement of the support of the bump electrode 2 disposed outside the chip is performed by forming the tape substrate 4 thickly as in the CSP 17 of the fourth embodiment.

여기서, CSP(19)의 골격층 없는 탄성 중합체(3f)는 예를 들면, 아크릴/에폭시계 수지로 이루어지는 접착 기능을 구비한 부재이지만, CSP(17)과 같은 골격층(3d)을 갖고 있지 않기 때문에, 염가임과 함께 두께를 얇게 형성할 수 있다.Here, the elastic polymer 3f without the skeleton layer of the CSP 19 is a member having an adhesive function made of, for example, acrylic / epoxy resin, but does not have the skeleton layer 3d like the CSP 17. For this reason, it is possible to form a thin thickness while being inexpensive.

또, 골격층 없는 탄성 중합체(3f)는 CSP(17)의 경우와 마찬가지로, 테이프 기판(4)과 거의 동일 크기이고, 반도체 칩(1)의 주요면(1a) 상에 배치됨과 함께, 그 외측의 테이프 기판(4)의 기판 돌출부(4b)에도 대응하여 배치되어 있다.In addition, the elastic polymer 3f without the skeleton layer is substantially the same size as the tape substrate 4 in the case of the CSP 17, is disposed on the main surface 1a of the semiconductor chip 1, and the outside thereof. It is arrange | positioned also corresponding to the board | substrate protrusion part 4b of the tape board | substrate 4 of this.

또한, CSP(19)에 있어서의 테이프 기판(4)의 배선 구조는 테이프 기재(4g)의 폴리이미드 수지의 두께를 두껍게 형성할 필요가 있기 때문에, 표면 배선 구조로 되어있다.Moreover, since the wiring structure of the tape substrate 4 in the CSP 19 needs to form the thickness of the polyimide resin of the tape base material 4g thick, it is a surface wiring structure.

즉, 테이프 기재(4g)의 표면측에 동박으로 이루어지는 리드(4c)가 형성된 표면 배선 구조로 함으로써, CSP(17)와 마찬가지로 솔더 레지스트(4h)에 범프용 개구부(4d)를 형성할 수 있고, 이에 따라 테이프 기재(4g)를 두껍게 형성할 수 있다.That is, by setting it as the surface wiring structure in which the lead 4c which consists of copper foil was formed in the surface side of the tape base material 4g, the bump opening part 4d can be formed in the soldering resist 4h similarly to the CSP 17, Thereby, the tape base material 4g can be formed thick.

그 때, CSP(19)로 이용하는 테이프 기판(4)의 폴리이미드 수지의 테이프 기재(4g)의 두께는 예를 들면, 100㎛ 이상이다.In that case, the thickness of the tape base material 4g of the polyimide resin of the tape board | substrate 4 used for CSP19 is 100 micrometers or more, for example.

이에 따라, 테이프 기재(4g)의 두께를 두껍게 하여 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.Thereby, the thickness of the tape base material 4g can be thickened and the support of the bump electrode 2 arrange | positioned outside a chip | tip can be reinforced.

또, 본 실시예 5의 CSP(19)에 있어서의 그 밖의 구조에 관해서는 실시예 4에서 설명한 CSP(17)와 마찬가지이기 때문에 그 중복 설명은 생략한다.The rest of the structure of the CSP 19 of the fifth embodiment is the same as that of the CSP 17 described in the fourth embodiment, and thus the description thereof will be omitted.

또한, 본 실시예 5의 CSP(19)의 제조 방법은 실시예 2의 CSP(13)의 제조 방법과 동일하기 때문에, 그 중복 설명은 생략한다.In addition, since the manufacturing method of the CSP 19 of Example 5 is the same as the manufacturing method of the CSP 13 of Example 2, the duplication description is abbreviate | omitted.

본 실시예 5의 Fan-in/out형의 CSP(19) 및 그 제조 방법에 따르면, 이하와 같은 작용 효과가 얻어진다.According to the fan-in / out type CSP 19 of the fifth embodiment and the manufacturing method thereof, the following effects are obtained.

즉, 반도체 칩(1) 상으로부터 칩 외측에 연장하는 테이프 기판(4)과 골격층 없는 탄성 중합체(3f)를 갖고, 또한 표면 배선 구조의 테이프 기판(4)을 이용함으로써, 테이프 기판(4) 중의 폴리이미드 수지로 이루어지는 테이프 기재(4g)의 두께를 두껍게 형성할 수 있다. 예를 들면, 테이프 기판(4)의 테이프 기재(4g)가 100㎛ 이상의 두께에 의해서 형성된 것을 이용함으로써, 테이프 기판(4)의 강성을 높게 할 수 있다.That is, the tape board | substrate 4 by using the tape board | substrate 4 which extends on the chip outer side from the semiconductor chip 1, and the elastic polymer 3f without a skeleton layer, and the tape board | substrate 4 of surface wiring structure is used. The thickness of the tape base material 4g which consists of polyimide resin in it can be formed thick. For example, the rigidity of the tape substrate 4 can be made high by using what formed the tape base material 4g of the tape substrate 4 by thickness of 100 micrometers or more.

그 결과, 칩 외측에 배치되는 범프 전극(2)의 지지를 보강할 수 있다.As a result, it is possible to reinforce the support of the bump electrode 2 disposed outside the chip.

또한, 골격층 없는 탄성 중합체(3f)를 이용함으로써, 이것을 얇게 형성할 수 있음과 함께, 비용을 저감할 수 있다.In addition, by using the elastic polymer 3f without the skeleton layer, it can be formed thinly and the cost can be reduced.

이에 따라, CSP(19)의 소형·박형화를 또한 도모할 수 있음과 함께, 비용 저감을 도모할 수 있다.As a result, the CSP 19 can be reduced in size and thickness, and the cost can be reduced.

또한, CSP(19)의 조립에 있어서, 도 1에 도시한 CSP(11)와 같은 보강 부재(6)를 이용하지 않고서 조립할 수 있기 때문에, Fan-in/out형의 CSP(17)의 제조(조립)를 용이하게 할 수 있다.In addition, in assembling the CSP 19, since it can be assembled without using the reinforcing member 6 such as the CSP 11 shown in Fig. 1, the production of the fan-in / out type CSP 17 ( Assembly) can be easily performed.

따라서, 제조를 용이하게 함과 함께, 칩 외측의 복수의 범프 전극(2)을 확실하게 지지하는 것이 가능한 Fan-in/out형의 CSP(19)를 실현할 수 있다.Therefore, a fan-in / out CSP 19 can be realized that can easily manufacture and can reliably support the plurality of bump electrodes 2 on the outside of the chip.

또한, CSP(19)에서는, 상기 보강 부재(6)를 이용하고 있지 않기 때문에, CSP(11)와 비교하여 비용을 또한 저감할 수 있다.In addition, since the reinforcing member 6 is not used in the CSP 19, the cost can be further reduced as compared with the CSP 11.

다음에, 본 실시예 5의 CSP(19)에 대한 변형예의 CSP(20)(도 27 및 도 28 참조)의 구조에 관해서 설명한다.Next, the structure of the CSP 20 (see Figs. 27 and 28) of the modification to the CSP 19 of the fifth embodiment will be described.

즉, CSP(19)가 반도체 칩(1)의 전극 패드(1b)의 배열이 센터 패드 배열인 것에 반하여, 도 27 및 도 28에 도시한 CSP(20)는 반도체 칩(1)의 전극 패드(1b)의 배열이 외주 패드 배열인 것이다.That is, while the CSP 19 is arranged in the center pad array of the electrode pads 1b of the semiconductor chip 1, the CSP 20 shown in FIGS. 27 and 28 is formed of the electrode pads of the semiconductor chip 1. The arrangement of 1b) is an outer pad arrangement.

본 실시예 5의 변형예인 CSP(20)에서는 도 27에 도시한 바와 같이, 반도체 칩(1)의 전극 패드(1b)가 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 이 변에 거의 평행하게 배열하여 주요면(1a)의 외주부에 대향하여 배치되어 있다.In the CSP 20 which is a modification of the fifth embodiment, as shown in FIG. 27, the electrode pad 1b of the semiconductor chip 1 is disposed on a pair of sides facing the main surface 1a of the semiconductor chip 1. Therefore, it arrange | positions substantially parallel to this side, and is arrange | positioned facing the outer peripheral part of the main surface 1a.

도 28은 도 27의 CSP(20)의 J-J선에 따르는 단면을 나타낸 도면이다.28 is a cross-sectional view taken along the line J-J of the CSP 20 of FIG. 27.

따라서, 도 27 및 28에 도시한 변형예의 CSP(20)는 도 25, 도 26에 도시한 CSP(19)에 있어서의 반도체 칩(1)의 전극 패드(1b)의 배열을 센터 패드 배열로부터 외주 패드 배열로 치환한 것이다.Therefore, in the CSP 20 of the modification shown in Figs. 27 and 28, the arrangement of the electrode pads 1b of the semiconductor chip 1 in the CSP 19 shown in Figs. It is replaced by a pad array.

또, CSP(20)에서는 반도체 칩(1)의 주요면(1a)에 대향하는 한쌍의 변에 따라서 주요면(1a)의 외주부에 전극 패드(1b)가 대향하여 배열하여 배치되어 있기 때문에, 테이프 기판(4)에는 각각의 열의 전극 패드(1b)를 노출시키는 가늘고 긴 개구부(4e)가 2개 설치되고 있고, 2개의 개구부(4e) 간의 영역이 기판 본체부(4a)로 되고, 또한 각각의 개구부(4e)의 외측의 영역이 기판 돌출부(4b)로 된다.In the CSP 20, the electrode pads 1b are arranged so as to face the outer peripheral portion of the main surface 1a along a pair of sides facing the main surface 1a of the semiconductor chip 1, so that the tape The board | substrate 4 is provided with two elongate opening part 4e which exposes the electrode pad 1b of each row, and the area | region between two opening parts 4e becomes the board | substrate main-body part 4a, and each The area outside the opening 4e becomes the substrate protrusion 4b.

또한, 골격층 없는 탄성 중합체(3f)도 테이프 기판(4)과 거의 마찬가지의 크기이고, 이것의 2개의 개구부(4e)에 대응한 2개의 개구부(3c)가 형성되며, 또한 각각 기판 본체부(4a) 및 기판 돌출부(4b)에 대응한 개소, 즉 반도체 칩(1)의 주요면(1a) 상에 배치되는 개소와, 이 주요면(1a)으로부터 칩 외측에 연장하는 개소를 포함한다.In addition, the elastomer 3f without the skeleton layer is almost the same size as the tape substrate 4, and two opening portions 3c corresponding to the two opening portions 4e are formed, and the substrate main body portion ( 4a) and the location corresponding to the board | substrate protrusion 4b, ie, the location arrange | positioned on the main surface 1a of the semiconductor chip 1, and the location extended from this main surface 1a to a chip outer side.

이에 따라, 반도체 칩(1)의 외측에 배치된 범프 전극(2)의 테이프 기판(4)에 의한 지지를 100㎛ 이상으로 두껍게 형성한 테이프 기재(4g)에 의해서 보강한다.Thereby, the support by the tape substrate 4 of the bump electrode 2 arrange | positioned at the outer side of the semiconductor chip 1 is reinforced by the tape base material 4g formed thick at 100 micrometers or more.

또, CSP(20)에 있어서의 전극 패드(1b)의 배열 이외의 그 밖의 구조에 관해서는 CSP(19)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the structure other than the arrangement of the electrode pad 1b in the CSP 20 is the same as that of the CSP 19, the overlapping description is omitted.

또한, CSP(20)의 제조 방법과, CSP(20)의 제조 방법에 의해서 얻어지는 작용 효과에 관해서도 CSP(19)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the operation effect obtained by the manufacturing method of the CSP 20 and the manufacturing method of the CSP 20 is the same as that of the CSP 19, the duplication description is abbreviate | omitted.

(실시예 6)(Example 6)

도 29는 본 발명의 실시예 6에 의한 반도체 장치(Fan-in/out형의 CSP)의 구조의 일례를 밀봉부를 투과하여 나타내는 평면도, 도 30은 도 29에 도시한 반도체 장치의 K-K선에 따르는 단면도이다.29 is a plan view showing an example of the structure of a semiconductor device (Fan-in / out type CSP) according to a sixth embodiment of the invention through a sealing portion, and FIG. 30 is along the KK line of the semiconductor device shown in FIG. It is a cross section.

본 실시예 6의 CSP(30 : 반도체 장치)는 도 1에 도시한 실시예 1의 CSP(11)와 마찬가지로 센터 패드 배열의 Fan-in/out형이다. 그래서, 본 실시예 6의 CSP(30)에 있어서의 실시예 1의 CSP(11)에 대해서의 변경 개소는 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)와의 접속이 본딩용의와이어(24)를 이용한 와이어 본딩에 의해서 행해진 점이다.The CSP 30 (semiconductor device) of the sixth embodiment is a fan-in / out type of center pad array similarly to the CSP 11 of the first embodiment shown in FIG. Therefore, the change point with respect to the CSP 11 of Example 1 in the CSP 30 of this Embodiment 6 is the lead of the electrode pad 1b of the semiconductor chip 1, and the tape board 4 corresponding to this. The connection with (4c) was performed by wire bonding using the wire 24 for bonding.

즉, 도 30에 도시한 바와 같이, 테이프 기판(4)의 솔더 레지스트(4h)에는 각 리드(4c)의 단부(일부)를 노출시키는 본딩용 개구부(4i)가 각각의 리드(4c)에 대응하여 형성되고, 이 본딩용 개구부(4i)에 노출한 리드(4c)의 상기 단부와 반도체 칩(1)의 전극 패드(1b)가 와이어(24)에 의해서 접속되어 있다.That is, as shown in FIG. 30, the bonding opening 4i which exposes the edge part (part) of each lead 4c in the soldering resist 4h of the tape board | substrate 4 respond | corresponds to each lead 4c. And the end of the lead 4c exposed to the bonding opening 4i and the electrode pad 1b of the semiconductor chip 1 are connected by a wire 24.

따라서, 테이프 기판(4)에 있어서의 각 리드(4c)는 반도체 칩(1)의 전극 패드(1b)를 노출시키는 개구부(4e)를 향해서 연장하고 있지만, 그 개구부(4e)에 배치되지 않고 솔더 레지스트(4h)에 피복되는 상태에서 종단하고 있다.Therefore, each lead 4c in the tape substrate 4 extends toward the opening 4e exposing the electrode pad 1b of the semiconductor chip 1, but is not disposed in the opening 4e and soldered. It terminates in the state covered by the resist 4h.

또한, 테이프 기판(4)의 리드(4c)의 상기 단부[범프 전극(2) 접속측과 반대측 단부]에 와이어 본딩이 행해져 있기 때문에, 밀봉부(5)는 테이프 기판(4)의 개구부(4e)뿐만 아니라, 리드(4c)와 와이어(24)와의 접합부도 피복하고 있다.In addition, since the wire bonding is performed to the said end (opposite side to the bump electrode 2 connection side) of the lead 4c of the tape board | substrate 4, the sealing part 5 is the opening part 4e of the tape board | substrate 4; In addition, the junction part of the lead 4c and the wire 24 is also coat | covered.

즉, CSP(30)의 밀봉부(5)는, 테이프 기판(4)의 개구부(4e)와, 그 주위의 리드(4c)와 와이어(24)와의 접합부도 피복하고 있고, 따라서 상기 CSP(11)의 밀봉부(5)보다도 광범위하게 형성되어 있다.That is, the sealing part 5 of the CSP 30 also covers the opening part 4e of the tape substrate 4, the junction part of the lead 4c and the wire 24 around it, and therefore the said CSP 11 It is formed more extensively than the sealing part 5 of ().

또, 각 리드(4c)의 와이어(24)가 접합되는 상기 단부와 반대측의 일단은, 상기 CSP(11)와 마찬가지로 범프 전극(2)과 전기적으로 접속되어 있다.In addition, one end on the opposite side to the end portion to which the wires 24 of the leads 4c are joined is electrically connected to the bump electrode 2 similarly to the CSP 11.

또한, 도 30에 도시한 바와 같이, 본 실시예 6의 CSP(30)에 이용되는 테이프 기판(4)도 그 테이프 기재(4g)의 표면측에 리드(4c)가 형성된 표면 배선 구조이다.30, the tape substrate 4 used for the CSP 30 of the sixth embodiment also has a surface wiring structure in which a lead 4c is formed on the surface side of the tape base 4g.

또, 와이어 본딩에 이용되는 와이어(24)는 예를 들면, 금선 등이지만 금선 이외의 동선 등을 이용하여도 좋다.In addition, although the wire 24 used for wire bonding is a gold wire etc., you may use copper wire etc. other than gold wire, for example.

본 실시예 6의 CSP(30)에 있어서의 그 밖의 구조에 대해서는, 실시예 1에서 설명한 CSP(11)돠 마찬가지이기 때문에 그 중복 설명은 생략한다.The rest of the structure of the CSP 30 of the sixth embodiment is the same as that of the CSP 11 described in the first embodiment, and the duplicate explanation thereof is omitted.

다음에, 본 실시예 6의 CSP(30)의 제조 방법에 관해서 설명한다.Next, the manufacturing method of the CSP 30 of the sixth embodiment will be described.

CSP(30)의 제조 방법은 상기 CSP(11)의 제조 방법과 거의 동일하지만, 그 상위점은 도 3에 도시한 단계 S4의 리드 접합에 있어서, 와이어 본딩을 행하고, 금선 등의 본딩용의 와이어(24)에 의해서 반도체 칩(1)의 전극 패드(1b)와 테이프 기판(4)의 리드(4c)를 접속하는 것이다.Although the manufacturing method of the CSP 30 is substantially the same as the manufacturing method of the said CSP 11, the difference is the wire bonding in the lead bonding of step S4 shown in FIG. 3, and bonding for gold wires, etc. The electrode pad 1b of the semiconductor chip 1 and the lead 4c of the tape substrate 4 are connected by the 24.

따라서, 단계 S3의 칩 접합을 끝낸 후, 단계 S4로서 와이어 본딩 장치를 이용하여 와이어 본딩을 행하고, 이에 따라 테이프 기판(4)의 개구부(4e)에 노출한 반도체 칩(1)의 전극 패드(1b)와, 이에 대응하는 테이프 기판(4)의 리드(4c)의 본딩용 개구부(4i)에 노출하는 단부(일부)를 본딩용의 와이어(24)에 의해서 접속한다.Therefore, after the chip bonding in step S3 is finished, wire bonding is performed using the wire bonding apparatus as step S4, whereby the electrode pad 1b of the semiconductor chip 1 exposed to the opening 4e of the tape substrate 4. ) And an end portion (part) exposed to the bonding opening 4i of the lid 4c of the tape substrate 4 corresponding thereto are connected by the wire 24 for bonding.

그 후, 단계 S5의 밀봉을 행한다.Thereafter, the sealing of step S5 is performed.

즉, 테이프 기판(4)의 개구부(4e)에 밀봉재를 적하하고, 반도체 칩(1)의 전극 패드(1b)와 이에 접속된 본딩용의 와이어(24)를 수지 밀봉함과 함께, 개구부(4e) 주위의 리드(4c)와 와이어(24)와의 접합부에도 상기 밀봉재 적하하고, 이에 의해서 밀봉부(5)를 형성한다.That is, a sealing material is dripped in the opening part 4e of the tape board | substrate 4, resin sealing of the electrode pad 1b of the semiconductor chip 1, and the bonding wire 24 connected to this, and the opening part 4e The said sealing material is also dripped at the junction part of the lead 4c of the (circle) and the wire 24, and the sealing part 5 is formed by this.

그 후, 실시예 1의 CSP(11)의 제조와 마찬가지로 단계 S6∼ 단계 S9를 행하여 CSP(30)를 완성시킨다.Thereafter, similarly to the manufacture of the CSP 11 of the first embodiment, steps S6 to S9 are performed to complete the CSP 30.

본 실시예 6의 Fan-in/out형의 CSP(30) 및 그 제조 방법에 따르면, 이하와같은 작용 효과가 얻어진다.According to the Fan-in / out CSP 30 of the sixth embodiment and the method of manufacturing the same, the following effects are obtained.

즉, CSP(30)에서는 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)를 와이어(24)를 이용한 와이어 본딩에 의해서 접속하기 때문에, 그 제조 단계에 있어서 기존의 와이어 본더 등의 조립 장치를 이용하는 수 있고, 그 결과 CSP(30)의 제조 비용을 낮게 억제할 수 있다.That is, in the CSP 30, the electrode pad 1b of the semiconductor chip 1 and the lead 4c of the tape substrate 4 corresponding thereto are connected by wire bonding using the wire 24, so that the manufacturing step thereof is performed. The conventional assembly apparatus, such as a wire bonder, can be used, and as a result, the manufacturing cost of the CSP 30 can be kept low.

또, 그 밖의 작용 효과에 관해서는 실시예 1의 CSP(11)와 마찬가지이기 때문에, 그 중복 설명은 생략한다.In addition, since the other effect is the same as that of the CSP 11 of Example 1, the duplication description is abbreviate | omitted.

또한, 도 29, 도 30에 도시한 본 실시예 6의 CSP(30)는 센터 패드 배열이 것이지만, 와이어 본딩에 의해서 반도체 칩(1)의 전극 패드(1b)와 이에 대응하는 테이프 기판(4)의 리드(4c)를 접속하는 구조 및 그 제조 방법에 대해서는 실시예 1∼5의 경우와 마찬가지로 외주 패드 배열인 것에도 적용 가능하고, 그 때 외주 배트 배열에 의해서 얻어지는 작용 효과에 관해서도, 센터 패드 배열의 CSP(30)의 경우와 마찬가지이다.In addition, although the CSP 30 of this Embodiment 6 shown in FIG. 29, FIG. 30 is a center pad arrangement, the electrode pad 1b of the semiconductor chip 1 and the corresponding tape substrate 4 by wire bonding are carried out. The structure for connecting the leads 4c and the manufacturing method thereof can be applied to the outer pad array as in the case of Examples 1 to 5, and the center pad array also for the operational effect obtained by the outer peripheral bat array at that time. The same is true for the CSP 30 of the above.

이상, 본 발명자에 의해서 이루어진 발명을 발명의 실시예 1∼6에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시예 1∼6에 한정되는 것이 아니라, 그 요지를 일탈하지 않은 범위에서 여러 가지 변경 가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely based on Examples 1-6 of this invention, this invention is not limited to Examples 1-6 of the said invention, A various range is not deviated from the summary. Of course it is possible to change things.

예를 들면, 상기 실시예 1∼6에 있어서는 반도체 칩(1)이 장방형의 경우에 관해서 설명하였지만, 반도체 칩(1)은 정방형이어도 좋다.For example, in the first to sixth embodiments, the case where the semiconductor chip 1 is rectangular has been described. However, the semiconductor chip 1 may be square.

또한, 반도체 칩(1)에 설치되는 전극 패드(1b)의 설치 개소에 관해서도, 외주 배트 배열인 경우, 반도체 칩(1)의 주요면(1a)의 외주부이면 양단부에 한하지않고, 예를 들면 외주 전체에 설치되어 있어도 좋다.In addition, also in the case where the electrode pad 1b provided in the semiconductor chip 1 is provided in the outer periphery bat arrangement, if it is the outer peripheral part of the main surface 1a of the semiconductor chip 1, it is not limited to both ends, for example It may be provided in the whole outer periphery.

또한, 그 때의 전극 패드(1b)의 수 및 범프 전극(2)의 수에 관해서도, 상기 실시예 1∼6의 것에 한정되지 않으며, 몇 개라도 좋다.The number of electrode pads 1b and the number of bump electrodes 2 at that time are not limited to those of the first to sixth embodiments, but any number may be used.

또, 테이프 기판(4)의 개구부(4e) 및 탄성 중합체(3)의 개구부(3c)의 형상에 관해서도, 장방형에 한정되는 것이 아니라, 반도체 칩(1)의 전극 패드(1b)를 노출 가능한 형상이면, 장방형 이외의 형상이어도 좋다.In addition, the shapes of the openings 4e of the tape substrate 4 and the openings 3c of the elastomer 3 are not limited to rectangles, but are shapes that can expose the electrode pads 1b of the semiconductor chip 1. If it is a back surface, shapes other than rectangle may be sufficient.

또한, 상기 실시예 6에서는, CSP(30)의 테이프 기판(4)이 표면 배선 구조인 경우를 설명하였지만, CSP(30)에 이용되는 테이프 기판(4)은 이면 배선 구조여도 좋다. 단, 이면 배선 구조의 테이프 기판(4)에서는 본딩용 개구부(4i)가 테이프 기재(4g)에 설치되게 된다.In the sixth embodiment, the tape substrate 4 of the CSP 30 has a surface wiring structure. However, the tape substrate 4 used for the CSP 30 may have a back wiring structure. However, in the tape board | substrate 4 of a back wiring structure, the bonding opening part 4i is provided in the tape base material 4g.

또한, 상기 실시예 6에서 설명한 와이어 본딩에 의한 CSP 구조는 실시예 1∼5의 CSP(11, 12, 13, 14, 15. 16. 17, 18, 19, 20)에 관해서도 적용 가능하고, 그 때의 구조는 반도체 칩(1)의 전극 패드(1b)와 접속되어 있던 리드(4c)를 와이어(24)로 치환하는 것이다.In addition, the CSP structure by wire bonding described in the sixth embodiment is applicable also to the CSPs 11, 12, 13, 14, 15. 17, 18, 19, and 20 of the first to fifth embodiments. The structure at that time replaces the lead 4c connected to the electrode pad 1b of the semiconductor chip 1 with the wire 24.

또한, 상기 실시예 1에서 설명한 CSP(11) 및 그 변형예인 CSP(12)에 이용되는 테이프 기판(4)의 리드(4c)를 피복하는 도금층에 관해서도 실시예 2∼6의 각 CSP에 대해 적용되는 것이다.In addition, the plating layer covering the lead 4c of the tape substrate 4 used in the CSP 11 and the modified CSP 12 described in the first embodiment is also applied to each of the CSPs of Examples 2 to 6. Will be.

또한, 상기 실시예 1∼6에서 설명한 Fan-in/out형의 반도체 장치(CSP)는 예를 들면, DRAM (Dynamic Random Access Memory), S(Syncronous) DRAM, S (Static) RAM, Rambus(램 버스) DRAM, Direct Rambus DRAM, DDR(Double Data Rate) 방식 싱크로너스 DRAM, 플래시 메모리, ASIC(Application Specific IC), CPU (Central Processing Unit), 게이트 어레이 등에 이용할 수 있고, 그 응용 제품으로서는 예를 들면, 모듈이나 카드 등의 전자 기기 혹은 휴대용 소형·박형 전자 기기 등이다.In addition, the fan-in / out type semiconductor device (CSP) described in the first to sixth embodiments may be, for example, a dynamic random access memory (DRAM), a syncronous (DRAM) DRAM, a static RAM (S), or a rambus (RAM). Bus) DRAM, Direct Rambus DRAM, double data rate (DDR) synchronous DRAM, flash memory, ASIC (Application Specific IC), CPU (Central Processing Unit), gate array, and the like. Electronic devices such as modules and cards, or portable small and thin electronic devices.

단, 상기 모듈이나 카드 혹은 휴대용 소형·박형 전자 기기 이외의 다른 제품에 이용하여도 되는 것은 물론이다.However, of course, you may use it for other products other than the said module, a card, or a portable small and thin electronic device.

본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면, 이하와 같다.Among the inventions disclosed in the present application, the effects obtained by the representative ones are briefly described as follows.

(1) Fan-in/out형의 반도체 장치(CSP)에 있어서, 반도체 칩의 외측에 배치되는 보강 부재가 설치됨으로써, 칩 외측의 복수의 범프 전극의 지지를 확실하게 행할 수 있다.(1) In the fan-in / out type semiconductor device (CSP), by providing a reinforcing member disposed outside the semiconductor chip, the bump electrodes on the outside of the chip can be reliably supported.

(2) 반도체 칩의 주요면 상에 다공질의 탄성 구조체가 배치됨으로써, 반도체 장치 실장시의 리플로우에 있어서 탄성 구조체 중에 보이드가 형성되어 있지 않기 때문에, 내리플로우성이 우수한 반도체 장치로 할 수 있다. 그 결과, 반도체 장치의 신뢰성을 향상시킬 수 있다.(2) Since the porous elastic structure is disposed on the main surface of the semiconductor chip, voids are not formed in the elastic structure during reflow at the time of semiconductor device mounting, so that the semiconductor device excellent in downflow can be obtained. As a result, the reliability of the semiconductor device can be improved.

(3) 반도체 칩 상으로부터 칩 외측에 연장하는 테이프 기판과 탄성 구조체를 갖고, 이 테이프 기판 중의 테이프 기재의 폴리이미드 수지의 두께와, 탄성 구조체 내의 골격층의 폴리이미드 수지의 두께와의 합계를 100∼175㎛로 함으로써, 보강 부재를 설치하지 않고 칩 외측의 범프 전극의 지지를 확실하게 행할 수 있다. 그결과, Fan-in/out형의 반도체 장치(CSP)의 제조를 용이하게 하고, 또한 칩 외측의 복수의 범프 전극을 확실하게 지지하는 것이 가능하게 된다.(3) having a tape substrate and an elastic structure extending from the semiconductor chip to the outside of the chip, the total of the thickness of the polyimide resin of the tape base material in the tape substrate and the thickness of the polyimide resin of the skeleton layer in the elastic structure being 100; By setting it as -175 micrometers, the bump electrode of a chip outer side can be reliably supported, without providing a reinforcement member. As a result, it becomes easy to manufacture a fan-in / out type | mold semiconductor device CSP, and it becomes possible to reliably support the some bump electrode of a chip outer side.

Claims (53)

반도체 장치에 있어서,In a semiconductor device, 복수의 범프 전극이 반도체 칩의 주요면 상과 상기 칩 주요면 상의 외측과,A plurality of bump electrodes on the main surface of the semiconductor chip and the outer side on the chip main surface, 상기 반도체 칩의 주요면 상에 배치되어, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와,A porous elastic structure disposed on a main surface of the semiconductor chip, the opening having an opening for exposing connection terminals of the semiconductor chip; 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되고 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드와, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,A tape substrate having a lead extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to the bump electrode, and an opening for exposing the connection terminal; , 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와,A reinforcing member for reinforcing the support of the bump electrode disposed outside the semiconductor chip; 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하는 것을 특징으로 하는 반도체 장치.And a sealing portion for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate. 제1항에 있어서, 상기 보강 부재는 폴리이미드 수지에 의해서 두껍게 형성되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein said reinforcing member is formed thick by polyimide resin. 제1항에 있어서, 상기 보강 부재는 금속재로 이루어지는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein said reinforcing member is made of a metal material. 제1항에 있어서, 상기 보강 부재는 프레임형으로 형성되고, 상기 프레임 내에 상기 반도체 칩 및 상기 탄성 구조체가 배치되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the reinforcing member is formed in a frame shape, and the semiconductor chip and the elastic structure are disposed in the frame. 제1항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 따라서 배치되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the connection terminal of the semiconductor chip is disposed along the side near the middle of one of the pair of sides facing the main surface of the semiconductor chip. 제1항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽의 변에 따라서 배치되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the connection terminal of the semiconductor chip is disposed along an outer peripheral portion of the main surface of the semiconductor chip along either side of the main surface. 제1항에 있어서, 상기 다공질의 탄성 구조체는 골격층과 그 양면에 형성된 접착층으로 이루어지는 3층 구조이며, 상기 골격층은 다공질 불소 수지로 이루어지고, 상기 접착층은 에폭시 함침 다공질 불소 수지로 이루어지는 것을 특징으로 하는 반도체 장치.2. The porous elastic structure of claim 1, wherein the porous elastic structure is a three-layer structure consisting of a skeleton layer and an adhesive layer formed on both sides thereof, wherein the skeleton layer is made of a porous fluororesin, and the adhesive layer is made of an epoxy-impregnated porous fluorine resin. A semiconductor device. 제1항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재에 동박(copper coil)으로 만들어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the tape substrate of the tape substrate is made of polyimide resin, and the lead made of copper coil is formed on the tape substrate. 제1항에 있어서, 폴리이미드 수지로 이루어지는 상기 보강 부재와, 상기 테이프 기판의 상기 테이프 기재의 폴리이미드 수지와의 두께의 합계가 100∼175㎛인 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 1, wherein the total thickness of the reinforcing member made of the polyimide resin and the polyimide resin of the tape base material of the tape substrate is 100 to 175 µm. 반도체 장치에 있어서,In a semiconductor device, 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하는 탄성 구조체 보강부를 포함하고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 탄성 구조체와,An elastic structure body portion disposed on the main surface of the semiconductor chip and an elastic structure reinforcement portion extending outside the main surface of the semiconductor chip, and including an opening exposing connection terminals formed on the main surface of the semiconductor chip. With elastic structure to do, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드와 테이프 기재를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과,And a lead and a tape base material extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to a bump electrode which is an external terminal. A tape substrate comprising an opening exposing the tape substrate; 상기 반도체 칩의 상기 접속 단자 및 이에 접속되는 상기 리드를 밀봉하는 밀봉부와,A sealing part for sealing the connection terminal of the semiconductor chip and the lead connected thereto; 상기 반도체 칩의 주요면과 상기 반도체 칩 외측에 대응하여 배치되는 상기 외부 단자가 되는 범프 전극을 포함하고,A bump electrode serving as a main surface of the semiconductor chip and the external terminal disposed corresponding to an outer side of the semiconductor chip; 상기 반도체 칩의 외측에 배치되는 상기 범프 전극은 상기 테이프 기판과 상기 탄성 구조체의 상기 탄성 구조체 보강부에 의해서 지지되며, 또한 보강되는 것을 특징으로 하는 반도체 장치.And the bump electrode disposed outside the semiconductor chip is supported by the tape substrate and the elastic structure reinforcement portion of the elastic structure and is reinforced. 제10항에 있어서, 상기 탄성 구조체는 폴리이미드 수지로 이루어지는 골격층을 포함하는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 10, wherein the elastic structure includes a skeleton layer made of a polyimide resin. 제10항에 있어서, 상기 탄성 구조체는 폴리이미드 수지로 이루어지는 골격층을 포함하고, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 폴리이미드 수지로 이루어지는 상기 골격층과 상기 테이프 기재와의 두께의 합계가 100∼175㎛인 것을 특징으로 하는 반도체 장치.The said elastic structure contains a frame | skeleton layer which consists of a polyimide resin, The said tape base material of the said tape board | substrate consists of a polyimide resin, The said frame | skeleton layer consisting of the said polyimide resin, The said tape base material, The sum total of thickness is 100-175 micrometers, The semiconductor device characterized by the above-mentioned. 제12항에 있어서, 상기 테이프 기재의 폴리이미드 수지의 두께는 50㎛이고, 상기 탄성 구조체의 상기 골격층의 폴리이미드 수지의 두께는 50∼125㎛인 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 12, wherein the tape-based polyimide resin has a thickness of 50 µm, and the thickness of the polyimide resin of the framework layer of the elastic structure is 50-125 µm. 제10항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽이 한쌍의 변의 중간 부근에서 상기 변에 따라 배치되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 10, wherein the connecting terminal of the semiconductor chip is disposed along the side of the semiconductor terminal in the vicinity of one of the pair of sides opposite to the main surface of the semiconductor chip. 제10항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 10, wherein the connection terminal of the semiconductor chip is arranged in an outer peripheral portion of the main surface of the semiconductor chip and arranged almost parallel to either side of the main surface. 제10항에 있어서, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 10, wherein the tape base material of the tape substrate is made of polyimide resin, and the lead made of copper foil is formed on either side of the tape base material. 제16항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 16, wherein the lead made of copper foil is formed on a surface of the tape substrate opposite to the bonding side of the tape substrate with the elastic structure. 반도체 장치에 있어서,In a semiconductor device, 복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,A plurality of bump electrodes are on the main surface of the semiconductor chip and the outside on the chip main surface, 상기 반도체 칩의 주요면 상에 배치되는 탄성 구조체 본체부와 상기 반도체 칩의 상기 주요면의 외측에 연장하여 배치되는 탄성 구조체 보강부를 포함하고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 두꺼운 탄성 구조체와,A thick elastic body including an elastic structure body portion disposed on a main surface of the semiconductor chip and an elastic structure reinforcement portion extending outwardly of the main surface of the semiconductor chip, and having an opening for exposing connection terminals of the semiconductor chip; Structure, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,A tape extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to the bump electrode, the tape having an opening for exposing the connection terminal; Substrate, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고,A sealing part for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate, 상기 탄성 구조체의 두께는 상기 테이프 기판과 동일하거나 그 이상의 두께가 되도록 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 탄성 구조체 보강부에 의해 보강되는 것을 특징으로 하는 반도체 장치.The elastic structure is configured to have a thickness equal to or greater than that of the tape substrate, and the support of the bump electrode disposed on the outside of the semiconductor chip by the tape substrate is reinforced by the thick elastic structure reinforcement portion. A semiconductor device characterized by the above-mentioned. 제18항에 있어서, 상기 반도체 칩의 상기 접속 단자는 반도체 칩의 상기 요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하여 배치되어 있는 것을 특징으로 하는 반도체 장치19. The semiconductor device according to claim 18, wherein the connection terminal of the semiconductor chip is arranged in substantially parallel to the side near the middle of any one pair of sides opposing the concave surface of the semiconductor chip. 제18항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽의 변에 거의 평행하게 배열하여 배치되는 것을 특징으로 하는 반도체 장치.19. The semiconductor device according to claim 18, wherein the connection terminal of the semiconductor chip is arranged in an outer circumference of the main surface of the semiconductor chip so as to be arranged almost parallel to either side of the main surface. 제18항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.19. The semiconductor device according to claim 18, wherein the tape base material of the tape substrate is made of polyimide resin, and the lead made of copper foil is formed on either side of the tape base material. 제21항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 상기 탄성 구조체와의 접합측 면에 동박으로 이루어지는 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 21, wherein the lead made of copper foil is formed on a side of the tape substrate bonded to the elastic structure of the tape substrate. 제18항에 있어서, 상기 테이프 기재의 폴리이미드 수지의 두께는 50㎛이고, 상기 탄성 구조체의 상기 폴리이미드 수지의 두께는 50∼125㎛인 것을 특징으로 하는 반도체 장치.19. The semiconductor device according to claim 18, wherein a thickness of the polyimide resin of the tape base material is 50 mu m, and a thickness of the polyimide resin of the elastic structure is 50 to 125 mu m. 반도체 장치에 있어서,In a semiconductor device, 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 상기 반도체 칩의 주요면에 형성되는 접속 단자를 노출시키는 개구부를 포함하는 다공질의 탄성 구조체와,A porous elastic structure including an opening extending from the main surface of the semiconductor chip to the outside of the chip and exposing connection terminals formed on the main surface of the semiconductor chip; 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며, 또한 타단이 외부 단자인 범프 전극과 전기적으로 접속되는 리드를 포함함과 함께, 상기 접속 단자를 노출시키는 개구부를 포함하는 테이프 기판과,A lead extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal, and the other end of which is electrically connected to a bump electrode, which is an external terminal; A tape substrate comprising an opening to make, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부와,A sealing portion for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate; 상기 반도체 칩의 주요면과 상기 반도체 칩 외측과 대응하여 배치되는 외부 단자인 복수의 범프 전극을 포함하고,A plurality of bump electrodes serving as main terminals of the semiconductor chip and external terminals disposed to correspond to the outside of the semiconductor chip; 상기 테이프 기판의 테이프 기재가 상기 다공질의 탄성 구조체의 골격층보다 두껍게 구성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 두꺼운 상기 테이프 기재에 의해서 보강되는 것을 특징으로 하는 반도체 장치.The tape base material of the tape substrate is thicker than the skeleton layer of the porous elastic structure, and the support of the tape substrate of the bump electrode disposed outside the semiconductor chip is reinforced by the thick tape base material. Semiconductor device. 제24항에 있어서, 상기 테이프 기판의 상기 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 24, wherein the tape base material of the tape substrate is made of polyimide resin, and the lead made of copper foil is formed on either side of the tape base material. 제25항에 있어서, 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측 면에 동박으로 이루어진 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 25, wherein the lead made of copper foil is formed on a surface opposite to the bonding side of the tape substrate with the elastic structure. 제24항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하며 배치되는 것을 특징으로 하는 반도체 장치.25. The semiconductor device according to claim 24, wherein said connecting terminal of said semiconductor chip is arranged in substantially parallel to said side near the middle of one pair of sides opposing said main surface of said semiconductor chip. 제24항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.25. The semiconductor device according to claim 24, wherein the connection terminal of the semiconductor chip is arranged in an outer peripheral portion of the main surface of the semiconductor chip and arranged almost parallel to either side of the main surface. 제24항에 있어서, 상기 다공질의 탄성 구조체가 상기 골격층과 그 양면에 형성된 접착층으로 이루어지는 3층 구조이며, 상기 골격층은 다공질 불소 수지로 이루어지고, 상기 접착층은 에폭시 함침 다공질 불소 수지로 이루어지는 것을 특징으로 하는 반도체 장치.25. The method of claim 24, wherein the porous elastic structure is a three-layer structure consisting of the skeletal layer and an adhesive layer formed on both sides thereof, wherein the skeletal layer is made of a porous fluororesin, and the adhesive layer is made of an epoxy-impregnated porous fluorine resin. A semiconductor device characterized by the above-mentioned. 제24항에 있어서, 상기 테이프 기판의 상기 테이프 기재의 두께는 100㎛ 이상인 것을 특징으로 하는 반도체 장치.The semiconductor device according to claim 24, wherein a thickness of the tape base material of the tape substrate is 100 µm or more. 반도체 장치에 있어서,In a semiconductor device, 복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,A plurality of bump electrodes are on the main surface of the semiconductor chip and the outside on the chip main surface, 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 골격층 없는 탄성 구조체와,An elastic structure without a skeleton layer extending from the main surface of the semiconductor chip to the outside of the chip and having openings for exposing connection terminals of the semiconductor chip; 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장되고, 일단이 상기 접속 단자와 전기적으로 접속되며 또한 타단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,A tape extending from the main surface of the semiconductor chip to the outside of the chip, one end of which is electrically connected to the connection terminal and the other end of which is electrically connected to the bump electrode, the tape having an opening for exposing the connection terminal; Substrate, 상기 반도체 칩의 상기 접속 단자 및 상기 테이프 기판의 상기 리드를 밀봉하는 밀봉부를 포함하고,A sealing part for sealing the connection terminal of the semiconductor chip and the lead of the tape substrate, 상기 테이프 기판의 테이프 기재가 100㎛ 이상의 두께로 형성되고, 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지가 100㎛ 이상의 두께의 상기 테이프 기재에 의해서 보강되어 있는 것을 특징으로 하는 반도체 장치.The tape base material of the said tape substrate is formed in thickness of 100 micrometers or more, The support by the said tape substrate of the said bump electrode arrange | positioned outside of the said semiconductor chip is reinforced by the said tape base material of thickness of 100 micrometers or more, It is characterized by the above-mentioned. Semiconductor device. 제31항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면에 대향하는 어느 한쪽의 한쌍의 변의 중간 부근에 상기 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치32. The semiconductor device according to claim 31, wherein said connecting terminal of said semiconductor chip is arranged in substantially parallel to said side near the middle of one pair of sides opposite to said main surface of said semiconductor chip. 제31항에 있어서, 상기 반도체 칩의 상기 접속 단자는 상기 반도체 칩의 상기 주요면의 외주부에 상기 주요면의 어느 한쪽 변에 거의 평행하게 배열하며 배치되어 있는 것을 특징으로 하는 반도체 장치.32. The semiconductor device according to claim 31, wherein the connection terminal of the semiconductor chip is arranged in an outer peripheral portion of the main surface of the semiconductor chip and arranged almost parallel to either side of the main surface. 반도체 장치에 있어서,In a semiconductor device, 복수의 범프 전극이 반도체 칩의 주요면 상과 칩 주요면 상의 외측과,A plurality of bump electrodes are on the main surface of the semiconductor chip and the outside on the chip main surface, 상기 반도체 칩의 주요면 상에 배치되어, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성된 다공질의 탄성 구조체와,A porous elastic structure disposed on a main surface of the semiconductor chip, the opening having an opening for exposing connection terminals of the semiconductor chip; 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장하고, 일부가 노출되며 또한 일단이 상기 범프 전극과 전기적으로 접속되는 리드를 포함하고, 상기 접속 단자를 노출시키는 개구부가 형성된 테이프 기판과,A tape substrate extending from the main surface of the semiconductor chip to the outside of the chip, the tape substrate including a lead partially exposed and one end electrically connected to the bump electrode, and having an opening for exposing the connection terminal; 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 상기 리드의 노출한 상기 일부를 접속하는 본딩용 와이어와,Bonding wires for connecting the exposed terminals of the leads of the tape substrate to the connection terminals of the semiconductor chip; 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 지지를 보강하는 보강 부재와,A reinforcing member for reinforcing the support of the bump electrode disposed outside the semiconductor chip; 상기 반도체 칩의 상기 접속 단자 및 상기 와이어를 밀봉하는 밀봉부를 포함하는 것을 특징으로 하는 반도체 장치.And a sealing portion for sealing the connection terminal and the wire of the semiconductor chip. 제34항에 있어서, 상기 테이프 기판의 테이프 기재는 폴리이미드 수지로 이루어지고, 상기 테이프 기재의 표리 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성되는 것을 특징으로 하는 반도체 장치.35. The semiconductor device according to claim 34, wherein the tape base material of the tape substrate is made of polyimide resin, and the lead made of copper foil is formed on either side of the front and back of the tape base material. 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device, 주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,Preparing a semiconductor chip including a plurality of connection terminals on a main surface thereof; 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,Preparing a tape substrate including a lead on one surface and having an opening for disposing a portion of the lead; 상기 테이프 기판과 동등 또는 그 이상의 두께로 형성되어, 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 탄성 구조체 본체부를 포함하고, 상기 탄성 구조체 본체부와 그 외측에 형성된 탄성 구조체 보강부로 이루어지는 탄성 구조체를 준비하는 단계와,An elastic structure body portion formed to have a thickness equal to or greater than that of the tape substrate, and having an opening having substantially the same shape as the opening portion of the tape substrate, and comprising an elastic structure body portion and an elastic structure reinforcement portion formed outside thereof. Preparing the structure, 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,Bonding the tape substrate and the elastic structure to a position of the opening of the tape substrate and the opening of the elastic structure; 상기 반도체 칩의 복수의 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 탄성 구조체 본체부를 상기 반도체 칩의 주요면 상에 배치함과 함께, 상기 탄성 구조체 보강부를 상기 반도체 칩의 상기 주요면의 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,A plurality of connection terminals of the semiconductor chip are exposed to the two openings to arrange the elastic structure main body portion on the main surface of the semiconductor chip, and the elastic structure reinforcement portion is located outside the main surface of the semiconductor chip. Bonding the main surface and the elastic structure of the semiconductor chip to extend; 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,Connecting the lead arranged in the opening of the tape substrate corresponding to the connection terminal of the semiconductor chip; 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와,Resin-sealing the connection terminal of the semiconductor chip and the lead connected thereto to form a sealing portion; 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,Forming the bump electrode connected to the lead on one surface of the tape substrate; 상기 테이프 기판을 개별화하는 단계를 포함하고,Individualizing the tape substrate; 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 두꺼운 상기 탄성 구조체 보강부에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device, wherein support by the tape substrate of the bump electrode disposed outside the semiconductor chip can be reinforced by the thick elastic structure reinforcement portion. 제36항에 있어서, 상기 테이프 기판으로서, 이것의 테이프 기재가 폴리이미드 수지에 의해서 형성되어, 상기 테이프 기재의 어느 한쪽 면에 동박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.37. The semiconductor device according to claim 36, wherein as the tape substrate, a tape substrate thereof is formed of a polyimide resin, and a tape substrate having the lead formed of copper foil is used on either side of the tape substrate. Manufacturing method. 제36항에 있어서, 상기 테이프 기판으로서, 이것의 테이프 기재가 폴리이미드 수지에 의해 형성되어, 상기 테이프 기재의 상기 탄성 구조체와의 접합측 면에 동박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하고, 상기 테이프 기판에 상기 범프 전극을 형성할 때에, 상기 테이프 기재의 범프 탑재 개소에 설치된 범프용 개구부를 통해 상기 범프 전극을 상기 리드와 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.37. The tape substrate according to claim 36, wherein as the tape substrate, a tape substrate thereof is formed of a polyimide resin, and the tape substrate on which the lead made of copper foil is formed on the bonding side surface of the tape substrate with the elastic structure, When the bump electrode is formed on the tape substrate, the bump electrode is electrically connected to the lead through a bump opening portion provided at a bump mounting portion of the tape substrate. 제36항에 있어서, 상기 탄성 구조체를 통해 상기 테이프 기판과 상기 반도체 칩을 접합했을 때, 상기 테이프 기판이 상기 반도체 칩의 전 주위로부터 칩 외측에 돌출하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 36, wherein the tape substrate protrudes from the perimeter of the semiconductor chip to the outside of the chip when the tape substrate and the semiconductor chip are bonded through the elastic structure. 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device, 주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,Preparing a semiconductor chip including a plurality of connection terminals on a main surface thereof; 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,Preparing a tape substrate including a lead on one surface and having an opening for disposing a portion of the lead; 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,Preparing a porous elastic structure having an opening having substantially the same shape as the opening of the tape substrate; 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,Bonding the tape substrate and the elastic structure to a position of the opening of the tape substrate and the opening of the elastic structure; 상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 테이프 기판과 상기 탄성 구조체를 상기 반도체 칩의 주요면 상으로부터 칩 외측에 연장시켜 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,By exposing the connection terminal of the semiconductor chip to the two openings, the tape substrate and the elastic structure extend from the main surface of the semiconductor chip to the outside of the chip to bond the main surface and the elastic structure of the semiconductor chip. To do that, 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,Connecting the lead arranged in the opening of the tape substrate corresponding to the connection terminal of the semiconductor chip; 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여밀봉부를 형성하는 단계와,Resin-sealing the connection terminal of the semiconductor chip and the lead connected thereto to form a sealing part; 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,Forming the bump electrode connected to the lead on one surface of the tape substrate; 상기 테이프 기판을 개별화하는 단계를 포함하고,Individualizing the tape substrate; 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를, 상기 탄성 구조체의 골격층보다 두껍게 형성된 상기 테이프 기판의 테이프 기재에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.The manufacturing method of the semiconductor device characterized by the above-mentioned support of the said tape substrate of the bump electrode arrange | positioned outside of the said semiconductor chip being reinforced by the tape base material of the said tape substrate formed thicker than the skeleton layer of the said elastic structure. . 제40항에 있어서, 상기 다공질의 탄성 구조체로서, 이것의 골격층이 다공질 불소 수지에 의해서 형성된 탄성 구조체를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.41. The method of manufacturing a semiconductor device according to claim 40, wherein as the porous elastic structure, an elastic structure formed of a porous fluorine resin is used as the skeleton layer thereof. 제40항에 있어서, 상기 테이프 기판으로서, 이것의 상기 테이프 기재가 폴리이미드 수지에 의해서 형성되어, 상기 테이프 기재의 어느 한쪽의 면에 금속박으로 이루어지는 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.41. The semiconductor according to claim 40, wherein as the tape substrate, the tape substrate thereof is formed of a polyimide resin, and a tape substrate having the lead formed of metal foil on one surface of the tape substrate is used. Method of manufacturing the device. 제42항에 있어서, 상기 테이프 기판의 상기 리드는 동박에 의해 형성되거나 리드인 것을 특징으로 하는 반도체 장치의 제조 방법.43. The method of manufacturing a semiconductor device according to claim 42, wherein said lead of said tape substrate is formed of or is a lead. 제42항에 있어서, 상기 테이프 기판으로서, 이것의 상기 테이프 기재가 폴리이미드 수지에 의해서 형성됨과 함께, 상기 테이프 기재의 두께가 100㎛ 이상인 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.43. The method of manufacturing a semiconductor device according to claim 42, wherein, as the tape substrate, the tape substrate thereof is formed of a polyimide resin, and the tape substrate has a thickness of 100 µm or more. 제42항에 있어서, 상기 테이프 기판으로서, 상기 테이프 기재의 상기 탄성 구조체와의 접합측과 반대측의 면에 상기 리드가 형성된 테이프 기판을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.43. The method of manufacturing a semiconductor device according to claim 42, wherein as the tape substrate, a tape substrate having the lead formed on a surface of the tape substrate opposite to the bonding side of the elastic structure is used. 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device, 주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,Preparing a semiconductor chip including a plurality of connection terminals on a main surface thereof; 일면에 리드를 포함하고, 상기 리드의 일부를 배치하는 개구부가 형성된 테이프 기판을 준비하는 단계와,Preparing a tape substrate including a lead on one surface and having an opening for disposing a portion of the lead; 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,Preparing a porous elastic structure having an opening having substantially the same shape as the opening of the tape substrate; 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와,Preparing a reinforcing member for reinforcing the support by the tape substrate of the bump electrode disposed outside the semiconductor chip; 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,Bonding the tape substrate and the elastic structure to a position of the opening of the tape substrate and the opening of the elastic structure; 상기 테이프 기판과 상기 보강 부재를 접합하는 단계와,Bonding the tape substrate to the reinforcing member; 상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,Exposing the connecting terminal of the semiconductor chip to the two openings, arranging the reinforcing member around the semiconductor chip to bond the main surface of the semiconductor chip to the elastic structure; 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 개구부에 배치된 상기 리드를 접속하는 단계와,Connecting the lead arranged in the opening of the tape substrate corresponding to the connection terminal of the semiconductor chip; 상기 반도체 칩의 상기 접속 단자와 이에 접속된 상기 리드를 수지 밀봉하여 밀봉부를 형성하는 단계와,Resin-sealing the connection terminal of the semiconductor chip and the lead connected thereto to form a sealing portion; 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,Forming the bump electrode connected to the lead on one surface of the tape substrate; 상기 테이프 기판을 개별화하는 단계를 포함하고,Individualizing the tape substrate; 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해서 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법A method for manufacturing a semiconductor device, wherein support by the tape substrate of the bump electrode disposed outside the semiconductor chip can be reinforced by the reinforcing member. 제46항에 있어서, 상기 테이프 기판과 상기 탄성 구조체를 접합한 후, 상기 탄성 구조체의 주위에 상기 보강 부재를 배치하여 상기 테이프 기판과 상기 보강 부재를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.47. The method of manufacturing a semiconductor device according to claim 46, wherein after the bonding of the tape substrate and the elastic structure, the reinforcing member is disposed around the elastic structure to bond the tape substrate and the reinforcing member. 제46항에 있어서, 상기 테이프 기판과 상기 보강 부재를 접합한 후, 상기 보강 부재의 내측에 상기 탄성 구조체를 배치하여 상기 테이프 기판과 상기 탄성 구조체를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.47. The method of manufacturing a semiconductor device according to claim 46, wherein after the bonding of the tape substrate and the reinforcing member, the elastic structure is disposed inside the reinforcing member to bond the tape substrate and the elastic structure. 제46항에 있어서, 상기 보강 부재가 프레임형으로 형성되어, 상기 보강 부재의 프레임 내에 상기 반도체 칩을 배치하는 것을 특징으로 하는 반도체 장치의 제조 방법.47. The method of manufacturing a semiconductor device according to claim 46, wherein said reinforcing member is formed in a frame shape, and said semiconductor chip is arranged in a frame of said reinforcing member. 제46항에 있어서, 상기 보강 부재로서, 금속재에 의해서 형성된 보강 부재를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device according to claim 46, wherein a reinforcing member formed of a metal material is used as said reinforcing member. 제46항에 있어서, 상기 보강 부재로서, 폴리이미드 수지에 의해서 형성된 보강 부재를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.47. The method of manufacturing a semiconductor device according to claim 46, wherein a reinforcing member formed of polyimide resin is used as said reinforcing member. 제51항에 있어서, 상기 테이프 기판의 테이프 기재가 폴리이미드 수지에 의해서 형성된 테이프 기판을 이용하고, 상기 보강 부재와 상기 테이프 기재의 폴리이미드 수지와의 두께의 합계가 100㎛ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.A semiconductor according to claim 51, wherein the tape substrate of the tape substrate is a tape substrate formed of a polyimide resin, and the sum of the thicknesses of the reinforcing member and the polyimide resin of the tape substrate is 100 µm or more. Method of manufacturing the device. 반도체 장치의 제조 방법에 있어서,In the manufacturing method of a semiconductor device, 주요면에 복수의 접속 단자를 포함하는 반도체 칩을 준비하는 단계와,Preparing a semiconductor chip including a plurality of connection terminals on a main surface thereof; 일면에 리드를 포함하고, 상기 반도체 칩의 접속 단자를 노출시키는 개구부가 형성되며 또한 상기 리드의 일부가 노출하는 테이프 기판을 준비하는 단계와,Preparing a tape substrate including a lead on one surface thereof, the opening for exposing the connection terminal of the semiconductor chip and exposing a portion of the lead; 상기 테이프 기판의 상기 개구부와 거의 동일 형상의 개구부가 형성된 다공질의 탄성 구조체를 준비하는 단계와,Preparing a porous elastic structure having an opening having substantially the same shape as the opening of the tape substrate; 상기 반도체 칩의 외측에 배치되는 상기 범프 전극의 상기 테이프 기판에 의한 지지를 보강하는 보강 부재를 준비하는 단계와,Preparing a reinforcing member for reinforcing the support by the tape substrate of the bump electrode disposed outside the semiconductor chip; 상기 테이프 기판의 상기 개구부와 상기 탄성 구조체의 상기 개구부와의 위치를 맞춰 상기 테이프 기판과 상기 탄성 구조체를 접합하는 단계와,Bonding the tape substrate and the elastic structure to a position of the opening of the tape substrate and the opening of the elastic structure; 상기 테이프 기판과 상기 보강 부재를 접합하는 단계와,Bonding the tape substrate to the reinforcing member; 상기 반도체 칩의 상기 접속 단자를 2개의 상기 개구부에 노출시켜, 상기 반도체 칩의 주위에 상기 보강 부재를 배치하여 상기 반도체 칩의 상기 주요면과 상기 탄성 구조체를 접합하는 단계와,Exposing the connecting terminal of the semiconductor chip to the two openings, arranging the reinforcing member around the semiconductor chip to bond the main surface of the semiconductor chip to the elastic structure; 상기 반도체 칩의 상기 접속 단자와 이에 대응하는 상기 테이프 기판의 상기 리드의 노출한 상기 일부를 와이어 본딩에 의해서 접속하는 단계와,Connecting the exposed terminal of the connecting terminal of the semiconductor chip and the lead of the tape substrate corresponding thereto by wire bonding; 상기 반도체 칩의 상기 접속 단자와 이에 접속된 본딩용의 와이어를 수지 밀봉하여 밀봉부를 형성하는 단계와,Resin-sealing the connection terminal of the semiconductor chip and the bonding wire connected thereto to form a sealing portion; 상기 테이프 기판의 일면의 상기 리드와 접속하는 상기 범프 전극을 형성하는 단계와,Forming the bump electrode connected to the lead on one surface of the tape substrate; 상기 테이프 기판을 개별화하는 단계를 포함하고,Individualizing the tape substrate; 상기 반도체 칩의 외측에 배치된 상기 범프 전극의 상기 테이프 기판에 의한 지지를 상기 보강 부재에 의해 보강할 수 있는 것을 특징으로 하는 반도체 장치의 제조 방법.A method for manufacturing a semiconductor device, wherein support by the tape substrate of the bump electrode disposed outside the semiconductor chip can be reinforced by the reinforcing member.
KR1020000054568A 1999-09-17 2000-09-18 A semiconductor device and a process for producing the same KR20010070081A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-263016 1999-09-17
JP26301699A JP2001085565A (en) 1999-09-17 1999-09-17 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
KR20010070081A true KR20010070081A (en) 2001-07-25

Family

ID=17383723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054568A KR20010070081A (en) 1999-09-17 2000-09-18 A semiconductor device and a process for producing the same

Country Status (5)

Country Link
JP (1) JP2001085565A (en)
KR (1) KR20010070081A (en)
CN (1) CN1289143A (en)
SG (1) SG90155A1 (en)
TW (1) TW504778B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694425B1 (en) * 2002-05-06 2007-03-12 앰코 테크놀로지 코리아 주식회사 manufacturing method of semiconductor package
KR200453796Y1 (en) * 2009-04-03 2011-05-27 주식회사 마그마 Metal dome switch for keypad

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014305C2 (en) * 2000-03-23 2002-02-07 Infineon Technologies Ag Electronic component with a large number of contact bumps
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
CN103079352A (en) * 2012-12-29 2013-05-01 中国航空工业集团公司第六三一研究所 Reinforcing method for printed plate
JP6162428B2 (en) * 2013-02-27 2017-07-12 日本特殊陶業株式会社 Support device
JP6239214B1 (en) * 2016-05-18 2017-11-29 三菱電機株式会社 Power semiconductor device and manufacturing method thereof
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (en) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ Semiconductor device and wiring tape
JPH11145345A (en) * 1997-11-12 1999-05-28 Hitachi Ltd Semiconductor device and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694425B1 (en) * 2002-05-06 2007-03-12 앰코 테크놀로지 코리아 주식회사 manufacturing method of semiconductor package
KR200453796Y1 (en) * 2009-04-03 2011-05-27 주식회사 마그마 Metal dome switch for keypad

Also Published As

Publication number Publication date
CN1289143A (en) 2001-03-28
SG90155A1 (en) 2002-07-23
TW504778B (en) 2002-10-01
JP2001085565A (en) 2001-03-30

Similar Documents

Publication Publication Date Title
KR100809821B1 (en) Method of manufacturing semiconductor device
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
KR100705521B1 (en) Semiconductor device
KR100927268B1 (en) Manufacturing Method of Semiconductor Device, Semiconductor Device, and Wiring Board
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
JPH05129473A (en) Resin-sealed surface-mounting semiconductor device
JP2000294719A (en) Lead frame, semiconductor device using the same, and manufacture thereof
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
US6271057B1 (en) Method of making semiconductor chip package
KR100804341B1 (en) A semiconductor device and method of manufacturing the same
KR20010070081A (en) A semiconductor device and a process for producing the same
US5406119A (en) Lead frame
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
KR20040069513A (en) Ball grid array package having improved reliability and method of manufacturing the same
JP2001177005A (en) Semiconductor device and manufacturing method thereof
KR100196119B1 (en) Semiconductor device and manufacturing method thereof and electron device
JPS6276661A (en) Resin sealed type semiconductor device
JP2652222B2 (en) Substrate for mounting electronic components
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
KR20020028473A (en) Stack package
KR100199854B1 (en) Leadframes for chip scale package and chip scale package using them
JPH04322435A (en) Semiconductor device and manufacture thereof
JP2877122B2 (en) Semiconductor device and lead frame

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid