KR20010068515A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR20010068515A
KR20010068515A KR1020000000464A KR20000000464A KR20010068515A KR 20010068515 A KR20010068515 A KR 20010068515A KR 1020000000464 A KR1020000000464 A KR 1020000000464A KR 20000000464 A KR20000000464 A KR 20000000464A KR 20010068515 A KR20010068515 A KR 20010068515A
Authority
KR
South Korea
Prior art keywords
chip
wiring board
package
beam lead
tape wiring
Prior art date
Application number
KR1020000000464A
Other languages
Korean (ko)
Inventor
정태경
손민영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000000464A priority Critical patent/KR20010068515A/en
Publication of KR20010068515A publication Critical patent/KR20010068515A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to enhance reliability of a semiconductor package by blocking a path through which moisture is infiltrated into an inside of the package from the outside. CONSTITUTION: A beam lead(14) is formed on a base film(13) at a predetermined pattern. The base film(13) is formed of polyimide, for example. The beam lead(14) is a copper wire. Only the gold plated beam lead(14) without a base film is exposed on a tape substrate on a chip pad(12) side. Accordingly, the beam lead(14) can be connected to the chip pad(12) by a pressing power applied from the outside in a physical manner. An encapsulant(18) is filled in the connect part of the beam lead(14) and the chip pad(12). The encapsulant(18) is also formed on an outer wall of the package(10). A cover film(20) is formed on a part of the base film(134) and the encapsulant(18) on the beam lead(14) side. A delamination phenomenon is generated between the encapsulant(18) and the beam lead(14) even under a poor environment like a reliability test. Because of the delamination, moisture is easily infiltrated into an inside of the package. However, the cover film blocks the moisture from being infiltrated into the package.

Description

반도체 패키지 및 그 제조방법 {Semiconductor Package And Manufacturing Method Thereof}Semiconductor Package And Manufacturing Method Thereof

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 반도체 칩과 테이프 배선기판이 탄성중합체의 양쪽에 부착되고 테이프 배선기판에 형성된 빔 리드가 반도체 칩에 전기적으로 접속되어 밀봉수지로 보호되며 솔더 볼이 테이프 배선기판에 형성된 칩 크기의 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, a semiconductor chip and a tape wiring board are attached to both sides of an elastomer and a beam lead formed on the tape wiring board is electrically connected to the semiconductor chip to be protected by a sealing resin. The present invention relates to a chip size semiconductor package in which a solder ball is formed on a tape wiring board, and a manufacturing method thereof.

반도체 산업에 사용되는 소위 패키지(package)는 미세회로가 형성된 반도체 칩을 실제 전자기기에 장착하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 밀봉한 형태를 말한다. 따라서, 패키지 제조공정은 최종 제품화 공정이라 할 수 있다. 반도체 칩의 고집적화, 고속화 등의 추세에 따라 패키지의 중요성도 점점 커지고 있으며, 고밀도화, 고속화, 소형화, 박형화의 방향으로 개발되고 있다.The so-called package used in the semiconductor industry refers to a form in which a semiconductor chip in which a microcircuit is formed is sealed with plastic resin or ceramic so that the semiconductor chip can be mounted on an actual electronic device. Therefore, the package manufacturing process may be referred to as a final productization process. The importance of packages is increasing with the trend of high integration and high speed of semiconductor chips, and they are being developed in the direction of high density, high speed, miniaturization and thinning.

최근 주목을 받는 패키지 중의 하나가 소위 칩 사이즈 패키지(Chip Size Package; CSP)이다. 반도체 메모리 칩의 용량이 지속적으로 증가하면서 칩 크기도 점점 커지고 있지만, 기존의 패키지 기술로는 대용량 칩에 대한 신뢰성을 확보하기가 점점 어려워지고 있다. 따라서, 패키지의 크기를 칩 크기의 수준으로 줄이고 베어 칩(bare chip)의 특성을 패키지 상태에서 그대로 유지할 수 있는 칩 사이즈 패키지가 최근 각광을 받고 있는 것이다.One package that has recently attracted attention is a so-called chip size package (CSP). As the capacity of semiconductor memory chips continues to increase, the chip size is also increasing, but it is becoming increasingly difficult to secure reliability for large-capacity chips using existing package technologies. Therefore, a chip size package that can reduce the size of the package to the level of the chip size and maintain the characteristics of the bare chip in the package state has been in the spotlight recently.

칩 사이즈 패키지에는 여러가지 유형이 있으며, 현재도 각 제조회사에 따라나름대로의 고유한 유형들이 속속 개발되어 소개되고 있다. 칩 사이즈 패키지의 대표적인 유형 중에 웨이퍼 레벨 칩 사이즈 패키지(wafer level chip size package; WL-CSP)와 더불어 미세 피치 볼 그리드 어레이(fine pitch ball grid array; FP-BGA)가 있다. 예를 들어, 미국의 테세라(Tessera)에서 처음 소개한 마이크로 비지에이(μBGA)는 FP-BGA의 일종이다.There are many types of chip-size packages, and unique types are developed and introduced one after another according to each manufacturer. A representative type of chip size package is a fine pitch ball grid array (FP-BGA) along with a wafer level chip size package (WL-CSP). For example, Micro BGA, first introduced by Tessera in the United States, is a type of FP-BGA.

미세 피치 볼 그리드 어레이는 일반적으로 빔 리드(beam lead)가 형성되어 있는 테이프 배선기판을 사용한다. 반도체 칩은 테이프 배선기판의 한쪽 면에 부착된 탄성중합체(elastomer)에 접착되며, 빔 리드와 전기적으로 접속된다. 빔 리드와 칩의 접속부는 밀봉수지에 의하여 보호되며, 테이프 배선기판의 반대쪽 면에는 솔더 볼(solder ball)과 같은 패키지의 외부접속용 단자가 형성된다.Fine pitch ball grid arrays generally use tape wiring boards in which beam leads are formed. The semiconductor chip is bonded to an elastomer attached to one side of the tape wiring board and electrically connected to the beam lead. The connection portion between the beam lead and the chip is protected by a sealing resin, and the terminal for external connection of the package such as a solder ball is formed on the opposite side of the tape wiring board.

그러나, 이러한 구조는 신뢰성 측면에서 취약점을 안고 있다. 잘 알려져 있다시피, 반도체 패키지는 제조가 완료된 후 몇가지 신뢰성 검사를 거치게 되는데, 예를 들면 온도 순환 시험과 내습성 시험을 거친다. 온도 순환 시험(temperature cycle; TC)은 -55℃부터 125℃까지 온도를 주기적으로 변화시키면서 패키지의 신뢰성을 검사하는 시험이다. 내습성 시험 또는 증기압 시험(pressure cooker test; PCT)은 패키지의 내습성을 평가하는 시험으로서, 121±2℃, 습도 100%, 2기압의 조건에서 이루어진다.However, this structure is vulnerable in terms of reliability. As is well known, semiconductor packages undergo several reliability checks after they have been manufactured, for example, temperature cycling and moisture resistance tests. The temperature cycle test (TC) is a test to check the reliability of a package by periodically changing the temperature from -55 ° C to 125 ° C. The moisture resistance test or the pressure cooker test (PCT) is a test for evaluating the moisture resistance of a package and is performed at 121 ± 2 ° C., 100% humidity, and 2 atmospheres.

상기 신뢰성 검사들은 패키지에 대하여 상당히 가혹한 환경을 제공하는 것이다. 따라서, 이와 같은 검사를 거치는 동안 패키지에는 갖가지 불량들이 발생할 수 있는데, 그 중의 하나가 빔 리드와 밀봉수지 사이의 계면박리(delamination) 현상이다. 빔 리드와 밀봉수지의 접착력 저하로 말미암아 둘 사이가 벌어지는 계면박리 현상은 외부로부터 패키지 내부로 수분이 침투하는 경로를 제공한다. 그리고 패키지 내부로 유입된 수분은 칩 패드(chip pad)의 부식 등과 같이 심각한 불량을 일으킨다.The reliability checks provide a fairly harsh environment for the package. Therefore, various defects may occur in the package during the inspection, one of which is the delamination between the beam lead and the sealing resin. The interfacial separation between the two due to the decrease in adhesion between the beam lead and the sealing resin provides a path for moisture to penetrate into the package from the outside. In addition, moisture introduced into the package may cause serious defects such as chip pad corrosion.

따라서, 본 발명의 목적은 외부로부터 패키지 내부로 수분이 침투할 수 있는 경로를 차단하여 반도체 패키지의 신뢰성을 향상시키고자 하는 것이다.Accordingly, an object of the present invention is to improve the reliability of a semiconductor package by blocking a path through which moisture can penetrate into the package from the outside.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2는 도 1의 일부를 확대하여 도시한 상세도이다.FIG. 2 is an enlarged detailed view of a portion of FIG. 1. FIG.

도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 나타내는 도면들이다.3 to 8 are views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 9는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.9 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 반도체 패키지(semiconductor package)10: semiconductor package

11: 반도체 칩(semiconductor chip) 12: 칩 패드(chip pad)11: semiconductor chip 12: chip pad

13: 베이스 필름(base film) 14: 빔 리드(beam lead)13: base film 14: beam lead

15: 테이프 배선기판(tape substrate) 16: 솔더 볼(solder ball)15: tape substrate 16: solder ball

17: 탄성중합체(elastomer) 18: 밀봉수지(encapsulant)17: elastomer 18: encapsulant

20: 커버 필름(cover film) 21: 계면박리(delamination)20: cover film 21: delamination

30: 고정 틀(support frame)30: support frame

31: 접착 테이프(adhesive tape) 32: 압착기(bonding tool)31: adhesive tape 32: bonding tool

33: 도포기(dispensor) 34: 절단기(cutter)33: dispenser 34: cutter

이러한 목적을 달성하기 위하여, 본 발명은 베이스 필름에 소정의 패턴으로 형성된 빔 리드들을 포함하는 테이프 배선기판과, 상기 각각의 빔 리드가 접합된 칩 패드들을 포함하는 반도체 칩과, 상기 반도체 칩과 상기 테이프 배선기판 사이에 개재된 탄성중합체와, 상기 빔 리드와 칩 패드의 접합부를 보호하는 밀봉수지와, 상기 테이프 배선기판에 형성되어 상기 각각의 빔 리드와 전기적으로 연결되는 솔더 볼들을 포함하며, 외부로부터 수분이 유입되는 것을 차단하기 위하여 상기 밀봉수지와 상기 베이스 필름 위에 커버 필름이 부착되는 것을 특징으로 하는 반도체 패키지를 제공한다.In order to achieve the above object, the present invention provides a tape wiring board including beam leads formed in a predetermined pattern on a base film, a semiconductor chip including chip pads to which the respective beam leads are bonded, the semiconductor chip and the An elastic polymer interposed between the tape wiring board, a sealing resin protecting the junction between the beam lead and the chip pad, and solder balls formed on the tape wiring board and electrically connected to the respective beam leads. Provided is a semiconductor package characterized in that a cover film is attached on the sealing resin and the base film to block the inflow of moisture from the.

또한, 본 발명은 베이스 필름에 빔 리드들이 소정의 패턴으로 형성되고 탄성중합체가 형성된 테이프 배선기판을 준비하는 단계와, 칩 패드들이 형성된 반도체 칩을 상기 탄성중합체에 접착하는 단계와; 상기 빔 리드들과 상기 칩 패드들을 접합하는 단계와, 상기 베이스 필름 위에 커버 필름을 부착하는 단계와; 상기 빔 리드와 칩 패드의 접합부에 밀봉수지를 인가하는 단계와; 상기 빔 리드들과 전기적으로 연결되도록 상기 테이프 배선기판에 솔더 볼들을 형성하는 단계를 포함하는 반도체 패키지 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a tape wiring board on which a beam lead is formed in a predetermined pattern and an elastomer is formed on a base film, and bonding a semiconductor chip on which chip pads are formed to the elastomer; Bonding the beam leads to the chip pads, and attaching a cover film over the base film; Applying a sealing resin to a junction of the beam lead and the chip pad; And forming solder balls on the tape wiring board to be electrically connected to the beam leads.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention. Like numbers refer to like elements throughout.

도 1은 본 발명의 실시예에 따른 반도체 패키지(10)의 단면도이다. 도 1을 참조하면, 반도체 칩(11) 상부면에는 칩 내부에 형성된 집적회로(도시되지 않음)의 입출력 단자 역할을 하는 다수개의 칩 패드(12)들이 형성된다. 칩 패드(12)들은 각각 테이프 배선기판(15)에 형성된 빔 리드(14)와 접합되며, 빔 리드(14)의 반대편에는 솔더 볼(16)이 형성된다. 따라서, 칩 패드(12), 빔 리드(14), 솔더 볼(16)을 통하여 반도체 칩(11)과 외부 전자기기(도시되지 않음) 사이의 전기적인 신호의 전달 경로가 확보된다. 테이프 배선기판(15)과 반도체 칩(11) 사이에는 실리콘 수지와 같은 탄성중합체(17)가 개재된다.1 is a cross-sectional view of a semiconductor package 10 according to an embodiment of the present invention. Referring to FIG. 1, a plurality of chip pads 12 serving as input / output terminals of an integrated circuit (not shown) formed inside the chip are formed on an upper surface of the semiconductor chip 11. The chip pads 12 are bonded to the beam leads 14 formed on the tape wiring board 15, respectively, and solder balls 16 are formed on opposite sides of the beam leads 14. Thus, a path for transmitting an electrical signal between the semiconductor chip 11 and an external electronic device (not shown) is secured through the chip pad 12, the beam lead 14, and the solder ball 16. An elastomer 17 such as a silicone resin is interposed between the tape wiring board 15 and the semiconductor chip 11.

테이프 배선기판(15)은 베이스 필름(13)에 빔 리드(14)가 소정의 패턴으로 형성된 것이다. 베이스 필름(13)은 예를 들어 폴리이미드(polyimide)로 이루어지며, 빔 리드(14)는 구리 배선이다. 칩 패드(12) 쪽의 테이프 배선기판에는 베이스 필름없이 금 도금된 빔 리드(14)만 노출된다. 따라서, 빔 리드(14)는 외부에서 가해지는 압착력에 의하여 칩 패드(12)와 물리적으로 접합될 수 있다. 빔 리드(14)와 칩 패드(12)의 접합부에는 밀봉수지(18)가 채워지며, 패키지(10)의 외곽부에도 밀봉수지(18)가 형성된다.In the tape wiring board 15, the beam lead 14 is formed on the base film 13 in a predetermined pattern. The base film 13 is made of polyimide, for example, and the beam lead 14 is a copper wiring. Only the gold-plated beam lead 14 without the base film is exposed on the tape wiring board on the chip pad 12 side. Accordingly, the beam lead 14 may be physically bonded to the chip pad 12 by a compressive force applied from the outside. The sealing resin 18 is filled in the junction between the beam lead 14 and the chip pad 12, and the sealing resin 18 is also formed in the outer portion of the package 10.

본 발명의 특징부는 빔 리드(14) 쪽의 밀봉수지(18)와 베이스 필름(13) 일부에 부착된 커버 필름(20; cover film)이다. 도 2에 자세히 도시되어 있는 바와 같이, 빔 리드(14)와 밀봉수지(18) 사이에는 신뢰성 시험과 같이 열악한 환경에서 종종 계면박리(21) 현상이 나타난다. 이와 같이 계면박리(21)가 생기게 되면, 이를 통하여 쉽게 수분이 패키지 내부로 들어온다. 특히, 전술한 내습성 시험과 같이 패키지가 고압(2기압)의 조건에 놓여있을 경우에 수분 침투는 더욱 가속화된다.A feature of the present invention is a cover film 20 attached to the sealing resin 18 on the beam lead 14 side and a portion of the base film 13. As shown in detail in FIG. 2, the interfacial separation 21 phenomenon often occurs in a poor environment, such as a reliability test, between the beam lead 14 and the sealing resin 18. When the interface peeling 21 is generated in this way, moisture easily enters into the package through this. In particular, the moisture penetration is further accelerated when the package is placed under high pressure (2 atmospheres) as in the moisture resistance test described above.

그러나, 커버 필름(20)을 부착하게 되면 이 커버 필름(20)이 수분 침투 경로를 차단하기 때문에, 빔 리드(14)와 밀봉수지(18) 사이에 계면박리(21)가 존재하더라도 외부로부터의 수분 침투를 막을 수 있다. 커버 필름(20)은 자체 접착력을 가지는 것을 사용하거나 또는 별도의 접착제를 사용할 수 있다. 커버 필름(20)의 재질은 폴리이미드(polyimide)가 바람직하며, 접착제가 사용될 경우 일반적인 에폭시(epoxy) 계열의 접착제를 사용할 수 있다.However, when the cover film 20 is attached, the cover film 20 blocks the water penetration path, so even if the interface peeling 21 exists between the beam lead 14 and the sealing resin 18, Can prevent moisture penetration. The cover film 20 may use a self adhesive force or may use a separate adhesive. The material of the cover film 20 is preferably polyimide, and when an adhesive is used, a general epoxy-based adhesive may be used.

이어서, 도 3 내지 도 8을 참조하여 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명한다. 본 실시예에 따르면, 여러개의 반도체 패키지들이 하나의 테이프 배선기판에서 동시에 제조된다. 따라서, 도 3에 도시된 바와 같이, 여러개의 패키지들을 제조할 수 있는 크기의 테이프 배선기판(15)을 사용하며, 고정 틀(30) 위에 테이프 배선기판(15)을 부착하고 접착 테이프(31)로 고정한다. 테이프 배선기판(15)은 앞서 설명한 베이스 필름(13)과 빔 리드(14)로 이루어지며, 탄성중합체(17)가 테이프 배선기판(15)에 미리 부착된 상태로 공급된다.Next, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. 3 to 8. According to this embodiment, several semiconductor packages are simultaneously manufactured on one tape wiring board. Therefore, as shown in FIG. 3, a tape wiring board 15 having a size capable of manufacturing several packages is used, and the tape wiring board 15 is attached onto the fixing frame 30, and the adhesive tape 31 is used. To be fixed. The tape wiring board 15 is composed of the base film 13 and the beam lead 14 described above, and the elastomer 17 is supplied with the tape wiring board 15 attached in advance.

웨이퍼(도시되지 않음)에서 분리된 반도체 칩(11)은 탄성중합체(17)에 접착된다(도 4 참조). 참고로, 도 4는 이해를 돕기 위하여 한 개의 칩(11)을 대상으로 도시한 부분 절개 사시도이며, 이하 도 5, 도 6, 도 7은 도 4에 대응하는 도면들이다. 또한, 도 4, 도 5, 도 6은 칩(11)이 아래쪽에 위치한 상태를 도시한 반면, 도 7은 칩(11)이 위쪽에 위치한 상태를 도시하고 있다. 도 4에 도시된 바와 같이, 칩 패드(12)들은 탄성중합체(17) 사이로 노출되고 이에 대응하여 빔 리드(14)들이 형성된다. 또한, 테이프 배선기판(15)의 소정의 영역에는 추후 솔더 볼이 형성될 수 있도록 베이스 필름(13) 일부가 제거되어 있다.The semiconductor chip 11 separated from the wafer (not shown) is bonded to the elastomer 17 (see FIG. 4). For reference, FIG. 4 is a partial cutaway perspective view of one chip 11 for clarity, and FIGS. 5, 6, and 7 are views corresponding to FIG. 4. 4, 5, and 6 illustrate a state in which the chip 11 is located below, while FIG. 7 illustrates a state in which the chip 11 is located above. As shown in FIG. 4, the chip pads 12 are exposed between the elastomers 17 and correspondingly beam beams 14 are formed. In addition, a portion of the base film 13 is removed in a predetermined region of the tape wiring board 15 so that solder balls may be formed later.

칩(11)과 탄성중합체(17)의 접착이 완료되면, 도 5에 도시된 바와 같이 빔 리드(14)를 압착기(32)로 눌러 칩 패드(12)에 접합시키고, 도 6에 도시된 바와 같이 커버 필름(20)을 부착한다. 커버 필름(20)은 베이스 필름(13)에 접착되며, 베이스 필름(13)과 동일한 재질인 폴리이미드(polyimide)가 주로 사용된다. 커버 필름(20)을 부착하기 위하여 에폭시(epoxy) 계열의 접착제를 사용할 수도 있다.When the bonding of the chip 11 and the elastomer 17 is completed, as shown in FIG. 5, the beam lead 14 is pressed by the presser 32 to be bonded to the chip pad 12, and as shown in FIG. 6. The cover film 20 is attached together. The cover film 20 is adhered to the base film 13, and polyimide, which is the same material as the base film 13, is mainly used. An epoxy-based adhesive may be used to attach the cover film 20.

커버 필름(20) 부착 후, 도 7에 도시된 바와 같이 빔 리드(14)와 칩 패드(12) 접합부를 보호하기 위하여 밀봉수지(18)를 공급한다. 밀봉수지(18)는 소정의 점도를 가지는 액상 중합체(polymer)이며, 도포기(33)를 통하여 공급된다. 빔 리드(14) 접합부가 형성된 탄성중합체(17) 사이의 공간은 실제로 매우 좁은 틈이다. 따라서, 틈 입구에 밀봉수지(18)를 떨어뜨린 후 소정 시간동안 방치하면, 밀봉수지(18)는 모세관 현상에 의하여 틈 사이로 흘러들어가 빔 리드 접합부를 모두 채우게 된다. 이 때, 커버 필름(20)은 밀봉수지(18)가 아래로 흘러내리지 않도록 하는 역할을 한다. 밀봉수지(18)가 모두 채워지는 시간을 단축하고 밀봉수지에잔존하는 공기를 제거하기 위하여 진공 공정을 부가할 수 있으며, 대개의 경우 빔 리드(14) 접합부 뿐만 아니라 탄성중합체(17)와 칩(11) 바깥쪽에도 밀봉수지(18)를 인가한다.After attaching the cover film 20, the sealing resin 18 is supplied to protect the beam lead 14 and the chip pad 12 joint as shown in FIG. 7. The sealing resin 18 is a liquid polymer having a predetermined viscosity and is supplied through the applicator 33. The space between the elastomers 17 where the beam lead 14 junctions are formed is actually a very narrow gap. Therefore, when the sealing resin 18 is dropped at the inlet of the gap and left for a predetermined time, the sealing resin 18 flows between the gaps by capillary action to fill all the beam lead joints. At this time, the cover film 20 serves to prevent the sealing resin 18 from flowing down. Vacuum processes may be added to shorten the time that the sealing resin 18 is fully filled and to remove air remaining in the sealing resin, and in most cases, the elastomer 17 and the chip (not just the beam lead 14 junction) 11) Apply the sealing resin 18 to the outside.

밀봉수지(18)를 경화한 후 칩 뒷면에 제품명 등을 인쇄하는 통상적인 마킹 단계가 이어지며(도시되지 않음), 계속해서 솔더 볼(16)을 형성하고 난 후, 절단기(34)를 사용하여 각 패키지(10) 단위로 테이프 배선기판(15)을 분리한다(도 8 참조). 솔더 볼(16) 형성은 통상적인 방법에 따라 플럭스(flux) 도포, 솔더 볼 부착, 리플로우(reflow) 등의 세부 공정을 포함한다. 솔더(solder) 외에 다른 금속으로 볼 또는 범프(bump)를 형성하는 것도 가능하며, 마스크를 이용한 페이스트 프린팅(paste printing)도 가능한 방법이다.After hardening the sealing resin 18, a conventional marking step of printing a product name or the like on the back of the chip is continued (not shown), and then forming the solder balls 16, and then using the cutter 34 The tape wiring board 15 is separated in units of packages 10 (see FIG. 8). Solder ball 16 formation includes detailed processes such as flux application, solder ball attachment, reflow, and the like according to conventional methods. Balls or bumps may be formed of other metals in addition to solder, and paste printing using a mask may be possible.

이상 설명한 실시예와 달리, 커버 필름은 테이프 배선기판에 상응하는 크기를 가질 수도 있다. 이 경우 커버 필름에는 테이프 배선기판과 마찬가지로 솔더 볼이 형성될 자리가 외부로 노출되도록 관통부를 형성해야 한다. 그리고 패키지 단위로 테이프 배선기판을 분리할 때 커버 필름도 함께 분리한다.Unlike the embodiment described above, the cover film may have a size corresponding to the tape wiring board. In this case, like the tape wiring board, the through film should be formed in the cover film so that the place where the solder ball will be formed is exposed to the outside. When the tape wiring board is separated by the package, the cover film is also removed.

본 발명의 반도체 패키지는 다음 실시예와 같은 구조를 가질 수도 있다. 도 9를 참조하면, 반도체 칩(11)의 칩 패드(12)들은 칩 중앙이 아니라 가장자리 쪽에 형성된다. 따라서, 탄성중합체(17)도 전술한 실시예와 달리 두 개로 분리될 필요가 없다. 탄성중합체(17) 뿐만 아니라 테이프 배선기판(15)의 빔 리드(14)의 패턴 구조도 칩 패드(12)의 배치에 따라 결정된다. 아울러, 빔 리드(14) 접합부를 보호하기 위한 밀봉수지(18)도 패키지(10) 외곽부에만 형성된다. 따라서, 커버필름(20)은 패키지 외곽부 쪽으로 밀봉수지(18)와 베이스 필름(13) 위에 부착된다. 이와 같이, 본 실시예의 패키지 구조는 전술한 실시예의 경우와 다소 상이하지만, 기본적인 구성은 동일하고 그 제조방법 또한 전술한 바와 같다.The semiconductor package of the present invention may have a structure as in the following embodiment. Referring to FIG. 9, the chip pads 12 of the semiconductor chip 11 are formed at the edge side of the chip, not at the center of the chip. Thus, the elastomer 17 also does not need to be separated into two, unlike the embodiment described above. The pattern structure of the beam lead 14 of the tape wiring board 15 as well as the elastomer 17 is determined according to the arrangement of the chip pads 12. In addition, a sealing resin 18 for protecting the beam lead 14 joint is also formed only at the outside of the package 10. Therefore, the cover film 20 is attached on the sealing resin 18 and the base film 13 toward the outer edge of the package. As described above, the package structure of the present embodiment is somewhat different from that of the above-described embodiment, but the basic configuration is the same, and the manufacturing method thereof is also as described above.

본 발명은 커버 필름을 사용하여 패키지 내부로 수분이 침투하는 경로를 차단하기 때문에, 패키지의 신뢰성을 크게 향상시킬 수 있다. 빔 리드와 밀봉수지의 계면을 따라 패키지 내부로 유입되는 수분은 칩 패드를 부식시켜 전기전도성을 저하시키거나 심한 경우 빔 리드가 칩 패드로부터 떨어지는 불량을 초래할 수 있다. 또한, 빔 리드와 밀봉수지의 계면에 존재하는 수분은 밀봉수지의 크랙을 초래할 수도 있다. 이와 같이 수분에 의하여 발생할 수 있는 각종 신뢰성 불량들은 커버 필름의 사용에 의하여 효과적으로 방지될 수 있다.The present invention can significantly improve the reliability of the package because it blocks the path of moisture penetration into the package using the cover film. Moisture introduced into the package along the interface between the beam lead and the sealing resin may corrode the chip pad, thereby lowering the electrical conductivity or, in severe cases, causing the beam lead to fall off the chip pad. In addition, moisture present at the interface between the beam lead and the sealing resin may cause cracking of the sealing resin. As such, various reliability defects that may occur due to moisture can be effectively prevented by the use of the cover film.

본 명세서와 도면에는 본 발명의 바람직한 두 가지 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 독자의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.In the present specification and drawings, two preferred embodiments of the present invention have been disclosed, and although specific terms are used, these are merely used in a general sense to easily explain the technical content of the present invention and to help the readers understand the present invention. It is not intended to limit the scope of the invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (3)

베이스 필름에 소정의 패턴으로 형성된 빔 리드들을 포함하는 테이프 배선기판과, 상기 각각의 빔 리드가 접합된 칩 패드들을 포함하는 반도체 칩과, 상기 반도체 칩과 상기 테이프 배선기판 사이에 개재된 탄성중합체와, 상기 빔 리드와 칩 패드의 접합부를 보호하는 밀봉수지와, 상기 테이프 배선기판에 형성되어 상기 각각의 빔 리드와 전기적으로 연결되는 솔더 볼들을 포함하며, 외부로부터 수분이 유입되는 것을 차단하기 위하여 상기 밀봉수지와 상기 베이스 필름 위에 커버 필름이 부착되는 것을 특징으로 하는 반도체 패키지.A tape wiring board including beam leads formed in a predetermined pattern on a base film, a semiconductor chip including chip pads to which each beam lead is bonded, an elastomer interposed between the semiconductor chip and the tape wiring board, And a sealing resin protecting the junction between the beam lead and the chip pad, and solder balls formed on the tape wiring board and electrically connected to the respective beam leads, to prevent the inflow of moisture from the outside. And a cover film is attached on the sealing resin and the base film. 베이스 필름에 빔 리드들이 소정의 패턴으로 형성되고 탄성중합체가 형성된 테이프 배선기판을 준비하는 단계와, 칩 패드들이 형성된 반도체 칩을 상기 탄성중합체에 접착하는 단계와; 상기 빔 리드들과 상기 칩 패드들을 접합하는 단계와, 상기 베이스 필름 위에 커버 필름을 부착하는 단계와; 상기 빔 리드와 칩 패드의 접합부에 밀봉수지를 인가하는 단계와; 상기 빔 리드들과 전기적으로 연결되도록 상기 테이프 배선기판에 솔더 볼들을 형성하는 단계를 포함하는 반도체 패키지 제조방법.Preparing a tape wiring board having beam leads formed in a predetermined pattern on the base film and having an elastomer formed thereon; and bonding a semiconductor chip having chip pads formed thereon to the elastomer; Bonding the beam leads to the chip pads, and attaching a cover film over the base film; Applying a sealing resin to a junction of the beam lead and the chip pad; Forming solder balls on the tape wiring board to be electrically connected to the beam leads. 제 2 항에 있어서, 상기 테이프 배선기판의 준비 단계는 복수개의 반도체 패키지를 동시에 제조하기 위한 크기를 가지는 테이프 배선기판을 고정 틀에 부착하는 단계를 포함하며, 상기 솔더 볼의 형성 단계 후에 상기 테이프 배선기판을 개별 패키지 단위로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 2, wherein the preparing of the tape wiring board comprises attaching a tape wiring board having a size for simultaneously manufacturing a plurality of semiconductor packages to a fixing frame, and after the forming of the solder ball, the tape wiring The method of manufacturing a semiconductor package further comprising the step of separating the substrate into individual package units.
KR1020000000464A 2000-01-06 2000-01-06 Semiconductor package and manufacturing method thereof KR20010068515A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000000464A KR20010068515A (en) 2000-01-06 2000-01-06 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000000464A KR20010068515A (en) 2000-01-06 2000-01-06 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20010068515A true KR20010068515A (en) 2001-07-23

Family

ID=19636710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000000464A KR20010068515A (en) 2000-01-06 2000-01-06 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20010068515A (en)

Similar Documents

Publication Publication Date Title
US6291884B1 (en) Chip-size semiconductor packages
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
JP5079493B2 (en) Multi-chip module manufacturing method
JP4633740B2 (en) Flip-chip QFN package and method therefor
US5684330A (en) Chip-sized package having metal circuit substrate
US6929976B2 (en) Multi-die module and method thereof
US20010000927A1 (en) Semiconductor and flip chip packages and method having a back-side connection
KR101119708B1 (en) Land grid array packaged device and method of forming same
JP2895022B2 (en) Manufacturing method of chip scale package
US20050110128A1 (en) Highly reliable stack type semiconductor package
US6911737B2 (en) Semiconductor device package and method
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
KR20040059742A (en) Packaging method of multi chip module for semiconductor
US7233056B1 (en) Chip scale package with heat spreader
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
US20020125568A1 (en) Method Of Fabricating Chip-Scale Packages And Resulting Structures
JPH0637233A (en) Semiconductor integrated circuit device and its manufacturing method
KR20030012994A (en) Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
KR20010068515A (en) Semiconductor package and manufacturing method thereof
KR100533761B1 (en) semi-conduSSor package
JP2002261192A (en) Wafer level csp
KR100369397B1 (en) Ball grid array semiconductor package using flexible circuit board
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
KR100325409B1 (en) Semiconductor Package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid